JPS639315A - デイジタル・アナログ変換回路の直線性検出回路 - Google Patents
デイジタル・アナログ変換回路の直線性検出回路Info
- Publication number
- JPS639315A JPS639315A JP15345886A JP15345886A JPS639315A JP S639315 A JPS639315 A JP S639315A JP 15345886 A JP15345886 A JP 15345886A JP 15345886 A JP15345886 A JP 15345886A JP S639315 A JPS639315 A JP S639315A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- linearity
- digital
- sample
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 35
- 238000001514 detection method Methods 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 3
- 238000007689 inspection Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000011179 visual inspection Methods 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ディジタル・アナログ変換回路（Ｄ・Ａ変換
回路）のレベル測定回路に関し、特にディジタル・アナ
ログ変換回路の直線性検出回路に関する。
回路）のレベル測定回路に関し、特にディジタル・アナ
ログ変換回路の直線性検出回路に関する。
本発明は、ディジタル・アナログ変換回路の直線性検出
回路において、 例えば、全ビット「Ｏ」から「１」まで増加するデータ
が入力された被測定のディジタル・アナログ変換回路の
出力をサンプルホールドして基準レベルを設定し、これ
を基準とした上記データの１ビットに対応する電圧で増
加する基準階段波信号を発生させ、上記ディジタル・ア
ナログ変換回路の出力である階段波信号とを比較しその
直線性の良否を判定することにより、 基準レベルの異なるディジタル・アナログ変換回路でも
簡単にかつ短時間に直線性を検出できるようにしたもの
である。
回路において、 例えば、全ビット「Ｏ」から「１」まで増加するデータ
が入力された被測定のディジタル・アナログ変換回路の
出力をサンプルホールドして基準レベルを設定し、これ
を基準とした上記データの１ビットに対応する電圧で増
加する基準階段波信号を発生させ、上記ディジタル・ア
ナログ変換回路の出力である階段波信号とを比較しその
直線性の良否を判定することにより、 基準レベルの異なるディジタル・アナログ変換回路でも
簡単にかつ短時間に直線性を検出できるようにしたもの
である。
従来、ディジタル・アナログ変換回路出力の直線性を検
査する方法としては、ＤＣテスタを用いて各人力データ
に対する出力レベルを検査する方法か、またはオシロス
コープを使って直線波形を直接目視する方法により行っ
ていた。
査する方法としては、ＤＣテスタを用いて各人力データ
に対する出力レベルを検査する方法か、またはオシロス
コープを使って直線波形を直接目視する方法により行っ
ていた。
上述した従来のオシロスコープによる検査では目視によ
るため検査もれを起こす可能性があり、またＤＣテスタ
を使用した場合、テスト数が、ｎビットのディジタル・
アナログ変換回路では２ｆｉ回と非常に多くのテストを
必要とし、テスト時間も数秒を要することになる。また
さらに、ディジタル・アナログ変換回路の出力レベルを
決定する抵抗値が、被測定のディジタル・アナログ変換
回路の内部に含まれているような場合には、抵抗値のば
らつきにより、基準となる出力レベルがディジタル・ア
ナログ変換回路により変動するため、ＤＣテスタを用い
た場合には、規格設定が難しいなどの問題点があった。
るため検査もれを起こす可能性があり、またＤＣテスタ
を使用した場合、テスト数が、ｎビットのディジタル・
アナログ変換回路では２ｆｉ回と非常に多くのテストを
必要とし、テスト時間も数秒を要することになる。また
さらに、ディジタル・アナログ変換回路の出力レベルを
決定する抵抗値が、被測定のディジタル・アナログ変換
回路の内部に含まれているような場合には、抵抗値のば
らつきにより、基準となる出力レベルがディジタル・ア
ナログ変換回路により変動するため、ＤＣテスタを用い
た場合には、規格設定が難しいなどの問題点があった。
本発明の目的は、上記の問題点を解消することにより、
基準のレベルが製品によって異なるようなディジタル・
アナログ変換回路でも、簡単にかつ短時間に検出できる
ディジタル・アナログ変換回路の直線性測定回路を提供
することにある。
基準のレベルが製品によって異なるようなディジタル・
アナログ変換回路でも、簡単にかつ短時間に検出できる
ディジタル・アナログ変換回路の直線性測定回路を提供
することにある。
本発明は、所定のデータが人力された被測定ディジタル
・アナログ変換回路の出力をサンプリングしてホールド
するサンプルホールド回路と、上記データの１ビットに
対応する電圧で増加する階段波信号を発生する階段波発
生回路と、この階段波発生回路の出力と上記サンプルホ
ールド回路の出力とを加算する加算回路と、この加算回
路の出 ”力と上記ディジタル・アナログ変換回路
の出力とを比較しその直線性の良否を判定する判定回路
とを含むことを特徴とする。
・アナログ変換回路の出力をサンプリングしてホールド
するサンプルホールド回路と、上記データの１ビットに
対応する電圧で増加する階段波信号を発生する階段波発
生回路と、この階段波発生回路の出力と上記サンプルホ
ールド回路の出力とを加算する加算回路と、この加算回
路の出 ”力と上記ディジタル・アナログ変換回路
の出力とを比較しその直線性の良否を判定する判定回路
とを含むことを特徴とする。
本発明は、被測定のディジタル・アナログ変換回路の入
力データが、例えばすべて「０」のとき、サンプルホー
ルド回路によりその出力レベルをスイッチを介してレベ
ルをホールドし、基準レベル電圧を設定する。一方、階
段波発生回路により、データのＬＳＢ １ビットに対応
する電圧で増加する階段波信号を発生させる。そして、
この階段波発生回路出力とサンプルホールド回路出力を
加算回路で加算し、基準階段波信号を生成し、判定回路
で、被測定ディジタル・アナログ変換回路の出力である
階段波信号と、加算回路の出力である上記基準階段波信
号とを比較し、その直線性の良否を判定する。
力データが、例えばすべて「０」のとき、サンプルホー
ルド回路によりその出力レベルをスイッチを介してレベ
ルをホールドし、基準レベル電圧を設定する。一方、階
段波発生回路により、データのＬＳＢ １ビットに対応
する電圧で増加する階段波信号を発生させる。そして、
この階段波発生回路出力とサンプルホールド回路出力を
加算回路で加算し、基準階段波信号を生成し、判定回路
で、被測定ディジタル・アナログ変換回路の出力である
階段波信号と、加算回路の出力である上記基準階段波信
号とを比較し、その直線性の良否を判定する。
従って、測定されるディジタル・アナログ変換回路の基
準レベルが製品により異なる場合でもその直線性を検出
することができ、かつテストを繰り返すことなく所要の
階段波信号を発生させることで検出できるので短時間に
検出することが可能となる。
準レベルが製品により異なる場合でもその直線性を検出
することができ、かつテストを繰り返すことなく所要の
階段波信号を発生させることで検出できるので短時間に
検出することが可能となる。
以下、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例を示すブロック構成図である
。第１図において、４は被測定のディジタル・アナログ
変換回路、２はディジタル・アナログ変換回路４にデー
タを送出するデータ回路、■はその駆動用のクロック信
号、そして５００は直線性検出回路である。
。第１図において、４は被測定のディジタル・アナログ
変換回路、２はディジタル・アナログ変換回路４にデー
タを送出するデータ回路、■はその駆動用のクロック信
号、そして５００は直線性検出回路である。
直線性検出回路５００は、ディジタル・アナログ変換回
路４の出力スイッチ５７０を介してサンプリングして保
持するサンプルホールド回路５１０と、データ３の１ピ
ントに対応する電圧で増加する階段波信号を発生する階
段波発生回路５２０と、この階段波発生回路５２０の出
力と、サンプルホールド回路５１０の出力とを加算する
加算回路５３０と、この加算回路５３０の出力によりデ
ィジタル・アナログ変換回路出力５６０の直線性を判定
する判定回路５４０とを含んでいる。
路４の出力スイッチ５７０を介してサンプリングして保
持するサンプルホールド回路５１０と、データ３の１ピ
ントに対応する電圧で増加する階段波信号を発生する階
段波発生回路５２０と、この階段波発生回路５２０の出
力と、サンプルホールド回路５１０の出力とを加算する
加算回路５３０と、この加算回路５３０の出力によりデ
ィジタル・アナログ変換回路出力５６０の直線性を判定
する判定回路５４０とを含んでいる。
第２図は、直線性検出回路５００の詳細を示す回路図で
ある。サンプルホールド回路５１０は、差動増幅回路５
１）．５１３と、ダイオード５１２、ホールド用コンデ
ンサ５１４およびリセットスイッチ５１５を含み、階段
波発生回路５２０は、差動増幅回路５２１、５２２、ダ
イオード５２５．５２６ 、コンデンサ５２３．５２４
およびリセットスイッチ５２７を含み、加算回路５３０
は、差動増幅回路５３１および抵抗５３２〜５３５を含
み、判定回路５４０は、差動増幅回路５４１、判定用比
較回路５４６．５４７、ＮＰＮトランジスタ５５０、反
転回路５５３、論理積回路５５４および抵抗５４２〜５
４５．５４８．５４９．５５１．５５２を含んでいる。
ある。サンプルホールド回路５１０は、差動増幅回路５
１）．５１３と、ダイオード５１２、ホールド用コンデ
ンサ５１４およびリセットスイッチ５１５を含み、階段
波発生回路５２０は、差動増幅回路５２１、５２２、ダ
イオード５２５．５２６ 、コンデンサ５２３．５２４
およびリセットスイッチ５２７を含み、加算回路５３０
は、差動増幅回路５３１および抵抗５３２〜５３５を含
み、判定回路５４０は、差動増幅回路５４１、判定用比
較回路５４６．５４７、ＮＰＮトランジスタ５５０、反
転回路５５３、論理積回路５５４および抵抗５４２〜５
４５．５４８．５４９．５５１．５５２を含んでいる。
また５２８．５５６はクロック信号１と同相のクロック
信号、５５５は判定信号、■。。、Ｖ５Ｓは電源、■１
および■。はそれぞれ比較用の低レベル基準電圧および
高レベル基準電圧である。
信号、５５５は判定信号、■。。、Ｖ５Ｓは電源、■１
および■。はそれぞれ比較用の低レベル基準電圧および
高レベル基準電圧である。
本発明の特徴は、第１図および第２図に示す直線性検出
回路５００を設けたことにある。
回路５００を設けたことにある。
次に、本実施例の動作を第３図に示す各部の電圧波形図
を参照して説明する。まずデータ回路２はクロック信号
１の入力に従って全ビット「０」から全ビット「１」ま
で「１」ずつ増加するデータ３をディジタル・アナログ
変換回路４に出力する。これに伴いディジタル・アナロ
グ変換回路出力５６０としては、第３図に示すような階
段波形の出力が出力される。本実施例は、まずデータが
全ビット「０」のときだけディジタル・アナログ変換回
路出力５６０を、スイッチ５７０を閉じサンプルホール
ド回路５１０でレベルをホールドし、そしてそのレベル
が基準レベル（ＶＯ）となるサンプルホールド回路出力
５６１を出力する。次に階段波発生回路５２０は、クロ
ック信号１と同期してディジタル・アナログ変換回路４
の１ビットの出力に対応するレベルで増加する第３図に
示すような階段波形の階段波発生回路出力５６２を出力
する。そして階段波発生回路出力５６２とサンプルホー
ルド回路出力５６１を加算回路５３０で加算して第３図
に示すような階段波形の加算回路出力５６３を得る。
を参照して説明する。まずデータ回路２はクロック信号
１の入力に従って全ビット「０」から全ビット「１」ま
で「１」ずつ増加するデータ３をディジタル・アナログ
変換回路４に出力する。これに伴いディジタル・アナロ
グ変換回路出力５６０としては、第３図に示すような階
段波形の出力が出力される。本実施例は、まずデータが
全ビット「０」のときだけディジタル・アナログ変換回
路出力５６０を、スイッチ５７０を閉じサンプルホール
ド回路５１０でレベルをホールドし、そしてそのレベル
が基準レベル（ＶＯ）となるサンプルホールド回路出力
５６１を出力する。次に階段波発生回路５２０は、クロ
ック信号１と同期してディジタル・アナログ変換回路４
の１ビットの出力に対応するレベルで増加する第３図に
示すような階段波形の階段波発生回路出力５６２を出力
する。そして階段波発生回路出力５６２とサンプルホー
ルド回路出力５６１を加算回路５３０で加算して第３図
に示すような階段波形の加算回路出力５６３を得る。
すなわち、階段波発生回路出力５６２をサンプルホール
ド回路出力５６１である基準レベル−■。だけレベルシ
フトさせた波形となる。
ド回路出力５６１である基準レベル−■。だけレベルシ
フトさせた波形となる。
そして、加算回路出力５６３とディジタル・アナログ変
換回路出力５６０とを判定回路５４０でそれらのレベル
を比較することにより、ディジタル・アナログ変換回路
４の直線性を検出する。
換回路出力５６０とを判定回路５４０でそれらのレベル
を比較することにより、ディジタル・アナログ変換回路
４の直線性を検出する。
以上説明したように、本発明は、被測定回路としてのデ
ィジタル・アナログ変換回路の出力からサンプルホール
ド回路により基準レベルを設け、それを基準としてクロ
ックに対応した階段波形の基準波形の信号を波形させデ
ィジタル・アナログ変換回路出力とを比較することによ
り、基準のレベルが製品によって異なるディジタル・ア
ナログ変換回路でも、簡単にかつ短時間で出力の直線性
を検出することができる効果がある。
ィジタル・アナログ変換回路の出力からサンプルホール
ド回路により基準レベルを設け、それを基準としてクロ
ックに対応した階段波形の基準波形の信号を波形させデ
ィジタル・アナログ変換回路出力とを比較することによ
り、基準のレベルが製品によって異なるディジタル・ア
ナログ変換回路でも、簡単にかつ短時間で出力の直線性
を検出することができる効果がある。
【図面の簡単な説明】
第１図は本発明の一実施例を示すブロック構成図。
第２図は第１図の直線性検出回路の詳細を示す回路図。
第３図は本実施例の動作を示すタイミングチャート。
１．５２８．５５６・・・クロック信号、２・・・デー
タ回路、３・・・データ信号、４・・・ディジタル・ア
ナログ変換回路、５００・・・直線性検出回路、５１０
・・・サンプルホールド回路、５１）．５１３．５２１
．５２２．５３１・・・差動増幅回路、５１２．５２５
．５２６・・・ダイオード、５１４・・・ホールド用コ
ンデンサ、５１５．５２７・・・リセットスイッチ、５
２０・・・階段波発生回路、５２３．５２４・・・コン
デンサ、５３０・・・加算回路、５３２〜５３５．５４
２〜ｓ４ｓ 、５４８．５４９．５５１．５５２・・・
抵抗、５４０・・・判定回路、５４６．５４７・・・判
定用比較回路、５５０・・・ＮＰＮトランジスタ、５５
３・・・反転回路、５５４・・・論理積回路、５５５・
・・判定信号、５６０・・・ディジタル・アナログ変換
回路出力、５６１・・・サンプルホールド回路出力、５
６２・・・階段波発生回路出力、５６３・・・加算回路
出力、５７０・・・スイッチ。
タ回路、３・・・データ信号、４・・・ディジタル・ア
ナログ変換回路、５００・・・直線性検出回路、５１０
・・・サンプルホールド回路、５１）．５１３．５２１
．５２２．５３１・・・差動増幅回路、５１２．５２５
．５２６・・・ダイオード、５１４・・・ホールド用コ
ンデンサ、５１５．５２７・・・リセットスイッチ、５
２０・・・階段波発生回路、５２３．５２４・・・コン
デンサ、５３０・・・加算回路、５３２〜５３５．５４
２〜ｓ４ｓ 、５４８．５４９．５５１．５５２・・・
抵抗、５４０・・・判定回路、５４６．５４７・・・判
定用比較回路、５５０・・・ＮＰＮトランジスタ、５５
３・・・反転回路、５５４・・・論理積回路、５５５・
・・判定信号、５６０・・・ディジタル・アナログ変換
回路出力、５６１・・・サンプルホールド回路出力、５
６２・・・階段波発生回路出力、５６３・・・加算回路
出力、５７０・・・スイッチ。
Claims (1)
- （１）所定のデータが入力された被測定ディジタル・ア
ナログ変換回路の出力をサンプリングしてホールドする
サンプルホールド回路（５１０）と、上記データの１ビ
ットに対応する電圧で増加する階段波信号を発生する階
段波発生回路（５２０）と、この階段波発生回路の出力
と上記サンプルホールド回路の出力とを加算する加算回
路（５３０）と、この加算回路の出力と上記ディジタル
・アナログ変換回路の出力とを比較しその直線性の良否
を判定する判定回路（５４０）と を含むことを特徴とするディジタル・アナログ変換回路
の直線性検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15345886A JPS639315A (ja) | 1986-06-30 | 1986-06-30 | デイジタル・アナログ変換回路の直線性検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15345886A JPS639315A (ja) | 1986-06-30 | 1986-06-30 | デイジタル・アナログ変換回路の直線性検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS639315A true JPS639315A (ja) | 1988-01-16 |
Family
ID=15562996
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15345886A Pending JPS639315A (ja) | 1986-06-30 | 1986-06-30 | デイジタル・アナログ変換回路の直線性検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS639315A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6366157B1 (en) | 1996-08-07 | 2002-04-02 | Motorola, Inc. | Methods and circuits for dynamically adjusting a supply voltage and/or a frequency of a clock signal in a digital circuit |
-
1986
- 1986-06-30 JP JP15345886A patent/JPS639315A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6366157B1 (en) | 1996-08-07 | 2002-04-02 | Motorola, Inc. | Methods and circuits for dynamically adjusting a supply voltage and/or a frequency of a clock signal in a digital circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6445208B1 (en) | Power source current measurement unit for semiconductor test system | |
| JPH0582780B2 (ja) | ||
| JPS639315A (ja) | デイジタル・アナログ変換回路の直線性検出回路 | |
| JPS58219465A (ja) | Ｄ／ａコンバ−タ用試験装置 | |
| US6949946B1 (en) | Integrated semiconductor circuit and method for functional testing of pad cells | |
| JPH09312569A (ja) | Ｄａコンバータ試験装置及びこの装置を用いた半導体試験装置 | |
| JP3845603B2 (ja) | 半導体集積回路のテスト回路 | |
| JPH0633701Y2 (ja) | オートレンジ回路 | |
| JP2944307B2 (ja) | Ａ／ｄコンバータの非直線性の検査方法 | |
| JPH0621816A (ja) | Ｄ／ａコンバータテスト回路 | |
| JP4283157B2 (ja) | 半導体装置の試験方法 | |
| JPH0746128A (ja) | テスト回路内蔵型ｄ／ａ変換器 | |
| JPS61253934A (ja) | Ａ／ｄ変換器の試験装置 | |
| JPH02140018A (ja) | 信号レベル検出装置 | |
| JPS63299411A (ja) | Ｄａコンバ−タテスト法 | |
| JPH06249921A (ja) | ミックスドシグナルｉｃテスタ | |
| KR950007255Y1 (ko) | 디지탈/아날로그 변환기의 inl에러 측정회로 | |
| JPH02306172A (ja) | 波形判定方式 | |
| JPH01123530A (ja) | Ｄ／ａ変換器の単調増加特性測定装置 | |
| KR950009827Y1 (ko) | 디지탈/아날로그 변환기의 비직선성 테스트 회로 | |
| Souders | Electronic Instrumentation and Metrology | |
| JP2983109B2 (ja) | 抵抗検査装置 | |
| JPH03138579A (ja) | ディジタルｉｃ用試験装置 | |
| JP2002365342A (ja) | 半導体集積回路の試験方法及びその装置 | |
| JPH11211764A (ja) | 時間−電位差変換回路 |