JPS6397010A - Output circuit for scfl circuit - Google Patents
Output circuit for scfl circuitInfo
- Publication number
- JPS6397010A JPS6397010A JP61242498A JP24249886A JPS6397010A JP S6397010 A JPS6397010 A JP S6397010A JP 61242498 A JP61242498 A JP 61242498A JP 24249886 A JP24249886 A JP 24249886A JP S6397010 A JPS6397010 A JP S6397010A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- fet
- level
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018514—Interface arrangements with at least one differential stage
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Abstract] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
産業上の利用分野
本発明はＦＥＴのＳ ＣＦ Ｌ （５ｏｕｒｃｅ Ｃｏ
ｕｐｌｅｄＦＥＴ Ｌｏｇｉｃ ）回路用の出力回路に
関するものである。DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention is applied to FET SCF L (5source Co
The present invention relates to an output circuit for an FET (upled FET Logic) circuit.
従来の技術 従来のＥＣＬ回路の出力回路を第２図に示す。Conventional technology FIG. 2 shows the output circuit of a conventional ECL circuit.
２０１はＥＣＬ回路の差動回路部、２０２は差動回路部
２０１からの差動回路出力、２０３は出力用トランジス
タ、２０４はＥＣＬ出力、２０６はバイアス電源、２０
６は負荷抵抗である。電源としてＯ／−６，２Ｖを用い
る場合、バイアス電源２０５は標準的には一２ｖである
。（以下電源は０／−５，２Ｖ、バイアス電源は一２ｖ
とする。、、）ＥＣＬ回路の場合、能動素子はバイポー
ラトランジスタであるので、バイポーラトランジスタの
ベース・エミッタ間電圧ｖＢＥと抵抗の値で信号の電圧
値は決定される。一般的には差動回路出力２０２の信号
はＯｖと一１Ｖに設定されている。201 is a differential circuit section of the ECL circuit, 202 is a differential circuit output from the differential circuit section 201, 203 is an output transistor, 204 is an ECL output, 206 is a bias power supply, 20
6 is a load resistance. When using O/-6.2V as the power supply, the bias power supply 205 is typically -2V. (Hereafter, the power supply is 0/-5, 2V, the bias power supply is -2V
shall be. ,,) In the case of the ECL circuit, the active element is a bipolar transistor, so the voltage value of the signal is determined by the base-emitter voltage vBE of the bipolar transistor and the value of the resistance. Generally, the signal of the differential circuit output 202 is set to Ov and -1V.
したがって出力用トランジスタ２０３のｖＢＥが０．８
Ｖ テあればＥＣＬ出力２ｏ４は一〇、８ｖと−１，
ｓｖになる。この値は負荷抵抗２０６の大きさにも大き
な影響は受けない。（以下、−ｏ、ｓＶと−１，８ｖの
２つの電圧レベルをあわせてＥＣＬレベルと呼ぶ、Ｊ
）ｖＢＥは製造上のばらつきが小さく、したがってＥＣ
Ｌ回路の場合ＥＣＬレベルの出力は比較的容易に得られ
る。第３図はＥＣＬ回路のバイポーラトランジスタをＦ
ＥＴで置き換えたＳＣＦＬ回路の出力回路である。３ｏ
１はＳＣＦＬ回路の差動回路部、３０２は差動回路部３
ｏ１からの差動回路出力、３０３は出力用ＦＥＴ、３０
４はオープンソース出力、３ｏ５はバイアス電源、３０
６は負荷抵抗である。差動回路出力３０１は出力用ＦＥ
Ｔ３０３でレベルシフトされ、オープンソース出力３０
４となる。この時、オープンソース出力３０４の電圧レ
ベルは、バイアス電源３０５と負荷抵抗３０６及び負荷
抵抗３０６を流れる電流で決定される。したがってレベ
ルシフトによる振幅の減少を少なくするために出力用Ｆ
ＥＴ３０３の相互コンダクタンスをできるだけ大きくす
る必要がある。Therefore, the vBE of the output transistor 203 is 0.8
If Vte, ECL output 2o4 is 10, 8v and -1,
Become sv. This value is not significantly affected by the size of the load resistor 206. (Hereinafter, the two voltage levels -o, sV and -1,8v will be collectively referred to as the ECL level, J
) vBE has small manufacturing variations and therefore EC
In the case of an L circuit, an ECL level output can be obtained relatively easily. Figure 3 shows the bipolar transistor of the ECL circuit.
This is the output circuit of the SCFL circuit replaced with ET. 3o
1 is the differential circuit section of the SCFL circuit, 302 is the differential circuit section 3
Differential circuit output from o1, 303 is output FET, 30
4 is open source output, 3o5 is bias power supply, 30
6 is a load resistance. Differential circuit output 301 is output FE
Level shifted with T303, open source output 30
It becomes 4. At this time, the voltage level of the open source output 304 is determined by the bias power supply 305, the load resistor 306, and the current flowing through the load resistor 306. Therefore, in order to reduce the decrease in amplitude due to level shift, the output F
It is necessary to make the transconductance of ET303 as large as possible.
発明が解決しようとする問題点
このような回路においては差動回路出力の電圧レベルが
決められても、オープンソース出力の電圧レベルは負荷
抵抗の影響を受けやすぐ、また出力用ＦＥＴの相互コン
ダクタンスやしきい値電圧の製造上のばらつきにより大
きく影響され、安定したＥＣＬレベルの出力にならない
という欠点があった。Problems to be Solved by the Invention In such a circuit, even if the voltage level of the differential circuit output is determined, the voltage level of the open source output is immediately affected by the load resistance and the mutual conductance of the output FET. This has the disadvantage that it is greatly affected by manufacturing variations in threshold voltage and threshold voltage, and cannot provide a stable ECL level output.
本発明はかかる点に鑑みてなされたもので、簡易な構成
でオープンソース出力の電圧レベルがＥＣＬレベルとな
るＳＣＦＬ回路用出力回路を提供することを目的として
いる。The present invention has been made in view of this point, and an object of the present invention is to provide an output circuit for an SCFL circuit with a simple configuration and in which the voltage level of the open source output becomes the ECL level.
問題点を解決するための手段
本発明は上記問題点を解決するため、ＳＣＦＬ差動回路
と、デプレッションタイプＦＥＴオープンソース回路と
の間にＦＥＴをソ、−ス負荷とするレベル調整用のデプ
レッションタイプＦＥＴソースフォロア回路を挿入し、
出力レベルを制御可能としている。Means for Solving the Problems In order to solve the above-mentioned problems, the present invention provides a depression type for level adjustment using an FET as a source load between an SCFL differential circuit and a depression type FET open source circuit. Insert a FET source follower circuit,
The output level can be controlled.
作 用
本発明は上記した構成により、ソース負荷のＦＥＴのゲ
ート電圧を制御し、ソースフォロア回路の電流を変える
ことによりレベルシフト電圧を制御し、オープンソース
回路の出力レベルをＥＣＬレベルに調整できる。Operation With the above-described configuration, the present invention can control the gate voltage of the FET of the source load, control the level shift voltage by changing the current of the source follower circuit, and adjust the output level of the open source circuit to the ECL level.
実施例
第１図は本発明のＳＣＦＬ回路用出力回路の一実施例を
示す回路図である。１０１はＳＣＦＬ回路の差動回路部
、１０２は差動回路部１０１からの差動回路出力、１０
３はデプレッションタイプ（Ｄ ソー スフ矛０７ＦＥ
Ｔ、 １ｏ４／ｌｉソ一スフオロア回路の負荷ＦＥＴ、
１０５は負荷ＦＥＴ１０４のゲート制御入力端子、１０
６はソースフォロア回路のマイナス側電源、１ｏ７はソ
ースフォロア出力、１０８はデプレッションタイプの出
力用ＦＥＴ、１０９はオープンソース出力、１１０はバ
イアス電源、１１１は負荷抵抗である。Embodiment FIG. 1 is a circuit diagram showing an embodiment of an output circuit for an SCFL circuit according to the present invention. 101 is a differential circuit section of the SCFL circuit; 102 is a differential circuit output from the differential circuit section 101; 10
3 is depression type (D source sword 07FE
T, load FET of 1o4/li solar follower circuit,
105 is the gate control input terminal of the load FET 104;
6 is a negative power supply of the source follower circuit, 1o7 is a source follower output, 108 is a depression type output FET, 109 is an open source output, 110 is a bias power supply, and 111 is a load resistor.
以下、図面にもとづｂて動作の説明をする。差動回路出
力１０２はソース７オロアＦＥＴによりレベルシフトさ
れ、ソース７オロア出力１ｏ７となり、続いて出力用Ｆ
Ｅτ１０８でレベルシフトされ、オープンソース出力１
０９となる。レベルシフトによる振幅の減少を少なくす
るためには出力用ＦＥＴ１０Ｂの相互コンダクタンスを
大きくし、差動回路出力１０２の振幅を大きく設定して
おけばよい。また出力用ＦＥＴ１ｏａの相互コンダクタ
ンスを大きくするために大きさを大きくしても、出力用
ＦＥＴ１０Ｂは駆動部用のすぐれたソースフォロア回路
で駆動されるので高速動作が可能である。The operation will be explained below based on the drawings. The differential circuit output 102 is level-shifted by the source 7 oror FET, becoming the source 7 oror output 1o7, and then the output FET.
Level shifted with Eτ108, open source output 1
It becomes 09. In order to reduce the decrease in amplitude due to level shift, the mutual conductance of the output FET 10B may be increased and the amplitude of the differential circuit output 102 may be set large. Furthermore, even if the size of the output FET 10a is increased to increase the mutual conductance, the output FET 10B is driven by an excellent source follower circuit for the drive section, so high-speed operation is possible.
しかし、しきい値電圧がばらつくことによりレベルシフ
トも変動するので、オープンソース出力１０９の振幅を
１ｖにすることは比較的容易にできても電圧レベルをＥ
ＣＬレベルに設定することは難しい。そこで本発明では
ソースフォロア回路でレベルシフト電圧が調整できるよ
うにし、製造上のばらつきを吸収できるようにした。つ
まり、ソースフォロア回路の負荷ＦＥ７１０４のゲート
制、御入力端子１０６の電圧を変化させればソースフォ
ロアＦＥＴ１０３のレベルシフト電圧を変えることがで
きる。たとえば負荷ＦＥＴ１０４をソースフォロアＦＥ
Ｔ１０３と同性能のＦＥＴにすれば、ゲート制御入力端
子１０６とマイナス側電源１０６の電位差と同じ電位差
が差動回路出力１０２とソースフォロア出力１０７に現
われる。However, as the threshold voltage varies, the level shift also varies, so even though it is relatively easy to make the amplitude of the open source output 109 1V, the voltage level
It is difficult to set it to CL level. Therefore, in the present invention, the level shift voltage can be adjusted using a source follower circuit, and manufacturing variations can be absorbed. In other words, the level shift voltage of the source follower FET 103 can be changed by changing the voltage of the gate control input terminal 106 of the load FE 7104 of the source follower circuit. For example, the load FET 104 can be used as a source follower FE.
If a FET with the same performance as T103 is used, the same potential difference as the potential difference between the gate control input terminal 106 and the negative power supply 106 will appear at the differential circuit output 102 and the source follower output 107.
したがって製造上のばらつきでオープンソース出力１０
９が変動しても、使用時に外部からゲート制御入力端子
１０５の電圧を制御すればＥＣＬレベルに調整できる。Therefore, due to manufacturing variations, open source output 10
9 fluctuates, it can be adjusted to the ECL level by controlling the voltage of the gate control input terminal 105 externally during use.
発明の効果
以上述べてきたように、本発明によれば、きわめて簡易
な回路構成で、ＳＣＦＬ回路においてＥＣＬレベルの出
力が得られ、実用的にきわめて有用である。Effects of the Invention As described above, according to the present invention, an output at the ECL level can be obtained in an SCFL circuit with an extremely simple circuit configuration, and is extremely useful in practice.
第１図は本発明の一実施例のＳＣＦＬ回路用出力回路の
回路図、第２図は従来のＥＣＬ回路用出力回路の回路図
、ｌ＠３図は従来の５ＣＦＩ、回路の回路図である。
１０１・・・・・・差動回路部、１０２・・・・・・差
動回路出力、１ｏ３・・・・・・ソースフォロアｊＥＴ
、１０４・・・・・・負荷ＦＥＴ、１０５・・・・・・
ゲート制御入力端子、１０６・・・・・・マイナス側電
源、１０７・・・・・・ソースフォロア出力、１０８・
・・・・・出力用ＦＥＴ、１０９・・・・・・オープン
ソース出力、１１０・・・・・・バイアス電源、１１１
・・・・・・負荷抵抗。
第１図Figure 1 is a circuit diagram of an output circuit for an SCFL circuit according to an embodiment of the present invention, Figure 2 is a circuit diagram of a conventional output circuit for an ECL circuit, and Figure 1@3 is a circuit diagram of a conventional 5CFI circuit. . 101... Differential circuit section, 102... Differential circuit output, 1o3... Source follower jET
, 104...Load FET, 105...
Gate control input terminal, 106... Negative power supply, 107... Source follower output, 108...
...Output FET, 109...Open source output, 110...Bias power supply, 111
······Load resistance. Figure 1
Claims (1)
号をレベルシフトするデプレッションタイプＦＥＴソー
スフォロア回路と、前記のレベルシフトされた信号がゲ
ートに入力し、ソース出力とするデプレッションタイプ
ＦＥＴオープンソース回路とからなり、前記デプレッシ
ョンタイプＦＥＴソースフォロア回路のソース負荷ＦＥ
Ｔのゲート電圧を外部から制御できるように構成したＳ
ＣＦＬ回路用出力回路。A depletion type FET source follower circuit uses an FET as a load and level-shifts a signal at the drain of a differential FET, and a depletion type FET open source circuit uses the level-shifted signal as input to the gate and outputs the source. and a source load FE of the depression type FET source follower circuit.
S configured so that the gate voltage of T can be controlled externally
Output circuit for CFL circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61242498A JPS6397010A (en) | 1986-10-13 | 1986-10-13 | Output circuit for scfl circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61242498A JPS6397010A (en) | 1986-10-13 | 1986-10-13 | Output circuit for scfl circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6397010A true JPS6397010A (en) | 1988-04-27 |
Family
ID=17089983
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61242498A Pending JPS6397010A (en) | 1986-10-13 | 1986-10-13 | Output circuit for scfl circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6397010A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5004938A (en) * | 1989-03-03 | 1991-04-02 | Acer Incorporated | MOS analog NOR amplifier and current source therefor |
| JP2007107845A (en) * | 2005-10-14 | 2007-04-26 | Yamamoto Co Ltd | Combustion device |
-
1986
- 1986-10-13 JP JP61242498A patent/JPS6397010A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5004938A (en) * | 1989-03-03 | 1991-04-02 | Acer Incorporated | MOS analog NOR amplifier and current source therefor |
| JP2007107845A (en) * | 2005-10-14 | 2007-04-26 | Yamamoto Co Ltd | Combustion device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4475050A (en) | TTL To CMOS input buffer | |
| EP0021289B1 (en) | Constant current circuit | |
| US4583037A (en) | High swing CMOS cascode current mirror | |
| JPH0770983B2 (en) | Output buffer circuit | |
| KR900000830B1 (en) | Complementary bi-mis gate circuit | |
| JPH08195631A (en) | Sense amplifier | |
| JPH04297117A (en) | Programmable delay circuit for digital integrated circuit | |
| US4267501A (en) | NMOS Voltage reference generator | |
| JP2591981B2 (en) | Analog voltage comparator | |
| JPH01296491A (en) | Reference voltage generation circuit | |
| JPS6397010A (en) | Output circuit for scfl circuit | |
| JP2872058B2 (en) | Output buffer circuit | |
| JP3255874B2 (en) | Constant current circuit | |
| JPH0296817A (en) | integrated circuit | |
| JPH09162721A (en) | Current switching type logic circuit | |
| JPH0349419A (en) | Switch circuit | |
| JP3288612B2 (en) | Semiconductor circuit | |
| JPS6352512A (en) | flip-flop circuit | |
| JP3471564B2 (en) | Negative differential resistance element logic circuit | |
| JPS62188280A (en) | Gaas integrated circuit | |
| JPS6356016A (en) | Logic circuit | |
| JPH01251819A (en) | Buffered fet logic circuit | |
| JPH0470003A (en) | Rs flip-flop circuit | |
| JPS63114409A (en) | Flip-flop circuit | |
| JPH01276215A (en) | Constant current supplying circuit |