JPS639934A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS639934A
JPS639934A JP15472586A JP15472586A JPS639934A JP S639934 A JPS639934 A JP S639934A JP 15472586 A JP15472586 A JP 15472586A JP 15472586 A JP15472586 A JP 15472586A JP S639934 A JPS639934 A JP S639934A
Authority
JP
Japan
Prior art keywords
opening
section
periphery
substrate
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15472586A
Other languages
English (en)
Inventor
Akira Kanzawa
神沢 公
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP15472586A priority Critical patent/JPS639934A/ja
Publication of JPS639934A publication Critical patent/JPS639934A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) この発明は半導体装置の製造方法に関する。
(従来の技術) 周知のように半導体装置の製造に際し、基板上に形成さ
れた種々の膜をマスクを用いて選択エツチングすること
により、所定のパターンに加工するフォトリソグラフィ
には、装置の高密度化、微細化にともない、サイドエッ
チの少ない異方性エツチング手法が多用されている。
そしてエツチングに先立つフォトレジストの露光には1
通常紫外線を照射するが、この紫外線は基板に対して通
常は垂直方向に照射されるので。
現像したフォトレジスト膜には垂直壁を有する透孔が形
成される。したがってこのレジスト膜をマスクとして異
方性エツチングされた種々の膜の開口された窓の側壁は
、同様に切り立ったような垂直壁となるのが普通である
このためたとえばこの窓を電極取り付は用の開口部(コ
ンタクトホール)として使用するために、ここにアルミ
ニウムなどを蒸着して配線を行うような場合、その開口
部の先端のエツジ部分に多く蒸着し、他の部分の蒸着量
が少なくなり、そのため配線にあたって断線してしまう
ようなことがある。
(発明が解決しようとする問題点) この発明は半導体装置の製造過程におけるエッチング処
理にあたり、特にステップカバレッジにおける開口部の
形成にあたり、フォトレジスト膜に形成する開口部の側
壁が垂直とはならずに、これが上方に向かって広がりを
もつようなテーパー状となるように開口させることによ
って、配線にあたっての断線の発生を防止することを目
的とする。
(問題点を解決するための手段) この発明はフォトレジスト膜の開口部形成領域の周囲の
露光量を、開口部周縁からその外側に向かう程変化する
ように制御し、これによって前記開口部の側壁が上方に
向かう程、広がるように現像されるようにしたことを特
徴とする。
(作用) フォトレジストはこれに露光用の紫外線を照射したとき
、その露光量に応じて現像量が異なる。
したがってたとえば開口部形成領域の周縁より外側に向
かう程、露光量を段階的に少なくしていったとすると、
そのあと現像するとき開口部形成領域は完全に現像され
たとしても、その周囲は上方に向かう程外側に広がるよ
うになる。すなわち開口部はその側壁が外側に広がるテ
ーパー状となるのである。
そこでこのあとフォトレジスト膜をマスクとしてその下
の膜をエツチングすると、フォトレジスト膜の開口部に
対応する部分は、側壁が上方に向かって広がりをもつテ
ーパー状に蝕刻されるようになる。したがってこのよう
にして下の膜を開口すれば、その開口部にアルミニウム
を蒸着しても、その表面はもちろんのこと、その側壁に
もほぼ均等な厚さをもって蒸着されるようになる。
(実施例) この発明の実施例を図によって説明する6図において1
は半導体基板で、ここではこの表面に形成されである酸
化膜2をフォトエツチングする場合について説明する。
最初に酸化膜2の表面にポジ型フォトレジスト膜3を塗
布して形成する。そしてその表面をマスク4を用いて露
光するのであるが、ここではマスク4として第1図に示
すように透光性のガラス基板5の表面に、クロムその他
による遮光材料をパターンに応じて被着して非透光部6
を形成し、その非形成部を透光部7とする。
そしてこの発明にしたがい透光部7の周縁を、その外側
に向かう程、露光波長の透過量が減少していくようにし
である。
具体的には透光部7の周辺における非透光部を、第1図
に示すように透光部7の周囲から外側に向かって段階的
に厚くなるように形成しておく、8はこのようにして形
成布れたテーパ一部である。
このようなテーパ一部8の形成には、遮光材料を多層に
塗布し、その際順次に透光部7の周縁がテーパー状とな
るようにすればよい。
このような構成のマスク4を介してフォトレジスト膜3
に紫外線りを照射して露光すると、透光部7に相対する
部分は充分に露光されるが、テーパ一部8に相対する部
分は、そのテーパ一部8の厚さに応じて露光されていく
ようになる。換言すればテーパ一部8の厚い部分に相対
する箇所程。
露光量が少なくなるのである。
このようにして露光されたフォトレジスト膜3を現像す
ると、第2図に示すように透光部7に向い合う部分が除
去されて開口部9が形成されると同時に、その周壁は露
光量に応じて現像されてテーパー状となる。
ついでこのフォトレジストgI3をマスクとして酸化膜
2を異方性エツチングする。このエツチング処理の進行
につれてその開口部9に相対する箇所が次第に除去され
ていって、そこに開口部1゜が形成されるようになる。
しかしフォトレジスト膜3の開口部9の周壁がテーパー
状とされているので、酸化膜2に形成される開口部1o
もその周壁はテーパー状となる(第3図参照、)。
このあとフォトレジスト膜3を除去してから。
酸化膜2の表面にアルミニウムを蒸着することによって
、配線を形成するのであるが、開口部10の周壁がテー
パー状となっているので、アルミニウムの蒸着による電
極膜11は、第4図にも示すように開口部10の周壁に
ほぼ均等に、しかも平坦部とほぼ同じ厚さで付着するよ
うになる。したがって従来のような膜厚の不均一による
断線などはなんら生じない。
(発明の効果) 以上詳述したようにこの発明によれば、基板上の膜をフ
ォトエツチングするにあたり、その膜の開口部の周壁を
従来のように垂直状に切り立ったよな形状とせず、これ
に代えてテーパー状としたので、その開口部に配線のた
めの蒸着を行っても。
その配線に断線などの減少の発生を確実に阻止するとが
できるといった効果を奏する。
【図面の簡単な説明】
第1図乃至第4図はこの発明の実施例工程を示す断面図
である。

Claims (1)

    【特許請求の範囲】
  1. 基板の表面に形成されたフォトレジスト膜の、開口部形
    成領域の周囲の露光量を、前記開口部形成領域の周縁か
    らその外側に向かう程変化するように露光してから現像
    し、この現像によって前記フォトレジスト膜に形成され
    る開口部の側壁が、上方に向かう程広がるようなテーパ
    ー状としてなり、そのあとこのフォトレジスト膜をマス
    クにして前記基板をエッチング処理するようにした半導
    体装置の製造方法。
JP15472586A 1986-06-30 1986-06-30 半導体装置の製造方法 Pending JPS639934A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15472586A JPS639934A (ja) 1986-06-30 1986-06-30 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15472586A JPS639934A (ja) 1986-06-30 1986-06-30 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS639934A true JPS639934A (ja) 1988-01-16

Family

ID=15590589

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15472586A Pending JPS639934A (ja) 1986-06-30 1986-06-30 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS639934A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61113062A (ja) * 1984-11-07 1986-05-30 Nec Kyushu Ltd フオトマスク

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61113062A (ja) * 1984-11-07 1986-05-30 Nec Kyushu Ltd フオトマスク

Similar Documents

Publication Publication Date Title
US6153361A (en) Method of removing photoresist at the edge of wafers
US5925578A (en) Method for forming fine patterns of a semiconductor device
KR100415088B1 (ko) 반도체장치의 제조방법
US5922516A (en) Bi-layer silylation process
US20040077173A1 (en) Using water soluble bottom anti-reflective coating
KR970007822B1 (ko) 반도체 장치의 제조 방법
US5885756A (en) Methods of patterning a semiconductor wafer having an active region and a peripheral region, and patterned wafers formed thereby
JPS639934A (ja) 半導体装置の製造方法
US5576124A (en) Phase shift mask and method for fabricating the same
JPH02268416A (ja) 半導体装置の製造方法及びそれに使用するフオトマスク
US20020137331A1 (en) Method of forming contact holes of reduced dimensions by using reverse-transcription process
KR100333665B1 (ko) 네가티브 포토레지스트를 이용하여 스컴을 방지한 반도체 소자 제조방법
KR0172718B1 (ko) 반도체 소자의 형성방법
JP2867248B2 (ja) 位相シフトマスクの製造方法
JPH04291345A (ja) パターン形成方法
KR950010853B1 (ko) 반도체장치의 역 콘택 제조 방법
KR0137997B1 (ko) 반도체 소자의 콘택홀 제조방법
KR950000090B1 (ko) 반도체장치의 제조방법
KR100687852B1 (ko) 반도체 소자의 제조 방법
KR19980057145A (ko) 반도체 소자 제조용 포토마스크
KR19990065144A (ko) 반도체 소자의 투과율 조절 마스크 제조 방법
KR0165417B1 (ko) 반도체 장치의 미세 패턴 제조방법
KR960008095B1 (ko) 오르가닉 아크층을 이용한 미세 패턴 형성 방법
KR100247805B1 (ko) 반도체 장치의 캐패시터 노드 제조방법
KR100396689B1 (ko) 반도체소자의게이트제조방법