JPS63997B2 - - Google Patents
Info
- Publication number
- JPS63997B2 JPS63997B2 JP14936681A JP14936681A JPS63997B2 JP S63997 B2 JPS63997 B2 JP S63997B2 JP 14936681 A JP14936681 A JP 14936681A JP 14936681 A JP14936681 A JP 14936681A JP S63997 B2 JPS63997 B2 JP S63997B2
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- subcarrier
- phase
- mixing
- supplied
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 13
- 230000008054 signal transmission Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000010363 phase shift Effects 0.000 description 2
- 239000003086 colorant Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Processing Of Color Television Signals (AREA)
Description
【発明の詳細な説明】
本発明は、複数のテレビジヨンカメラからの映
像信号の同期合わせをする際のサブキヤリアの位
相を遠隔制御するために適したサブキヤリア位相
調整回路に関する。
像信号の同期合わせをする際のサブキヤリアの位
相を遠隔制御するために適したサブキヤリア位相
調整回路に関する。
複数のテレビジヨンカメラからの映像信号を切
換えて撮像される場面を継ぎ合わせる場合、各映
像信号の位相が合つていなければならない。特
に、カラー映像信号の場合、サブキヤリアの位相
が合つていないときには、場面の切換え毎に色づ
れや色が失なわれたりする。このサブキヤリアの
位相のづれは各テレビジヨンカメラの出力映像信
号を伝送するケーブル長の違いによつて生ずる。
換えて撮像される場面を継ぎ合わせる場合、各映
像信号の位相が合つていなければならない。特
に、カラー映像信号の場合、サブキヤリアの位相
が合つていないときには、場面の切換え毎に色づ
れや色が失なわれたりする。このサブキヤリアの
位相のづれは各テレビジヨンカメラの出力映像信
号を伝送するケーブル長の違いによつて生ずる。
そこで、各テレビジヨンカメラの出力映像信号
毎にサブキヤリアの位相を調整するサブキヤリア
位相調整回路が設けられ、使用されるケーブルの
長さに応じてサブキヤリアの位相を調整できるよ
うにしている。このサブキヤリア位相調整回路が
カメラヘツドに設けられ、カメラヘツドからの映
像信号とサブキヤリアとがカラーコーダに供給さ
れるテレビジヨンカメラにおいて、遠隔制御装置
からサブキヤリア位相調整回路にケーブルにより
制御信号を送り、サブキヤリアの位相を遠隔制御
できるようにするものである。このようなテレビ
ジヨンカメラでは、カメラ操作の面からケーブル
の本数をできる限り少なくする必要がある。
毎にサブキヤリアの位相を調整するサブキヤリア
位相調整回路が設けられ、使用されるケーブルの
長さに応じてサブキヤリアの位相を調整できるよ
うにしている。このサブキヤリア位相調整回路が
カメラヘツドに設けられ、カメラヘツドからの映
像信号とサブキヤリアとがカラーコーダに供給さ
れるテレビジヨンカメラにおいて、遠隔制御装置
からサブキヤリア位相調整回路にケーブルにより
制御信号を送り、サブキヤリアの位相を遠隔制御
できるようにするものである。このようなテレビ
ジヨンカメラでは、カメラ操作の面からケーブル
の本数をできる限り少なくする必要がある。
第１図は従来のサブキヤリア位相調整装置の一
例を示す説明図であつて、コイルCL1，CL2に位
相0゜のサブキヤリアを供給し、コイルCL3，CL4
に位相90゜のサブキヤリアを供給して直交する交
番磁界F1，F2を発生させ、その磁界内にセンス
コイルCSを360゜回転可能に設けることによりセ
ンスコイルCSから任意の位相のサブキヤリアを
得ることができるようにしたものである。しか
し、この装置はセンスコイルCSを回転させるた
めの機械系が必要となり、これをカメラヘツドに
取り付けるとカメラヘツドが不当に大きくなる欠
点がある。
例を示す説明図であつて、コイルCL1，CL2に位
相0゜のサブキヤリアを供給し、コイルCL3，CL4
に位相90゜のサブキヤリアを供給して直交する交
番磁界F1，F2を発生させ、その磁界内にセンス
コイルCSを360゜回転可能に設けることによりセ
ンスコイルCSから任意の位相のサブキヤリアを
得ることができるようにしたものである。しか
し、この装置はセンスコイルCSを回転させるた
めの機械系が必要となり、これをカメラヘツドに
取り付けるとカメラヘツドが不当に大きくなる欠
点がある。
第２図は可変遅延回路による従来のサブキヤリ
ア位相調整回路の一例を示す回路図であつて、直
列接続した複数のコイルＬと並列接続した複数の
可変容量ダイオードＤからなり、端子３から供給
される制御信号によりダイオードＤの容量を変化
させて入力端子１から供給されるサブキヤリアの
遅延量を変化させ、出力端子２に任意の位相のサ
ブキヤリアを得ることができるようにしたもので
ある。しかし、このサブキヤリア位相調整回路で
はコイルＬの温度による影響が大きく、これが位
相の誤差を生ずる欠点があつた。
ア位相調整回路の一例を示す回路図であつて、直
列接続した複数のコイルＬと並列接続した複数の
可変容量ダイオードＤからなり、端子３から供給
される制御信号によりダイオードＤの容量を変化
させて入力端子１から供給されるサブキヤリアの
遅延量を変化させ、出力端子２に任意の位相のサ
ブキヤリアを得ることができるようにしたもので
ある。しかし、このサブキヤリア位相調整回路で
はコイルＬの温度による影響が大きく、これが位
相の誤差を生ずる欠点があつた。
第３図は混合手段による従来のサブキヤリア位
相調整回路のさらに他の例を示す回路図であつて
入力端子１，２，３，４から夫々位相0゜、90゜、
180゜、270゜のサブキヤリアがスイツチS1，S2の
夫々の固定端子に供給される。スイツチS1，S2は
連動して切換わり、それらの切換わりにより夫々
の可動端子から位相0゜と90゜、90゜と180゜、180゜と
270゜あるいは270゜と0゜（360゜）が得られる。スイツ
チS1，S2からの夫々のサブキヤリアは混合回路Ｍ
に供給され、その可動接点に応じた比率で混合さ
れた混合信号が出力端子５に得られる。
相調整回路のさらに他の例を示す回路図であつて
入力端子１，２，３，４から夫々位相0゜、90゜、
180゜、270゜のサブキヤリアがスイツチS1，S2の
夫々の固定端子に供給される。スイツチS1，S2は
連動して切換わり、それらの切換わりにより夫々
の可動端子から位相0゜と90゜、90゜と180゜、180゜と
270゜あるいは270゜と0゜（360゜）が得られる。スイツ
チS1，S2からの夫々のサブキヤリアは混合回路Ｍ
に供給され、その可動接点に応じた比率で混合さ
れた混合信号が出力端子５に得られる。
この従来例において、スイツチS1，S2に得られ
るサブキヤリアu1，u2が u1＝sin（ωt＋θ1） u2＝sin（ωt＋θ2） であるとすると、混合回路Ｍの混合比がａ：ｂで
あるときの混合回路Ｍの出力、すなわち、出力端
子５に得られるサブキヤリアｕは次のようにな
る。
るサブキヤリアu1，u2が u1＝sin（ωt＋θ1） u2＝sin（ωt＋θ2） であるとすると、混合回路Ｍの混合比がａ：ｂで
あるときの混合回路Ｍの出力、すなわち、出力端
子５に得られるサブキヤリアｕは次のようにな
る。
ｕ＝au1＋bu2
＝ａ sin（ωt＋θ1）
＋ｂ sin（ωt＋θ2）
＝√2＋2＋2 （1−2）
×sin〔ωt
＋tan-1（ａ sinθ1＋ｂ sinθ2／ａ cosθ1＋ｂ
cosθ2）〕……(1) ところで、θ1−θ2＝−90゜であるから、(1)式は
次のようになる。
cosθ2）〕……(1) ところで、θ1−θ2＝−90゜であるから、(1)式は
次のようになる。
ｕ＝√2＋2・sin〔ωt＋
tan-1（ａ cosθ2＋ｂ sinθ2／−ａ sinθ2＋ｂ
cosθ2）〕 ＝√2＋2・sin〔ωt＋ tan-1（ａ＋ｂ tanθ2／ｂ−ａ tanθ2）〕 ＝√＋・sin〔ωt＋θ2 ＋tan-1（ａ／ｂ）〕 ……(2) 但し0゜≦tan-1（ａ／ｂ）≦90゜ 従つて、位相がθ2のサブキヤリアとこれより
90゜位相がづれたサブキヤリアとをｂ：ａの比率
で混合すると、式(2)から、位相がθ2＋tan-1（ａ／
ｂ）のサブキヤリアが得られることになる。そし
て、tan-1（ａ／ｂ）は比率ｂ：ａによつて0゜、90゜
の間を変化する。そこで、スイツチS1を位相0゜の
サブキヤリアが得られるように切換えるとスイツ
チS2から90゜のサブキヤリアが得られ、θ1＝0゜であ
るから、混合回路Ｍの混合比をかえることにより
出力端子５には0゜から90゜までの任意の位相のサ
ブキヤリアが得られ、同様に、スイツチS1を位相
90゜のサブキヤリアが得られるように切換えると、
θ1＝90゜であるから、90゜から180゜までの任意の位
相のサブキヤリアが得られ、スイツチS1を位相
180゜のサブキヤリアが得られるように切換える
と、θ1＝180゜であるから、180゜から270゜までの任
意の位相のサブキヤリアが得られ、さらに、スイ
ツチS1を位相270゜のサブキヤリアが得られるよう
に切換えると、θ1＝270゜であるから、270゜から
360゜までの任意の位相のサブキヤリアが得られ
る。従つて、スイツチS1，S2と混合回路Ｍを操作
することにより任意の位相のサブキヤリアを得る
ことができる。
cosθ2）〕 ＝√2＋2・sin〔ωt＋ tan-1（ａ＋ｂ tanθ2／ｂ−ａ tanθ2）〕 ＝√＋・sin〔ωt＋θ2 ＋tan-1（ａ／ｂ）〕 ……(2) 但し0゜≦tan-1（ａ／ｂ）≦90゜ 従つて、位相がθ2のサブキヤリアとこれより
90゜位相がづれたサブキヤリアとをｂ：ａの比率
で混合すると、式(2)から、位相がθ2＋tan-1（ａ／
ｂ）のサブキヤリアが得られることになる。そし
て、tan-1（ａ／ｂ）は比率ｂ：ａによつて0゜、90゜
の間を変化する。そこで、スイツチS1を位相0゜の
サブキヤリアが得られるように切換えるとスイツ
チS2から90゜のサブキヤリアが得られ、θ1＝0゜であ
るから、混合回路Ｍの混合比をかえることにより
出力端子５には0゜から90゜までの任意の位相のサ
ブキヤリアが得られ、同様に、スイツチS1を位相
90゜のサブキヤリアが得られるように切換えると、
θ1＝90゜であるから、90゜から180゜までの任意の位
相のサブキヤリアが得られ、スイツチS1を位相
180゜のサブキヤリアが得られるように切換える
と、θ1＝180゜であるから、180゜から270゜までの任
意の位相のサブキヤリアが得られ、さらに、スイ
ツチS1を位相270゜のサブキヤリアが得られるよう
に切換えると、θ1＝270゜であるから、270゜から
360゜までの任意の位相のサブキヤリアが得られ
る。従つて、スイツチS1，S2と混合回路Ｍを操作
することにより任意の位相のサブキヤリアを得る
ことができる。
この従来例においては、可変遅延線を用いるも
のではないから、温度によるドリフトがなくて誤
差を生ずることが少ない。しかし、スイツチS1，
S2と混合回路Ｍとの２個所の操作部があり、この
サブキヤリア位相調整回路をカメラヘツドに設け
て遠隔制御しようとすると、このための制御信号
伝送用ケーブルが最少限２本必要となり、また、
１本のケーブルを使用すると太いケーブルを必要
とするためにテレビジヨンカメラの操作が困難と
なる欠点がある。更に、サブキヤリア位相調整回
路では２個所操作しなければならず、操作が面倒
であり、誤操作をするおそれがある等の欠点があ
つた。
のではないから、温度によるドリフトがなくて誤
差を生ずることが少ない。しかし、スイツチS1，
S2と混合回路Ｍとの２個所の操作部があり、この
サブキヤリア位相調整回路をカメラヘツドに設け
て遠隔制御しようとすると、このための制御信号
伝送用ケーブルが最少限２本必要となり、また、
１本のケーブルを使用すると太いケーブルを必要
とするためにテレビジヨンカメラの操作が困難と
なる欠点がある。更に、サブキヤリア位相調整回
路では２個所操作しなければならず、操作が面倒
であり、誤操作をするおそれがある等の欠点があ
つた。
本発明の目的は、上記従来技術の欠点を除き、
１個所の操作部を有するのみでサブキヤリアの広
い範囲の位相調整ができ、操作が簡単で誤操作を
おこすおそれがなく、遠隔制御する場合には細く
て軽量な制御信号伝送用ケーブルを使用可能なサ
ブキヤリア位相調整回路を提供するにある。
１個所の操作部を有するのみでサブキヤリアの広
い範囲の位相調整ができ、操作が簡単で誤操作を
おこすおそれがなく、遠隔制御する場合には細く
て軽量な制御信号伝送用ケーブルを使用可能なサ
ブキヤリア位相調整回路を提供するにある。
この目的を達成するために、本発明は、位相が
異なる２つのサブキヤリアが供給され、バイアス
電圧の値に応じた比率で上記サブキヤリアを混合
する回路を複数個直列接続し、かつ、これらの回
路に共通に前記バイアス電圧を供給し、さらに、
これらの回路は夫々前記バイアス電圧の異なる範
囲において混合動作をするようにした点を特徴と
する。
異なる２つのサブキヤリアが供給され、バイアス
電圧の値に応じた比率で上記サブキヤリアを混合
する回路を複数個直列接続し、かつ、これらの回
路に共通に前記バイアス電圧を供給し、さらに、
これらの回路は夫々前記バイアス電圧の異なる範
囲において混合動作をするようにした点を特徴と
する。
以下、本発明の実施例を図面について説明す
る。
る。
第４図は本発明によるサブキヤリア位相調整回
路の一実施例を示すブロツク図であつて、１1，
１2，１3，１4，２1，２2，２3，２4は入力端子、
３は出力端子、４1，４2，４3，４4は一定バイア
ス電圧供給端子、５1，５2，５3，５4は可変バイ
アス電圧供給端子、M1，M2，M3，M4は混合回
路、e1，e2，e3，e4は一定電圧源、VRは可変電圧
源である。
路の一実施例を示すブロツク図であつて、１1，
１2，１3，１4，２1，２2，２3，２4は入力端子、
３は出力端子、４1，４2，４3，４4は一定バイア
ス電圧供給端子、５1，５2，５3，５4は可変バイ
アス電圧供給端子、M1，M2，M3，M4は混合回
路、e1，e2，e3，e4は一定電圧源、VRは可変電圧
源である。
次に、この実施例の動作について説明する。
同図において、混合回路M1には入力端子１1か
ら位相0゜のサブキヤリアが、また、入力端子２1
から位相90゜のサブキヤリアが供給され、その出
力信号は入力端子１2から混合回路M2に供給され
る。混合回路M2にはさらに出力端子２2から位相
180゜のサブキヤリアが供給され、その出力信号は
入力端子１3から混合回路M3に供給される。混合
回路M3にはさらに入力端子２3から位相270゜のサ
ブキヤリアが供給され、その出力信号は入力端子
１4から混合回路M4に供給される。混合回路M4
にはさらに入力端子２4から位相360゜（0゜）のサブ
キヤリアが供給され、その出力信号は出力端子３
に供給される。
ら位相0゜のサブキヤリアが、また、入力端子２1
から位相90゜のサブキヤリアが供給され、その出
力信号は入力端子１2から混合回路M2に供給され
る。混合回路M2にはさらに出力端子２2から位相
180゜のサブキヤリアが供給され、その出力信号は
入力端子１3から混合回路M3に供給される。混合
回路M3にはさらに入力端子２3から位相270゜のサ
ブキヤリアが供給され、その出力信号は入力端子
１4から混合回路M4に供給される。混合回路M4
にはさらに入力端子２4から位相360゜（0゜）のサブ
キヤリアが供給され、その出力信号は出力端子３
に供給される。
一方、混合回路M1，M2，M3，M4に印加され
るバイアス電圧として、一定電圧源e1から端子４
１に一定電圧E1が、一定電圧源e1，e2から端子４2
に一定電圧E1＋E2が、一定電源e1，e2，e3から端
子４3に一定電圧E1＋E2＋E3が、また、一定電圧
源e1，e2，e3，e4から端子４4に一定電圧E1＋E2
＋E3＋E4が印加され、さらに、端子５1，５2，５
３，５4に共通に可変電圧源VRから可変電圧VE
が、印加される。
るバイアス電圧として、一定電圧源e1から端子４
１に一定電圧E1が、一定電圧源e1，e2から端子４2
に一定電圧E1＋E2が、一定電源e1，e2，e3から端
子４3に一定電圧E1＋E2＋E3が、また、一定電圧
源e1，e2，e3，e4から端子４4に一定電圧E1＋E2
＋E3＋E4が印加され、さらに、端子５1，５2，５
３，５4に共通に可変電圧源VRから可変電圧VE
が、印加される。
そして、いま電圧の大小関係をV1＜V2＜V3＜
V4＜V5とすると、可変電圧VEが０からV1，V2，
V3，V4，V5電源電圧で変化する場合、 V1≧VEのとき、混合回路M1，M2，M3，M4は
夫々入力端子１1，１2，１3，１4からの信号を
出力し、 V2≧VE≧V1のとき、混合回路M1は入力端子１1，
２1からの信号をVEに応じた混合比で混合した
信号を出力すると共に、混合回路M2，M3，
M4は夫々入力端子１2，１3，１4からの信号を
出力し、 V3≧VE≧V2のとき、混合回路M1は入力端子２1
からの信号を出力し、混合回路M2は入力端子
１2，２2からの信号をVEに応じた混合した信号
を出力すると共に、混合回路M3，M4は夫々入
力端子１3，１4からの信号を出力し、 V4≧VE≧V3のとき、混合回路M1，M2は夫々入
力端子２1，２2からの信号を出力し、混合回路
M3は入力端子１3，２3からの信号をVEに応じ
た混合比で混合した信号を出力すると共に、混
合回路M4は入力端子１4からの信号を出力し、 V5≧VE≧V4のとき、混合回路M1，M2，M3は
夫々入力端子２1，２2，２3からの信号を出力
し、混合回路M4は入力端子１4，２4からの信
号をVEに応じた混合比で混合した信号を出力
し、 VE≧V5のとき、混合回路M1，M2，M3，M4は
夫々入力端子２1，２2，２3，２4からの信号を
出力する ように、電圧E1，E2，E3，E4およびV1，V2，
V3，V4，V5を設定する。ここで混合回路M1，
M2，M3，M4の構成は同一にし、夫々の動作が
上記したように行なわれるように各バイアス電圧
を定めるのである。
V4＜V5とすると、可変電圧VEが０からV1，V2，
V3，V4，V5電源電圧で変化する場合、 V1≧VEのとき、混合回路M1，M2，M3，M4は
夫々入力端子１1，１2，１3，１4からの信号を
出力し、 V2≧VE≧V1のとき、混合回路M1は入力端子１1，
２1からの信号をVEに応じた混合比で混合した
信号を出力すると共に、混合回路M2，M3，
M4は夫々入力端子１2，１3，１4からの信号を
出力し、 V3≧VE≧V2のとき、混合回路M1は入力端子２1
からの信号を出力し、混合回路M2は入力端子
１2，２2からの信号をVEに応じた混合した信号
を出力すると共に、混合回路M3，M4は夫々入
力端子１3，１4からの信号を出力し、 V4≧VE≧V3のとき、混合回路M1，M2は夫々入
力端子２1，２2からの信号を出力し、混合回路
M3は入力端子１3，２3からの信号をVEに応じ
た混合比で混合した信号を出力すると共に、混
合回路M4は入力端子１4からの信号を出力し、 V5≧VE≧V4のとき、混合回路M1，M2，M3は
夫々入力端子２1，２2，２3からの信号を出力
し、混合回路M4は入力端子１4，２4からの信
号をVEに応じた混合比で混合した信号を出力
し、 VE≧V5のとき、混合回路M1，M2，M3，M4は
夫々入力端子２1，２2，２3，２4からの信号を
出力する ように、電圧E1，E2，E3，E4およびV1，V2，
V3，V4，V5を設定する。ここで混合回路M1，
M2，M3，M4の構成は同一にし、夫々の動作が
上記したように行なわれるように各バイアス電圧
を定めるのである。
そこで、上記のような混合回路M1，M2，M3，
M4の可変バイアス電圧VEによる動作によると、
サブキヤリア位相調整回路の出力端子３には、 V1≧VEのとき、入力端子１1からの位相0゜のサブ
キヤリアが、 V2≧VE≧V1のとき、入力端子１1，２1からの位
相0゜と90゜のサブキヤリアの混合回路M1による
混合信号が、 V3≧VE≧V2のとき、入力端子２1，２2からの位
相90゜と180゜のサブキヤリアの混合回路M2によ
る混合信号が、 V4≧VE≧V3のとき、入力端子２2，２3からの位
相180゜と270゜のサブキヤリアの混合回路M3によ
る混合信号が、 V4≧VE≧V3のとき、入力端子２2，２3からの位
相180゜と270゜のサブキヤリアの混合回路M3によ
る混合信号が、 V5≧VE≧V4のとき、入力端子２3，２4からの位
相270゜と360゜（0゜）のサブキヤリアの混合回路
M4による混合信号が、さらに、 VE≧V5のとき、入力端子２4からの位相360゜（0゜）
のサブキヤリアが 得られることになる。
M4の可変バイアス電圧VEによる動作によると、
サブキヤリア位相調整回路の出力端子３には、 V1≧VEのとき、入力端子１1からの位相0゜のサブ
キヤリアが、 V2≧VE≧V1のとき、入力端子１1，２1からの位
相0゜と90゜のサブキヤリアの混合回路M1による
混合信号が、 V3≧VE≧V2のとき、入力端子２1，２2からの位
相90゜と180゜のサブキヤリアの混合回路M2によ
る混合信号が、 V4≧VE≧V3のとき、入力端子２2，２3からの位
相180゜と270゜のサブキヤリアの混合回路M3によ
る混合信号が、 V4≧VE≧V3のとき、入力端子２2，２3からの位
相180゜と270゜のサブキヤリアの混合回路M3によ
る混合信号が、 V5≧VE≧V4のとき、入力端子２3，２4からの位
相270゜と360゜（0゜）のサブキヤリアの混合回路
M4による混合信号が、さらに、 VE≧V5のとき、入力端子２4からの位相360゜（0゜）
のサブキヤリアが 得られることになる。
ところで、混合回路M1，M2，M3，M4は、一
方の入力端子からの信号を直接その出力信号とす
るように動作するときではなく、２つの入力端子
からの信号を混合信号として出力する混合動作を
するときには、２つの入力信号は互いに90゜の位
相差を有するものであるから、夫々の入力信号を
θ2、θ2＋90゜とするとその出力信号は前記の(2)式
で表わされる。
方の入力端子からの信号を直接その出力信号とす
るように動作するときではなく、２つの入力端子
からの信号を混合信号として出力する混合動作を
するときには、２つの入力信号は互いに90゜の位
相差を有するものであるから、夫々の入力信号を
θ2、θ2＋90゜とするとその出力信号は前記の(2)式
で表わされる。
そこで、混合回路M1においてはθ2が0゜である
から、その混合動作時その出力信号は可変電圧
VEに応じて0゜から90゜までの任意の位相のサブキ
ヤリアであり、同様に、混合回路M2においては
θ2が90゜であるから、その出力信号は90゜から180゜
までの任意の位相のサブキヤリアであり、混合回
路M3においてはθ2が180゜であるから、その出力
信号は180゜から270゜までの任意の位相のサブキヤ
リアであり、混合回路M4においてはθ2は270゜で
あるから、その出力信号は270゜から360°（0゜）まで
の任意の位相のサブキヤリアである。従つて、可
変電圧源VRにおいて可変バイアス電圧VEを調整
することにより、0゜から360゜までの任意の位相の
サブキヤリアを得ること、すなわち、サブキヤリ
アの位相を0゜から360゜の任意の位相に調整するこ
とができる。
から、その混合動作時その出力信号は可変電圧
VEに応じて0゜から90゜までの任意の位相のサブキ
ヤリアであり、同様に、混合回路M2においては
θ2が90゜であるから、その出力信号は90゜から180゜
までの任意の位相のサブキヤリアであり、混合回
路M3においてはθ2が180゜であるから、その出力
信号は180゜から270゜までの任意の位相のサブキヤ
リアであり、混合回路M4においてはθ2は270゜で
あるから、その出力信号は270゜から360°（0゜）まで
の任意の位相のサブキヤリアである。従つて、可
変電圧源VRにおいて可変バイアス電圧VEを調整
することにより、0゜から360゜までの任意の位相の
サブキヤリアを得ること、すなわち、サブキヤリ
アの位相を0゜から360゜の任意の位相に調整するこ
とができる。
次に、第４図における混合回路M1，M2，M3，
M4の具体的な回路構成について説明する。
M4の具体的な回路構成について説明する。
第５図は上記混合回路の一実施例を示す回路で
あつて、各混合回路は同一構成であるから混合回
路について第４図と対応する部分はサフイツクス
を除いた同一附号を付しておりR1，R2，R3，
R4，R5は抵抗、C1，C2はコンデンサ、TR1，
TR2，TR3，TR4，TR5，TR6はトランジスタ、
７は混合回路の出力端子である。この実施例では
トランジスタTR1ないしTR6はNPN型トランジ
スタが使用され、トランジスタTR1，TR2は差動
型に結合されて夫々のエミツタに入力端子１から
コンデンサC1を通してベースに位相θ2のサブキヤ
リアが供給されるトランジスタTR5のコレクタが
共通接続され、また、トランジスタTR3，TR4も
差動型に結合されて夫々のエミツタには入力端子
２からコンデンサC1を通してベースに位相θ2＋
90゜のサブキヤリアが供給されるトランジスタ
TR6のコレクタが共通接続されている。トランジ
スタTR5，TR6のエミツタは夫々抵抗R2，R3を
介して接地され、また、それらのベースには抵抗
R1，R4を介して一定電圧Vqが印加されている。
トランジスタTR1，TR3のコレクタには一定電圧
Vpが印加され、また、トランジスタTR2，TR4
のコレクタには負荷抵抗R5を介して一定電圧Vp
が印加されている。
あつて、各混合回路は同一構成であるから混合回
路について第４図と対応する部分はサフイツクス
を除いた同一附号を付しておりR1，R2，R3，
R4，R5は抵抗、C1，C2はコンデンサ、TR1，
TR2，TR3，TR4，TR5，TR6はトランジスタ、
７は混合回路の出力端子である。この実施例では
トランジスタTR1ないしTR6はNPN型トランジ
スタが使用され、トランジスタTR1，TR2は差動
型に結合されて夫々のエミツタに入力端子１から
コンデンサC1を通してベースに位相θ2のサブキヤ
リアが供給されるトランジスタTR5のコレクタが
共通接続され、また、トランジスタTR3，TR4も
差動型に結合されて夫々のエミツタには入力端子
２からコンデンサC1を通してベースに位相θ2＋
90゜のサブキヤリアが供給されるトランジスタ
TR6のコレクタが共通接続されている。トランジ
スタTR5，TR6のエミツタは夫々抵抗R2，R3を
介して接地され、また、それらのベースには抵抗
R1，R4を介して一定電圧Vqが印加されている。
トランジスタTR1，TR3のコレクタには一定電圧
Vpが印加され、また、トランジスタTR2，TR4
のコレクタには負荷抵抗R5を介して一定電圧Vp
が印加されている。
さらに、トランジスタTR1，TR4のベースには
端子４を介して電圧源ｅの一定電圧Ｅが印加さ
れ、また、トランジスタTR2，TR3のベースには
端子５を介して可変電圧源VRからの可変電圧VE
が印加されている。
端子４を介して電圧源ｅの一定電圧Ｅが印加さ
れ、また、トランジスタTR2，TR3のベースには
端子５を介して可変電圧源VRからの可変電圧VE
が印加されている。
次に、この混合回路の動作について説明する。
同図において、いま、電圧源ｅの電圧Ｅを所定
値に設定し、電圧Ｅより任意の電圧だけ低い電圧
値をVa、任意の電圧だけ高い電圧値をVbとする
と、可変電圧源VRの電圧VEの値に応じて混合回
路は次のように動作する。
値に設定し、電圧Ｅより任意の電圧だけ低い電圧
値をVa、任意の電圧だけ高い電圧値をVbとする
と、可変電圧源VRの電圧VEの値に応じて混合回
路は次のように動作する。
電圧Ｅと電圧VEとを比較して電圧VEがVb≦VE
のとき、トランジスタTR2，TR3がONし、トラ
ンジスタTR1，TR4はOFFする。
のとき、トランジスタTR2，TR3がONし、トラ
ンジスタTR1，TR4はOFFする。
この結果、入力端子１からトランジスタTR5に
供給される位相θ2のサブキヤリアにより変化する
電流は、負荷抵抗R5、トランジスタTR2，TR5
を流れ、また、入力端子２からトランジスタTR6
に供給される位相θ2＋90゜のサブキヤリアにより
変化する電流は、トランジスタTR3，TR6を流れ
るから、出力端子７には入力端子１に供給される
位相θ2のサブキヤリアが得られる。
供給される位相θ2のサブキヤリアにより変化する
電流は、負荷抵抗R5、トランジスタTR2，TR5
を流れ、また、入力端子２からトランジスタTR6
に供給される位相θ2＋90゜のサブキヤリアにより
変化する電流は、トランジスタTR3，TR6を流れ
るから、出力端子７には入力端子１に供給される
位相θ2のサブキヤリアが得られる。
電圧Ｅと電圧VEとを比較して電圧VEがVb≧VE
≧Vaのとき、トランジスタTR1，TR2とTR4，
TR3とは電圧VEに応じた同一比率の差動回路と
して動作する。
≧Vaのとき、トランジスタTR1，TR2とTR4，
TR3とは電圧VEに応じた同一比率の差動回路と
して動作する。
この結果、入力端子１から供給される位相θ2の
サブキヤリアによつて変化する電流はトランジス
タTR1，TR2により上記の比率で分配され、ま
た、入力端子２から供給される位相θ2＋90゜のサ
ブキヤリアによつて変化する電流はトランジスタ
TR4，TR3により同じ比率で分配される。そし
て、トランジスタTR2，TR4のコレクタ電流が混
合されて負荷抵抗R5を流れるから、出力端子７
には位相θ2とθ2＋90゜のサブキヤリアが電圧VEに
応じた比率で混合された信号が得られるから、前
記(2)式で示すように、θ2からθ2＋90゜までの電圧
VEに応じた任意の位相のサブキヤリアが得られ
る。
サブキヤリアによつて変化する電流はトランジス
タTR1，TR2により上記の比率で分配され、ま
た、入力端子２から供給される位相θ2＋90゜のサ
ブキヤリアによつて変化する電流はトランジスタ
TR4，TR3により同じ比率で分配される。そし
て、トランジスタTR2，TR4のコレクタ電流が混
合されて負荷抵抗R5を流れるから、出力端子７
には位相θ2とθ2＋90゜のサブキヤリアが電圧VEに
応じた比率で混合された信号が得られるから、前
記(2)式で示すように、θ2からθ2＋90゜までの電圧
VEに応じた任意の位相のサブキヤリアが得られ
る。
電圧Ｅと電圧VEとを比較して電圧VEがVE≦Va
のとき、トランジスタTR1，TR4がONし、トラ
ンジスタTR2，TR3はOFFする。
のとき、トランジスタTR1，TR4がONし、トラ
ンジスタTR2，TR3はOFFする。
この結果、入力端子１からトランジスタTR5に
供給される位相θ2のサブキヤリアにより変化する
電流は、トランジスタTR1，TR5を流れ、また、
入力端子２からトランジスタTR6に供給される位
相θ2＋90゜のサブキヤリアにより変化する電流は、
負荷抵抗R5、トランジスタTR4，TR6を流れる
から、出力端子７には入力端子２に供給される位
相θ2＋90゜のサブキヤリアが得られる。
供給される位相θ2のサブキヤリアにより変化する
電流は、トランジスタTR1，TR5を流れ、また、
入力端子２からトランジスタTR6に供給される位
相θ2＋90゜のサブキヤリアにより変化する電流は、
負荷抵抗R5、トランジスタTR4，TR6を流れる
から、出力端子７には入力端子２に供給される位
相θ2＋90゜のサブキヤリアが得られる。
このようにして、混合回路から電圧VEにより
θ2からθ2＋90゜までの任意の位相のサブキヤリア
が得られることになるが、この混合回路は、θ2＝
0゜、Va＝V1、Vb＝V2であるものが第４図の混合
回路M1であり、θ2＝90゜、Va＝V2、Vb＝V3であ
るものが同じく混合回路M2であり、θ2＝180゜、
Va＝V3、Vb＝V4であるものが同じく混合回路
M3であり、また、θ2＝270゜、Va＝V4、Vb＝V5
であるものが同じく混合回路M4である。
θ2からθ2＋90゜までの任意の位相のサブキヤリア
が得られることになるが、この混合回路は、θ2＝
0゜、Va＝V1、Vb＝V2であるものが第４図の混合
回路M1であり、θ2＝90゜、Va＝V2、Vb＝V3であ
るものが同じく混合回路M2であり、θ2＝180゜、
Va＝V3、Vb＝V4であるものが同じく混合回路
M3であり、また、θ2＝270゜、Va＝V4、Vb＝V5
であるものが同じく混合回路M4である。
第６図は第４図の混合回路の他の実施例を示す
回路図であつて、これは第５図に示した実施例に
対して抵抗R2，R3が、夫々トランジスタTR1，
TR2のエミツタとトランジスタTR5のエミツタと
の間トランジスタTR3，TR4のエミツタとトラン
ジスタTR6のエミツタとの間に設けられている点
以外構成が同一であり、動作も同一であるから説
明を省略する。
回路図であつて、これは第５図に示した実施例に
対して抵抗R2，R3が、夫々トランジスタTR1，
TR2のエミツタとトランジスタTR5のエミツタと
の間トランジスタTR3，TR4のエミツタとトラン
ジスタTR6のエミツタとの間に設けられている点
以外構成が同一であり、動作も同一であるから説
明を省略する。
第７図は第４図の混合回路のさらに他の実施例
を示す回路図であつて、入力端子１から位相θ2の
サブキヤリアを直接差動動作するトランジスタ
TR1，TR2のエミツタに、また、入力端子２から
位相θ2＋90゜のサブキヤリアを直接差動動作する
トランジスタTR3，TR4のエミツタに供給し、ト
ランジスタTR2，TR4のコレクタに共通接続した
出力端子７からθ2からθ2＋90゜までの任意の位相
のサブキヤリアが得られる。
を示す回路図であつて、入力端子１から位相θ2の
サブキヤリアを直接差動動作するトランジスタ
TR1，TR2のエミツタに、また、入力端子２から
位相θ2＋90゜のサブキヤリアを直接差動動作する
トランジスタTR3，TR4のエミツタに供給し、ト
ランジスタTR2，TR4のコレクタに共通接続した
出力端子７からθ2からθ2＋90゜までの任意の位相
のサブキヤリアが得られる。
第８図は第４図の混合回路のさらに他の実施例
を示す回路図であつて、第５図に示した混合回路
に対し、トランジスタとしてPNP型トランジス
タを用いている点およびトランジスタTR1，TR4
のベースに可変電圧が印加されてトランジスタ
TR2，TR3のベースに一定電圧が印加されている
点以外構成が同一であり、また、同様の動作をす
るから説明を省略する。
を示す回路図であつて、第５図に示した混合回路
に対し、トランジスタとしてPNP型トランジス
タを用いている点およびトランジスタTR1，TR4
のベースに可変電圧が印加されてトランジスタ
TR2，TR3のベースに一定電圧が印加されている
点以外構成が同一であり、また、同様の動作をす
るから説明を省略する。
第９図は第４図の混合回路のPNP型トランジ
スタを用いたさらに他の実施例を示す回路図であ
つて、第７図に示した実施例と同様に、夫々差動
動作するトランジスタTR1，TR2とTR3，TR4の
エミツタに直接２つのサブキヤリアを供給するも
のであり、これ以上の説明は省略する。
スタを用いたさらに他の実施例を示す回路図であ
つて、第７図に示した実施例と同様に、夫々差動
動作するトランジスタTR1，TR2とTR3，TR4の
エミツタに直接２つのサブキヤリアを供給するも
のであり、これ以上の説明は省略する。
なお、第６図ないし第９図に示した実施例に用
いた符号は第５図に示した実施例の対応する部分
の符号と同一である。
いた符号は第５図に示した実施例の対応する部分
の符号と同一である。
以上説明したように、本発明によれば、スイツ
チ回路を設けずに混合回路を用いて純電子的に位
相を調整するものであるから小型で温度ドリフト
や雑音の発生がなく正確な位相調整を可能にし、
調整のための操作部がわずかに１つであるから操
作が簡単で誤操作の可能性が減少すると共に遠隔
制御も容易となつてそのための制御信号伝送用ケ
ーブルが小径かつ軽量のものでよく、特に、テレ
ビジヨンカメラに上記のケーブルを取り付けると
きにはそのカメラの操作に障害を与えることな
く、さらに、使用される複数の混合回路は同一の
構成をとれるから生産工程が減少してかつ特性が
正確に揃つた混合回路を用いることができ、従来
技術の欠点を除いて優れた機能のサブキヤリア位
相調整回路を安価に提供することができる。
チ回路を設けずに混合回路を用いて純電子的に位
相を調整するものであるから小型で温度ドリフト
や雑音の発生がなく正確な位相調整を可能にし、
調整のための操作部がわずかに１つであるから操
作が簡単で誤操作の可能性が減少すると共に遠隔
制御も容易となつてそのための制御信号伝送用ケ
ーブルが小径かつ軽量のものでよく、特に、テレ
ビジヨンカメラに上記のケーブルを取り付けると
きにはそのカメラの操作に障害を与えることな
く、さらに、使用される複数の混合回路は同一の
構成をとれるから生産工程が減少してかつ特性が
正確に揃つた混合回路を用いることができ、従来
技術の欠点を除いて優れた機能のサブキヤリア位
相調整回路を安価に提供することができる。
第１図はサブキヤリア位相調整装置の一従来例
を示す説明図、第２図はサブキヤリア位相調整回
路の一従来例を示す回路図、第３図は他の従来例
を示す回路図、第４図は本発明によるサブキヤリ
ア位相調整回路の一実施例を示すブロツク図、第
５図はその混合回路の一実施例を示す回路図、第
６図ないし第９図は夫々混合回路の他の実施例を
示す回路図である。 １1，１2，１3，１4，２1，２2，２3，２4……
入力端子、３……出力端子、M1，M2，M3，M4
……混合回路、VR……可変電圧源、R5……負荷
抵抗。
を示す説明図、第２図はサブキヤリア位相調整回
路の一従来例を示す回路図、第３図は他の従来例
を示す回路図、第４図は本発明によるサブキヤリ
ア位相調整回路の一実施例を示すブロツク図、第
５図はその混合回路の一実施例を示す回路図、第
６図ないし第９図は夫々混合回路の他の実施例を
示す回路図である。 １1，１2，１3，１4，２1，２2，２3，２4……
入力端子、３……出力端子、M1，M2，M3，M4
……混合回路、VR……可変電圧源、R5……負荷
抵抗。
Claims (1)
- 【特許請求の範囲】 １ 位相が夫々0゜、90゜180゜、270゜、360゜のサブキ
ヤリアが供給されバイアス電圧を変化させること
により0゜ないし360゜の任意の位相のサブキヤリア
を得ることができるサブキヤリア位相調整回路に
おいて、位相が夫々0゜と90゜の前記サブキヤリア
が供給される第１の混合回路と、該第１の混合回
路の出力信号と位相が180゜の前記サブキヤリアと
が供給される第２の混合回路と、該第２の混合回
路の出力信号と位相が270゜の前記サブキヤリアと
が供給される第３の混合回路と、該第３の混合回
路の出力信号と位相が360゜の前記サブキヤリアと
が供給される第４の混合回路と、前記第１ないし
第４の混合回路に共通にバイアス電圧を供給しか
つ該バイアス電圧を変化させるための手段を有す
る可変電圧源とを設け、前記バイアス電圧の値に
応じて前記第１ないし第４の混合回路のいづれか
一つの出力信号の位相が変化し、該出力信号が前
記第４の混合回路から前記任意の位相のサブキヤ
リアとして得ることを可能に構成したことを特徴
とするサブキヤリア位相調整回路。 ２ 特許請求の範囲第１項において、前記第１な
いし第４の混合回路は、夫々供給される２つの入
力信号を前記可変のバイアス電圧の値に応じた比
率で混合する手段を有し、前記２つの入力信号の
位相間で位相を変化させて前記出力信号を発生可
能に構成したことを特徴とするサブキヤリア位相
調整回路。 ３ 特許請求の範囲第２項において、前記第１な
いし第４の混合回路は、夫々エミツタが共通接続
され該エミツタに前記２つの入力信号の一方が供
給される第１および第２のトランジスタと、エミ
ツタが共通接続され該エミツタに前記２つの入力
信号の他方が供給される第３および第４のトラン
ジスタと、前記第２および第４のトランジスタの
コレクタに共通接続される負荷抵抗と、前記第１
および第４のトランジスタのベースに共通に一定
のバイアス電圧を供給する手段と、前記第１およ
び第３のトランジスタのコレクタと前記負荷抵抗
を介して前記第２および第４のトランジスタのコ
レクタに共通に他の一定のバイアス電圧を供給す
る手段とからなり、前記第１ないし第４のトラン
ジスタはNPNトランジスタであつて前記第２お
よび第３のトランジスタのベースに前記可変のバ
イアス電圧を供給可能に構成したことを特徴とす
るサブキヤリア位相調整回路。 ４ 特許請求の範囲第２項において、前記第１な
いし第４の混合回路は、夫々エミツタが共通接続
され該エミツタに前記２つの入力信号の一方が供
給される第１および第２のトランジスタと、エミ
ツタが共通接続され該エミツタに前記２つの入力
信号の他方が供給される第３および第４のトラン
ジスタと、前記第２および第４のトランジスタの
コレクタに共通接続される負荷抵抗と、前記第２
および第３のトランジスタのベースに共通に一定
のバイアス電圧を供給する手段と、前記第１およ
び第３のトランジスタのコレクタと前記負荷抵抗
を介して前記第２および第４のトランジスタのコ
レクタに共通に他の一定のバイアス電圧を供給す
る手段とからなり、前記第１ないし第４のトラン
ジスタはPNPトランジスタであつて前記第１ま
たは第４のトランジスタのベースに前記可変のバ
イアス電圧を供給可能に構成したことを特徴とす
るサブキヤリア位相調整回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14936681A JPS5851680A (ja) | 1981-09-24 | 1981-09-24 | サブキヤリア位相調整回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14936681A JPS5851680A (ja) | 1981-09-24 | 1981-09-24 | サブキヤリア位相調整回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5851680A JPS5851680A (ja) | 1983-03-26 |
| JPS63997B2 true JPS63997B2 (ja) | 1988-01-09 |
Family
ID=15473563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14936681A Granted JPS5851680A (ja) | 1981-09-24 | 1981-09-24 | サブキヤリア位相調整回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5851680A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020067109A1 (ja) * | 2018-09-27 | 2020-04-02 | 佐久間特殊鋼株式会社 | リサイクル炭素繊維含有複合体の製造方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4926008A (en) * | 1989-05-18 | 1990-05-15 | Hewlett-Packard Company | High capacitance cable |
-
1981
- 1981-09-24 JP JP14936681A patent/JPS5851680A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020067109A1 (ja) * | 2018-09-27 | 2020-04-02 | 佐久間特殊鋼株式会社 | リサイクル炭素繊維含有複合体の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5851680A (ja) | 1983-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61157035A (ja) | インピ−ダンス整合方式 | |
| US3252067A (en) | Electronic motor control servo system | |
| US4319278A (en) | Video switch circuit | |
| JPS5851680A (ja) | サブキヤリア位相調整回路 | |
| US4443082A (en) | Current signal controlled camera system | |
| US2700745A (en) | Data transmission system and corrector therefor | |
| US3739103A (en) | System for the adjustment of the phase position of an alternating voltage | |
| US4249256A (en) | Continuous tuning arrangement for a multiband television receiver | |
| US2944202A (en) | Multi-phase servo system | |
| GB2065398A (en) | Chrominance signal processing circuits | |
| US4249132A (en) | Continuous tuning arrangement for a multiband television receiver | |
| US3204125A (en) | Phase synchronized signal sampler | |
| US3287716A (en) | Capacitive potentiometer rebalancing system | |
| US3787784A (en) | Circuit arrangement for applying a temperature stabilized voltage to a voltage sensitive component | |
| JPH049615Y2 (ja) | ||
| JP3212899B2 (ja) | 自動調整フィルタ回路 | |
| CA1221762A (en) | Hue control circuit | |
| US4255701A (en) | Variable phase shift apparatus | |
| US4007424A (en) | Transistor switches for selecting program signals in a wired broadcasting system | |
| SU412681A3 (ja) | ||
| JPS5855453Y2 (ja) | 可変電流源回路 | |
| JP2594503Y2 (ja) | 連続制御方式直流安定化電源回路 | |
| JPS6328521B2 (ja) | ||
| JPH04132315A (ja) | Ｄ／ａ変換回路 | |
| JPS5843327Y2 (ja) | 制御電圧調整回路 |