JPS6410672U - - Google Patents

Info

Publication number
JPS6410672U
JPS6410672U JP10539487U JP10539487U JPS6410672U JP S6410672 U JPS6410672 U JP S6410672U JP 10539487 U JP10539487 U JP 10539487U JP 10539487 U JP10539487 U JP 10539487U JP S6410672 U JPS6410672 U JP S6410672U
Authority
JP
Japan
Prior art keywords
bus
signal
test
driver
receiver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10539487U
Other languages
English (en)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP10539487U priority Critical patent/JPS6410672U/ja
Publication of JPS6410672U publication Critical patent/JPS6410672U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Description

【図面の簡単な説明】
第1図は本考案の基本的構成図、第2図は第1
図のバス入出力切替回路の実施例の構成図、第3
A図は第2図において切替制御信号BTが“L”
のときの等価回路図、そして、第3B図は第2図
において切替制御信号BTが“H”のときの等価
回路図である。 符号の説明、1,…1i,…1n……システ
ム、2……バス、3……ドライバ、4……レシー
バ、5a,5b,5c,7a,7b,8……信号
線、6a,6b,6c,9a,9b,9c……ス
イツチング用FET、10,…10i,…10
n……バス入出力切替回路、11,12……イン
バータ、20……切替制御信号発生部、30……
テスト信号送信・検出部、40……バス入出力制
御部。

Claims (1)

  1. 【実用新案登録請求の範囲】 1 バス2に対して信号を入出力するシステム1
    ,…1i,…1nの各々に付設されたバス入出
    力切替回路10,…10i,…10nと、切替
    制御信号発生部20と、テスト信号送信・検出部
    30と、バス入出力制御部40とからなり、 前記切替制御信号発生部20は切替制御信号S
    Wを発生し、 前記テスト信号送信・検出部30は前記バス2
    のテスト対象区間の一端にテスト信号を送信し、
    且つ、該テスト対象区間の他端からの該テスト信
    号を検出し、 前記バス入出力制御部40は、前記テスト対象
    区間の前記一端における前記テスト信号の前記バ
    ス2への入力、および前記他端における該テスト
    信号の該バス2からの出力を制御するバス入出力
    制御信号を送信し、そして 前記バス入出力切替回路10,…10i,…
    10nの各々10iは、前記付設するシステム1
    iの前記バス2に対する信号の入出力を行なうた
    めの第1の構成と、前記バス入出力制御信号の制
    御により前記テスト信号の該バス2に対する入出
    力を行なう第2の構成とを有し、前記切替制御信
    号SWに応じて該第1の構成あるいは該第2の構
    成のうちの一方のみを導通状態にし、他方をしや
    断状態とすることを特徴とするバス・テスト装置
    。 2 前記バス入出力切替回路10,…10i,
    …10nの各々10iは、 前記バス2に対して信号を出力するドライバ3
    と、 前記バス2上の信号を入力するレシーバ4と、 該各々のバス入出力切替回路10iを付設する
    システム1iが前記ドライバ3と前記レシーバ4
    とを使用するときのみに用いられる第1の信号線
    群5a,5b,5cと、 前記切替制御信号SWによつて前記第1の信号
    線群5a,5b,5cの各々を前記ドライバ3お
    よび前記レシーバ4に接続するか、あるいは、該
    ドライバ3および該レシーバ4から切り離す第1
    のスイツチ群6a,6b,6cと、 前記ドライバ3および前記レシーバ4に前記入
    出力制御信号を印加するための第2の信号線群7
    a,7bと、 前記テスト信号を前記ドライバ3に印加し、前
    記レシーバ4からの信号を前記テスト信号送信・
    検出部30へ導くための第3の信号線8と、 前記切替制御信号SWに応じて前記第2および
    第3の信号線群7a,7b,8を前記ドライバ3
    および前記レシーバ4に接続するか、あるいは、
    該ドライバ3および該レシーバ4から切り離す第
    2のスイツチ群9a,9b,9cとを備える実用
    新案登録請求の範囲第1項記載のバス・テスト装
    置。
JP10539487U 1987-07-10 1987-07-10 Pending JPS6410672U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10539487U JPS6410672U (ja) 1987-07-10 1987-07-10

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10539487U JPS6410672U (ja) 1987-07-10 1987-07-10

Publications (1)

Publication Number Publication Date
JPS6410672U true JPS6410672U (ja) 1989-01-20

Family

ID=31337967

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10539487U Pending JPS6410672U (ja) 1987-07-10 1987-07-10

Country Status (1)

Country Link
JP (1) JPS6410672U (ja)

Similar Documents

Publication Publication Date Title
JPH0535668A (ja) 信号処理装置
JPS6410672U (ja)
CA2095514A1 (en) Digital switching system interconnecting buses with incompatible protocols
JPS5566192A (en) Remote control unit
JPS6022688Y2 (ja) 信号伝達装置
JPS5826704B2 (ja) ソウホウコウデンソウソウチ
JPH0248876U (ja)
JP2501600Y2 (ja) 通信ライン切替え装置
JPS62125036U (ja)
SU641649A1 (ru) Коммутирующее устройство
JPH0255755U (ja)
JPH03112794U (ja)
JPS61107248U (ja)
JPS63142711A (ja) 音声伝達回路
JPH0438151U (ja)
JPS63132376U (ja)
JPS6355638U (ja)
JPH0339943U (ja)
JPS6323850U (ja)
JPS59189360U (ja) 信号伝送システム
JPS61103945U (ja)
JPH01142013U (ja)
JPS6230413U (ja)
JPH0186370U (ja)
JPH01107202U (ja)