JPS6410975B2 - - Google Patents
Info
- Publication number
- JPS6410975B2 JPS6410975B2 JP58200328A JP20032883A JPS6410975B2 JP S6410975 B2 JPS6410975 B2 JP S6410975B2 JP 58200328 A JP58200328 A JP 58200328A JP 20032883 A JP20032883 A JP 20032883A JP S6410975 B2 JPS6410975 B2 JP S6410975B2
- Authority
- JP
- Japan
- Prior art keywords
- frame synchronization
- pattern
- signal
- frame
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 11
- 230000001360 synchronised effect Effects 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
- H04L7/042—Detectors therefor, e.g. correlators, state machines
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明はPCM放送信号の復調におけるフレー
ム同期および同期保護のためのフレーム同期装置
に関するもので、昭和59年よりわが国で実施され
る直接衛星放送のPCM音声信号の復調などに利
用できる。
ム同期および同期保護のためのフレーム同期装置
に関するもので、昭和59年よりわが国で実施され
る直接衛星放送のPCM音声信号の復調などに利
用できる。
従来例の構成とその問題点
直接放送衛星を用いたテレビジヨン放送の音声
あるいは専用の音声放送をPCM化しようとする
計画が各国で検討されている。わが国では昭和59
年から実施予定のテレビジヨン衛星放送で、その
音声にPCM方式を用いることがすでに定められ
ている。
あるいは専用の音声放送をPCM化しようとする
計画が各国で検討されている。わが国では昭和59
年から実施予定のテレビジヨン衛星放送で、その
音声にPCM方式を用いることがすでに定められ
ている。
ところで、このようなPCM信号の伝送におい
ては、通常一定のビツト数より構成されるフレー
ム構造が用いられ、受信機側でフレームの同期を
とるために、このフレーム中にフレーム同期パタ
ーンが設置される。受信機側ではこのフレーム同
期パターンの位置を検出するために、真のフレー
ム同期パターンとのパターン照合を行ない、全て
のビツトが一致した場合あるいは多少のビツト誤
りまでは許容してパターン一致信号を出力するこ
とになる。このフレーム同期が正確かつ安定でな
いと、PCM信号の復調は全く不可能になる。し
たがつて、フレーム同期回路は第１に同期パター
ン以外の箇所で誤つて同期がかからないこと、そ
して第２に一度同期がかかつた以降は少々ビツト
誤りがあつても同期を保持できることが重要であ
る。
ては、通常一定のビツト数より構成されるフレー
ム構造が用いられ、受信機側でフレームの同期を
とるために、このフレーム中にフレーム同期パタ
ーンが設置される。受信機側ではこのフレーム同
期パターンの位置を検出するために、真のフレー
ム同期パターンとのパターン照合を行ない、全て
のビツトが一致した場合あるいは多少のビツト誤
りまでは許容してパターン一致信号を出力するこ
とになる。このフレーム同期が正確かつ安定でな
いと、PCM信号の復調は全く不可能になる。し
たがつて、フレーム同期回路は第１に同期パター
ン以外の箇所で誤つて同期がかからないこと、そ
して第２に一度同期がかかつた以降は少々ビツト
誤りがあつても同期を保持できることが重要であ
る。
第１図はこの目的のために従来から用いられて
いる。競合カウンタ方式と呼ばれている同期保護
機能を有するフレーム同期回路の構成を示すブロ
ツク図である。図中、１はフレーム同期パターン
検出手段で、入力されたデジタル符号系列の中か
らフレーム同期パターンを検出して一致信号およ
び不一致信号を出力する。一致、不一致の識別は
フレーム同期パターンの符号長の中で真の同期パ
ターンと一致するビツト数が所定のしきい値以上
か否かによつて行われる。２，３は計数手段で、
それぞれ計数結果がＮおよびＭに達したときに出
力信号を出し、フリツプフロツプ５をセツトおよ
びリセツトするとともに、OR回路４を経て両方
の計数手段２，３をリセツトする。フリツプフロ
ツプ５の出力は同期状態でハイレベル、非同期状
態でロウレベルである。
いる。競合カウンタ方式と呼ばれている同期保護
機能を有するフレーム同期回路の構成を示すブロ
ツク図である。図中、１はフレーム同期パターン
検出手段で、入力されたデジタル符号系列の中か
らフレーム同期パターンを検出して一致信号およ
び不一致信号を出力する。一致、不一致の識別は
フレーム同期パターンの符号長の中で真の同期パ
ターンと一致するビツト数が所定のしきい値以上
か否かによつて行われる。２，３は計数手段で、
それぞれ計数結果がＮおよびＭに達したときに出
力信号を出し、フリツプフロツプ５をセツトおよ
びリセツトするとともに、OR回路４を経て両方
の計数手段２，３をリセツトする。フリツプフロ
ツプ５の出力は同期状態でハイレベル、非同期状
態でロウレベルである。
この構成において、パターン検出手段１より不
一致信号がＭ回出力される前に一致信号がＮ回出
力されると、フリツプフロツプ５がセツトされ同
期状態となる。同期状態となつた以降は不一致信
号が集中的に発生したとき、計数手段３からの出
力が先に出てフリツプフロツプ５をリセツトし、
非同期状態となる。ところで、計数手段２，３は
前述したような単なる計数器の機能で動作させる
のではなく、さらに特性を向上させるために例え
ば計数手段２では一致信号が連続Ｎ回入力された
ときにのみ出力を出すように構成することができ
る。この方法を用いて国内の衛星放送を受信する
場合を例にとつて、その特性を説明する。
一致信号がＭ回出力される前に一致信号がＮ回出
力されると、フリツプフロツプ５がセツトされ同
期状態となる。同期状態となつた以降は不一致信
号が集中的に発生したとき、計数手段３からの出
力が先に出てフリツプフロツプ５をリセツトし、
非同期状態となる。ところで、計数手段２，３は
前述したような単なる計数器の機能で動作させる
のではなく、さらに特性を向上させるために例え
ば計数手段２では一致信号が連続Ｎ回入力された
ときにのみ出力を出すように構成することができ
る。この方法を用いて国内の衛星放送を受信する
場合を例にとつて、その特性を説明する。
上記の放送のPCM音声は2048ビツトからなる
フレーム単位で送出されるが、このうちフレーム
同期パターンとして与えられたビツト数は16であ
る。いまパターン検出手段１における一致ビツト
数のしきい値をＡとすれば、フレーム同期パター
ン以外の箇所で誤つて一致信号を発生する確率
P1は P1＝（１／２）16＋（１／２）15・ 16C1・（１／２）
＋…… ＋（１／２）A・ 16C16-A（１／２）16-A ＝2-16・（１＋ 16C1＋……＋ 16C16-A） ……(1) 最初のフレームでは１フレーム中に上記の事態
が発生する可能性は2048（＝211）回あるので、 P1(I)＝PE・211 ＝2-5・（１＋ 16C1＋……＋ 16CA） であるが、第２フレーム以降、第１フレームと同
じ箇所で誤つて一致信号を出す確率は P1(K)＝P1（Ｋは２以上の整数） である。したがつて連続Ｎ回、フレーム中の同じ
箇所で誤つて一致信号を出す確率P1′は P1′＝P1(I)・（P1）N-1 ＝2-(16N-11)・（１＋ 16C1＋… 16C16-A）N ……(2) 一方、この例の場合１フレームは１ｍｓごとに
送られるので、計数手段２から誤出力を出す平均
周期T1は T1＝１／P1′（ms）＝216N-11・（１＋ 16C1 ＋…＋ 16C16-A）-N（ｍｓ） ……(3) で表わせる。
フレーム単位で送出されるが、このうちフレーム
同期パターンとして与えられたビツト数は16であ
る。いまパターン検出手段１における一致ビツト
数のしきい値をＡとすれば、フレーム同期パター
ン以外の箇所で誤つて一致信号を発生する確率
P1は P1＝（１／２）16＋（１／２）15・ 16C1・（１／２）
＋…… ＋（１／２）A・ 16C16-A（１／２）16-A ＝2-16・（１＋ 16C1＋……＋ 16C16-A） ……(1) 最初のフレームでは１フレーム中に上記の事態
が発生する可能性は2048（＝211）回あるので、 P1(I)＝PE・211 ＝2-5・（１＋ 16C1＋……＋ 16CA） であるが、第２フレーム以降、第１フレームと同
じ箇所で誤つて一致信号を出す確率は P1(K)＝P1（Ｋは２以上の整数） である。したがつて連続Ｎ回、フレーム中の同じ
箇所で誤つて一致信号を出す確率P1′は P1′＝P1(I)・（P1）N-1 ＝2-(16N-11)・（１＋ 16C1＋… 16C16-A）N ……(2) 一方、この例の場合１フレームは１ｍｓごとに
送られるので、計数手段２から誤出力を出す平均
周期T1は T1＝１／P1′（ms）＝216N-11・（１＋ 16C1 ＋…＋ 16C16-A）-N（ｍｓ） ……(3) で表わせる。
次に一度フレーム同期状態に入つた以降、ビツ
ト誤りによつて誤つて同期が解除される確率P2
は、入力信号のビツト誤り率をＥとして、 P2＝１−（１−Ｅ）16− 16C1・（１−Ｅ）15 ・Ｅ−…… 16C16-A・（１−Ｅ）A・E16-A したがつて本来のフレーム同期パターンの位置
でＭ回連続して不一致信号を出す確率P2′は P2′＝（P2)M 計数手段３から誤出力を出す平均周期T2は T2＝１／P2′ ＝｛１−（１−Ｅ）16− 16C1・（１−Ｅ）15・Ｅ …… 16C16-A・（１−Ｅ）A・E16-A｝-M（ns） ……(4) となる。(3)式、(4)式より明らかなように誤出力の
平均周期T1を大きくするためにはしきい値Ａが
大きいほど良く、逆に誤出力平均周期T2を大き
くするためにはしきい値Ａが小さいほど良い。い
ま、Ｎ＝３、Ｍ＝５として、ビツト誤り率Ｅを予
想される最悪値10-1とすると、Ａの値に対する
T1，T2の値は第２図のようになる。実用上問題
の無いT1を得るにはＡの値は15以上であること
が望ましいが、そのような値ではT2が短くなり
過ぎることがわかる。
ト誤りによつて誤つて同期が解除される確率P2
は、入力信号のビツト誤り率をＥとして、 P2＝１−（１−Ｅ）16− 16C1・（１−Ｅ）15 ・Ｅ−…… 16C16-A・（１−Ｅ）A・E16-A したがつて本来のフレーム同期パターンの位置
でＭ回連続して不一致信号を出す確率P2′は P2′＝（P2)M 計数手段３から誤出力を出す平均周期T2は T2＝１／P2′ ＝｛１−（１−Ｅ）16− 16C1・（１−Ｅ）15・Ｅ …… 16C16-A・（１−Ｅ）A・E16-A｝-M（ns） ……(4) となる。(3)式、(4)式より明らかなように誤出力の
平均周期T1を大きくするためにはしきい値Ａが
大きいほど良く、逆に誤出力平均周期T2を大き
くするためにはしきい値Ａが小さいほど良い。い
ま、Ｎ＝３、Ｍ＝５として、ビツト誤り率Ｅを予
想される最悪値10-1とすると、Ａの値に対する
T1，T2の値は第２図のようになる。実用上問題
の無いT1を得るにはＡの値は15以上であること
が望ましいが、そのような値ではT2が短くなり
過ぎることがわかる。
発明の目的
本発明の目的は入力デジタル信号のビツト誤り
率が悪化した場合でも、強力なフレーム同期保護
を得ることができるPCM放送受信機のフレーム
同期装置を提供することにある。
率が悪化した場合でも、強力なフレーム同期保護
を得ることができるPCM放送受信機のフレーム
同期装置を提供することにある。
発明の構成
本発明のフレーム同期装置は、真のフレーム同
期パターンとの一致ビツト数がしきい値以上のと
きに一致信号を出力し、しきい値未満のときに不
一致信号を出力するパターン検出手段を用い、こ
の検出手段からの連続Ｎ回の一致信号で同期状態
に入り、同じく連続Ｍ回の不一致信号でこの同期
状態を解除するとともに、上記の一致ビツト数の
しきい値を同期状態と非同期状態で切替えるよう
構成したものである。これにより、Ｎ、Ｍの値を
大きく設定することなく、強力なフレーム同期保
護を得ることができる。
期パターンとの一致ビツト数がしきい値以上のと
きに一致信号を出力し、しきい値未満のときに不
一致信号を出力するパターン検出手段を用い、こ
の検出手段からの連続Ｎ回の一致信号で同期状態
に入り、同じく連続Ｍ回の不一致信号でこの同期
状態を解除するとともに、上記の一致ビツト数の
しきい値を同期状態と非同期状態で切替えるよう
構成したものである。これにより、Ｎ、Ｍの値を
大きく設定することなく、強力なフレーム同期保
護を得ることができる。
実施例の説明
以下本発明の実施例について図面を参照しなが
ら説明する。
ら説明する。
第３図は本発明の一実施例を示すプロツク図で
あり、図中、１′はフリツプフロツプ５の出力に
応じて一致ビツト数のしきい値を切替えることの
できるパターン検出手段である。フリツプフロツ
プ５の出力がロウレベルのとき、すなわち非同期
状態のときのしきい値をA1、同期状態でのしき
い値をA2とすると、通常A1A2に設定される。
第４図はパターン検出手段１′の内部構成の一例
を示すブロツク図である。入力デジタル符号はフ
レーム同期パターンの符号長と同じ段数のシフト
レジスタ６に読み込まれる。シフトレジスタ６の
出力は並列に取出され、パターン照合回路７に入
力される。照合回路７では真のフレーム同期パタ
ーンとの一致ビツト数を検出し、その値がA1以
上か否か、およびA2以上か否かを示す２系統の
出力を持つ。次に選択回路８において、切替信号
がロウレベルのときにはA1以上か否か、またハ
イレベルのときにはA2以上か否かを示す信号が
選択され、一致信号として出力される。不一致信
号は一致信号を反転回路９で反転して得ることが
できる。このように一致ビツト数のしきい値を同
期状態と非同期状態に応じて独立に設定可能とす
ることによつて極めてビツト誤りに強いフレーム
同期装置を実現することができる。第３図の場合
では、A1＝16、A2＝12にそれぞれ設定すれば、
実用上全く問題の無い同期保護特性を得ることが
できる。第５図は任意のしきい値設定を可能にす
るパターン照合回路の構成例である。この例では
フレーム同期パターンは「0001001101011110」の
16ビツトである。１０〜１７は反転回路で、誤り
の無いフレーム同期パターンがシフトレジスタ６
の出力に現れたとき、１ビツト全加算回路１８〜
２５の全ての入力がハイレベルとなるように配置
される。２６〜２９は２ビツト全加算器、３０と
３１は３ビツト全加算器、３２は４ビツト全加算
器であつて、以上の加算器群によつて、真のフレ
ーム同期パターンと一致したビツト数を加算器３
２の出力に得ることができる。３３，３４は比較
回路で、それぞれA1，A2との大小関係を比較す
る。A1，A2の具体値が定まれば、比較回路３３，
３４は簡単な論理ゲート回路の組合わせで実現で
きる。第６図はＮ回連続して一致信号が入力され
たときに出力信号を出す計数手段２の構成例であ
る。一致信号は次々にＮ段接続のシフトレジスタ
３５に読み込まれ、連続してＮ回入力されると
ANDゲート３６によつて出力信号（ハイレベル）
が得られる。計数手段３についても、シフトレジ
スタの段数がＭ段になるだけで、第６図の構成と
同じである。
あり、図中、１′はフリツプフロツプ５の出力に
応じて一致ビツト数のしきい値を切替えることの
できるパターン検出手段である。フリツプフロツ
プ５の出力がロウレベルのとき、すなわち非同期
状態のときのしきい値をA1、同期状態でのしき
い値をA2とすると、通常A1A2に設定される。
第４図はパターン検出手段１′の内部構成の一例
を示すブロツク図である。入力デジタル符号はフ
レーム同期パターンの符号長と同じ段数のシフト
レジスタ６に読み込まれる。シフトレジスタ６の
出力は並列に取出され、パターン照合回路７に入
力される。照合回路７では真のフレーム同期パタ
ーンとの一致ビツト数を検出し、その値がA1以
上か否か、およびA2以上か否かを示す２系統の
出力を持つ。次に選択回路８において、切替信号
がロウレベルのときにはA1以上か否か、またハ
イレベルのときにはA2以上か否かを示す信号が
選択され、一致信号として出力される。不一致信
号は一致信号を反転回路９で反転して得ることが
できる。このように一致ビツト数のしきい値を同
期状態と非同期状態に応じて独立に設定可能とす
ることによつて極めてビツト誤りに強いフレーム
同期装置を実現することができる。第３図の場合
では、A1＝16、A2＝12にそれぞれ設定すれば、
実用上全く問題の無い同期保護特性を得ることが
できる。第５図は任意のしきい値設定を可能にす
るパターン照合回路の構成例である。この例では
フレーム同期パターンは「0001001101011110」の
16ビツトである。１０〜１７は反転回路で、誤り
の無いフレーム同期パターンがシフトレジスタ６
の出力に現れたとき、１ビツト全加算回路１８〜
２５の全ての入力がハイレベルとなるように配置
される。２６〜２９は２ビツト全加算器、３０と
３１は３ビツト全加算器、３２は４ビツト全加算
器であつて、以上の加算器群によつて、真のフレ
ーム同期パターンと一致したビツト数を加算器３
２の出力に得ることができる。３３，３４は比較
回路で、それぞれA1，A2との大小関係を比較す
る。A1，A2の具体値が定まれば、比較回路３３，
３４は簡単な論理ゲート回路の組合わせで実現で
きる。第６図はＮ回連続して一致信号が入力され
たときに出力信号を出す計数手段２の構成例であ
る。一致信号は次々にＮ段接続のシフトレジスタ
３５に読み込まれ、連続してＮ回入力されると
ANDゲート３６によつて出力信号（ハイレベル）
が得られる。計数手段３についても、シフトレジ
スタの段数がＭ段になるだけで、第６図の構成と
同じである。
なお、以上の実施例の説明では、パターン検出
手段や計数手段は論理回路による構成で示した
が、同じ機能を得る手順をプログラム化したマイ
クロプロセツサを用いることも可能である。
手段や計数手段は論理回路による構成で示した
が、同じ機能を得る手順をプログラム化したマイ
クロプロセツサを用いることも可能である。
発明の効果
以上のように本発明を用いれば、比較的小さな
ＮおよびＭの設定値のもとで、極めて強力な同期
保護が得られる。また、このＮ、Ｍの値としきい
値A1、A2との組合わせによつて、想定される入
力カビツト誤り率、必要な同期保護に応じて柔軟
性の高いフレーム同期装置を設計することができ
る。
ＮおよびＭの設定値のもとで、極めて強力な同期
保護が得られる。また、このＮ、Ｍの値としきい
値A1、A2との組合わせによつて、想定される入
力カビツト誤り率、必要な同期保護に応じて柔軟
性の高いフレーム同期装置を設計することができ
る。
第１図は従来のフレーム同期装置を示すブロツ
ク図、第２図は一致ビツト数のしきい値と平均誤
動作周期の関係を示す特性図、第３図は本発明に
よるフレーム同期装置の一実施例を示すブロツク
図、第４図は同装置のパターン検出手段の構成を
示すブロツク図、第５図は同装置のパターン照合
回路の構成を示すブロツク図、第６図は同装置の
計数手段の構成を示すブロツク図である。 １′……フレーム同期パターン検出手段、２，
３……計数手段、５……フリツプフロツプ、６…
…シフトレジスタ、７……パターン照合回路、１
８〜３２……全加算器。
ク図、第２図は一致ビツト数のしきい値と平均誤
動作周期の関係を示す特性図、第３図は本発明に
よるフレーム同期装置の一実施例を示すブロツク
図、第４図は同装置のパターン検出手段の構成を
示すブロツク図、第５図は同装置のパターン照合
回路の構成を示すブロツク図、第６図は同装置の
計数手段の構成を示すブロツク図である。 １′……フレーム同期パターン検出手段、２，
３……計数手段、５……フリツプフロツプ、６…
…シフトレジスタ、７……パターン照合回路、１
８〜３２……全加算器。
Claims (1)
- １ 複数ビツトよりなるフレーム同期パターンを
含むフレーム構造を有しながら送出されるデジタ
ル信号を受信するPCM放送受信機のフレーム同
期装置であつて、このフレーム同期パターンの検
出のため真のフレーム同期パターンとの一致ビツ
ト数がしきい値以上のときに一致信号を出力し、
しきい値未満のときに不一致信号を出力するよう
構成されたパターン検出手段に、この検出手段か
らの連続Ｎ回の一致信号でフレーム同期状態に入
り、同じく連続Ｍ回の不一致信号でこの同期状態
を解除する判定手段と、上記の一致ビツト数のし
きい値を同期状態と非同期状態で切替える切替手
段を設けたことを特徴とするPCM放送受信機の
フレーム同期装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58200328A JPS6091739A (ja) | 1983-10-26 | 1983-10-26 | Ｐｃｍ放送受信機のフレ−ム同期装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58200328A JPS6091739A (ja) | 1983-10-26 | 1983-10-26 | Ｐｃｍ放送受信機のフレ−ム同期装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6091739A JPS6091739A (ja) | 1985-05-23 |
| JPS6410975B2 true JPS6410975B2 (ja) | 1989-02-22 |
Family
ID=16422465
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58200328A Granted JPS6091739A (ja) | 1983-10-26 | 1983-10-26 | Ｐｃｍ放送受信機のフレ−ム同期装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6091739A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4416543B2 (ja) | 2004-03-10 | 2010-02-17 | パナソニック株式会社 | データ検出装置、および多チャンネルデータ検出装置 |
-
1983
- 1983-10-26 JP JP58200328A patent/JPS6091739A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6091739A (ja) | 1985-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0096854B1 (en) | Framing system | |
| US4920535A (en) | Demultiplexer system | |
| EP0265080B1 (en) | Device for detecting bit phase difference | |
| JP2749263B2 (ja) | フレーム同期再生回路 | |
| JPS58131767A (ja) | デジタル情報信号の伝送・受信装置 | |
| US4481648A (en) | Method and system for producing a synchronous signal from _cyclic-redundancy-coded digital data blocks | |
| EP0394491B1 (en) | Voice signal demodulation circuit | |
| US4414662A (en) | System for the transmission of digital data in packets | |
| JPS6410975B2 (ja) | ||
| JPH0634298B2 (ja) | アドレス回路 | |
| RU2043652C1 (ru) | Устройство для сопряжения эвм с каналом связи | |
| CA2052811C (en) | Framing bit sequence detection in digital data communication systems | |
| JP3290331B2 (ja) | ブロック同期処理回路 | |
| JPH0313024A (ja) | Ｐｃｍ放送受信機のフレーム同期装置 | |
| JPH06225273A (ja) | 誤り訂正装置 | |
| JPS63116537A (ja) | 同期保護回路 | |
| KR970003971B1 (ko) | 위성 방송 수신 시스템에서 동기검출기의 위상 천이 보정 장치 | |
| SU1113790A1 (ru) | Устройство дл сопр жени электронной вычислительной машины с каналами св зи | |
| JP2987273B2 (ja) | 同期信号処理回路 | |
| JP2656345B2 (ja) | デイジタル信号伝送装置 | |
| JP3039585B2 (ja) | 同期語検出回路 | |
| SU1396136A1 (ru) | Устройство дл сопр жени микроЭВМ с кассетным магнитофоном | |
| SU1083391A1 (ru) | Приемник синхронизирующей рекуррентной последовательности | |
| JP3110394B2 (ja) | Ｆｍ多重デコーダ | |
| JP3014120B2 (ja) | フレーム同期検出装置 |