JPS641867B2

JPS641867B2 -

Info

Publication number: JPS641867B2
Application number: JP7154079A
Authority: JP
Inventors: Tadashi Ootsuki; Shinichi Kazami; Shinji Azumi; Masato Tanaka
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1979-06-07
Filing date: 1979-06-07
Publication date: 1989-01-12
Also published as: JPS55163928A

Description

【発明の詳細な説明】本発明は、例えばPCM信号の電子編集装置に
使用して好適なPCM信号の処理装置に関する。

以下、本発明の一実施例について説明する。第
１図に示すように、２台のヘリカルスキヤン方式
のVTR１及び２とPCMアダプタ３と本発明の適
用された編集装置４とPCMアダプタ３に接続さ
れたモニタースピーカ５とによつて電子編集が行
なわれる。電子編集の一例として、第２図Ａに示
すような複数のプログラムが記録されているマス
ターテープ６をVTR１で再生し、VTR２によつ
て第２図Ｃに示すような編集テープ７を得る場合
を考える。この手順の概略としては、まず＃１の
プログラムを第２図Ｂに示すようにVTR２によ
つて編集テープ７にやや長めに記録する。次に、
編集テープ７について編集点FO（フエードアウト
点）を決定し、次にマスターテープ６について編
集点（フエードイン点）FIを決定する。そして
VTR１によつてマスターテープ６を再生し、編
集点においてVTR２を記録状態となし、クロス
フエード処理がなされたPCM信号を記録し、そ
の後は、＃２のプログラムのPCM信号を記録す
るようになされる。

第３図は、PCMアダプタ３と編集装置４の夫
夫の基本的構成を示すと共に、これらとVTR１，
２との接続関係を示している。VTR１及び２の
夫々は、ビデオ入力端VI₁，VI₂と、ビデオ出力
端VO₁，VO₂と、オーデイオ入力端AI₁，AI₂と、
オーデイオ出力端AO₁，AO₂と、リモート端子
と、同期入力端とを有している。リモート端子
は、編集装置４のリモート端子と接続され、
VTR１，２の動作を編集装置４のキー操作或い
は編集装置４からの制御信号によつて遠隔操作で
きるようになされている。また、PCMアダプタ
３からの同期信号がVTR１の同期入力端に加え
られている。VTR１は、マスターテープ６を再
生し、ビデオ信号の形態のPCM信号をビデオ出
力端VO₁に発生する。VTR２は、編集テープ７
の既に記録されているPCM信号を再生し、再生
PCM信号をビデオ出力端VO₂に発生すると共に、
ビデオ入力端VI₂からのPCM信号を記録する。更
に、マスターテープ６及び編集テープ７のオーデ
イオトラツクには、SMPTEのタイムコードを記
録し、またこれを再生できるようにされており、
VTR１，２のオーデイオ出力端AO₁，AO₂に再
生されたタイムコードが現れ、そのオーデイオ入
力端AI₁，AI₂から記録されるタイムコードが供
給される。

PCMアダプタ３は、オーデイオ入力端AI₃から
ビデオ出力端VO₃₁，VO₃₂に至るＡ／Ｄ変換器
８、切替スイツチ９、エンコーダ１０、ビデオア
ンプ１１を含む第１の信号伝送路と、ビデオ入力
端VI₃からオーデイオ出力端AO₃に至る同期分離
回路１２、デコーダ１３、切替スイツチ１４、
Ｄ／Ａ変換器１５を含む第２の信号伝送路とを有
している。編集のときは、デジタル信号として処
理するので、Ａ／Ｄ変換器８は使用されず、切替
スイツチ９を介してデータ入力端DI₃₁からの
PCMデータをエンコーダ１０に供給し、デコー
ダ１３からのPCMデータをデータ出力端DO₃₂に
導いている。また、データ入力端DI₃₂からの
PCMデータを切替スイツチ１４を介してＤ／Ａ
変換器１５に与え、これよりのオーデイオ信号を
モニタスピーカ５に供給している。エンコーダ１
０は、インターリーブ及び時間軸圧縮処理と、同
期信号及び誤り訂正符号付加処理とを行ない、デ
コーダ１３は、デインターリーブ及び時間軸伸長
処理と、誤り検出及び訂正とを行なう。第３図で
は、１チヤンネル分のみ信号路が示されている
が、ステレオオーデイオ信号の処理のために２チ
ヤンネル分のPCM変調及びPCM復調部が設けら
れている。

編集装置４は、２つのRAM（ランダムアクセ
スメモリー）１６及び１７と制御回路１８とを有
している。制御回路１８と関連してタイムコード
発生及び読取回路１９及び２０が設けられてお
り、タイムコード入力端TCI₄₁，TCI₄₂から供給
されるタイムコードによる絶対番地を処理するこ
とで所定の制御信号を発生し、また新たなタイム
コードをタイムコード出力端TCO₄₁，TCO₄₂に
発生するようになされている。制御回路１８から
VTR１及び２の動作を制御する信号が発生し、
リモート端子からVTR１及び２の夫々に与えら
れる。制御回路１８によつてRAM１６及び１７
の書込み及び読出しが制御される。編集装置４
は、PCMアダプタ３のデータ出力端DO₃₂と接続
されるデータ入力端DI₄と、PCMアダプタ３のデ
ータ入力端DI₃₁と接続されるデータ出力端DO₄₁
と、PCMアダプタ３のデータ入力端DI₃₂と接続
されるデータ出力端DO₄₂とを有している。この
データ出力端DO₄₁及びDO₄₂の夫々に取り出され
るPCMデータは、データセレクタ２１及び２２
で選択される。更に、VTR１及び２の再生PCM
信号とPCMアダプタ３のビデオ出力端VO₃₁から
のPCM信号との夫々が供給されるビデオ入力端
VI₄₁，VI₄₂，VI₄₀を編集装置４が有し、これらの
ビデオ信号の何れかがビデオセレクタ２３により
選択されてPCMアダプタ３のビデオ入力端VI₃に
供給される。

また、データ出力端DO₄₂からのPCMデータ
は、データ入力端DI₃₂からＤ／Ａ変換器１５に供
給されてモニタースピーカ５により再生されるの
に対し、データ出力端DO₄₁から発生し、データ
入力端DI₃₁及びエンコーダ１０を経てビデオ出力
端VO₃₂に現れるPCM信号がVTR２により記録
される。

PCMアダプタ３のエンコーダ１０及びデコー
ダ１３では、遅延時間が生じる。つまり、エンコ
ーダ１０でインターリーブを行なうような誤り訂
正符号の付加の際に遅延が生じ、またデコーダ１
３でデインターリーブを行ない誤り訂正を行なう
際に遅延が生じる。このようなPCMアダプタ３
の固有の遅延時間を測定するための遅延時間検出
回路２４が編集装置４内に設けられており、その
検出結果が制御回路１８に供給される。

編集の各プロセスにおける信号の流れについて
第３図を参照して説明する。

まず、VTR１がマスターテープ６を再生し、
その再生PCM信号がVTR２に供給されると共
に、スピーカ５によりモニターされ、VTR２に
よつて編集テープ７に＃１のプログラムが記録さ
れる。編集テープ７に記録される＃１のプログラ
ムは、必要とするものよりやや長くされる。

次に、編集点の決定が行なわれる。編集点は、
編集テープ７についてのフエードアウト点FOか
ら先に決定される。このため、VTR２が編集テ
ープ７を再生する。〔VTR２の端子VO₂→端子
VI₄₂→ビデオセレクタ２３→端子VO₄₀→端子VI₃
→デコーダ１３→端子DO₃₂→端子DI₄ 〓〔モニター経路〕 →RAM１６〕の経路で再生音をモニター
できると共に、RAM１６にPCMデータが書込ま
れている。そしてフエードアウト点FOの近傍で
所定のキースイツチが押されてから例えば３秒を
経過してVTR２がポーズ状態となり、RAM１６
にはキースイツチが押されたタイングの前後±３
秒分のPCMデータが書込まれ、次にRAM１６が
読出し状態に変わる。

サーチダイヤル（図示せず）の回転速度に応じ
てRAM１６からPCMデータが読出され、モニタ
ー経路に供給される。この再生音を聞きながらフ
エードアウト点FOが決定され、所定のスイツチ
が押される。これによつてフエードアウト点FO
が絶対番地としてレジスタに記憶される。この絶
対番地は、タイムコードによるものに加えて１フ
レーム（例えば1470ワード）内のワードアドレス
迄も含むものである。

本例では、フエードアウト点FOを決める際に
遅延時間の検出が行なわれている。図示せずも所
定のパターンの検出用デジタル信号が検出回路２
４と関連して設けられたワード発生器により形成
され、このワードが〔データセレクタ２１→端子
DO₄₁→端子DI₃₁→エンコーダ１０→端子VO₃₁→
端子VI₄₀→ビデオセレクタ２３→端子VO₄₀→端
子VI₃→デコーダ１３→端子DO₃₂→端子DI₄₁→検
出回路２４〕の信号路を通ることで遅延時間が検
出される。

フエードイン点FIの決定もフエードアウト点
FOと同様になされる。VTR１によつてマスター
テープ６が再生され、〔端子VI₄₁→ビデオセレク
タ２３→端子VO₄₀→端子VI₃→デコーダ１３→端
子DO₃₂→端子DI₄→RAM１６〕の信号路でRAM
１６へのPCMデータの書込みがなされる。所定
のキースイツチの操作によつてフエードイン点
FIの近傍のPCMデータがRAM１６に書込まれ、
VTR１がポーズ状態となる。次にサーチダイヤ
ルを回転させることでRAM１６から読出された
PCMデータの再生音を聞きながら、フエードイ
ン点FIが定められ、これと対応する絶対番地
（ワードアドレスも含む）がレジスタに記憶され
る。

このサーチダイヤルを回転させてフエードイン
点FIを決めている間に、RAM１７にフエードア
ウト点FOの近傍のPCMデータが書込まれる。
VTR２により編集テープ７が所定量だけ巻戻さ
れてから再生状態とされ、レジスタに記憶されて
いるフエードアウト点FOの所定量例えば10フレ
ーム前からFOの６フレーム後までのPCMデータ
が〔端子VI₄₂→ビデオセレクタ２３→端子VO₄₀
→端子VI₃→デコーダ１３→端子DO₃₂→端子DI₄
→RAM１７〕の経路でもつてRAM１７に書込
まれている。

以上のようにして編集点が決定されたら、次に
編集動作が行なわれる。編集動作が所期のものの
通りなされるか否かを確認するためにリハーサル
が一般に行なわれる。編集動作とリハーサルとで
は、VTR２が編集動作時には、再生状態から記
録状態に切替えられるのに対し、リハーサル時に
は、再生状態のままとされる点だけが異なる。

また、編集動作時の制御は、予め定められたフ
エードアウト点FO及びフエードイン点FIの夫夫
と対応する絶対番地を基準としてなされる。この
場合、これらの絶対番地をそのまま用いると、
PCMアダプタ３において生じる遅延により実際
に編集テープ７に対して記録される位置が定めら
れた位置より遅れてしまうので、これを補正する
必要がある。このために遅延時間検出回路２４の
検出結果が用いられ、検出された遅延時間に相当
するワード数Ｎだけ、フエードアウト点FO及び
フエードイン点FIの絶対番地が先行するものに
修正される。この修正後の番地を基準として編集
動作がなされる。一方、モニター経路に供給され
るPCMデータは、上述の修正の必要がないので、
データ入力端DI₃₁に供給されるPCMデータに対
してＮワードだけ遅延させれば良い。この遅延の
ためにもRAM１７が用いられている。

RAM１７は、第１にフエードアウト点FO近
傍のPCMデータ＃１を記憶し、第２にマスター
テープ６から再生されるPCMデータ＃２を遅延
させてPCMデータ＃１と同期させ、第３に記録
されるPCMデータを遅延させてモニター経路に
供給する機能を有している。

編集動作に移る前に修正後の編集点の番地を基
準としてこれより所定量だけマスターテープ６及
び編集テープ７を戻す動作がなされ、次に同時に
VTR１及び２が再生動作を開始する。この場合
の戻し量は、編集テープ７の方がマスターテープ
６に比して１乃至数フレームだけ多くされる。し
たがつてVTR１及び２の夫々により再生される
PCMデータは、PCMデータ＃２の方が１乃至数
フレームだけPCMデータ＃１に対して先行して
いる。フエードアウト点FO及びフエードイン点
FIに対応する番地と、マスターテープ６及び編
集テープ７から再生されたタイムコードとを比較
することにより、１乃至数フレームを除く同期ず
れがワード数ｎとして検出される。このとき、
VTR２により再生される＃１のプログラムがモ
ニターされている。

そして編集点の10フレーム前になると、
〔RAM１７→データセレクタ２１→端子DO₄₁→
端子DI₃₁→エンコーダ１０→端子VO₃₂→VTR２
の端子VI₂〕の経路でもつて編集テープ７にPCM
データ＃１が再記録される。この場合、遅延時間
に相当するＮワードだけ早くデータ入力端DI₃₁へ
のPCMデータの供給を行なつているので、もと
から記録されているPCMデータとの連続性が保
たれる。一方、〔RAM１７→データセレクタ２
２→端子DO₄₂→〔モニター経路〕〕でもつて
RAM１７によりＮワード遅延された再生音をモ
ニターできる。更に、編集点の10フレーム前から
VTR１により再生されたPCMデータ＃２の書込
み及び読出しがRAM１７に対してなされ、この
書込みと読出しとの間で１乃至数フレームとｎワ
ードとの遅延をもたせることで、PCMデータ
＃２をPCMデータ＃１と同期させることができ
る。RAM１７から読出されたPCMデータ＃１及
び＃２は、クロスフエーダ（図示せず）に供給さ
れているが、フエードアウト点FO及びフエード
イン点FIまでは、PCMデータ＃１のみが出力に
現れている。

そしてフエードアウト点FO及びフエードイン
点FIになると、クロスフエーダが動作を開始し、
徐々にそのレベルが減少するPCMデータ＃１と
徐々にそのレベルが増大するPCMデータ＃２と
が混合されたPCMデータが上述と同様の経路を
介して編集テープ７に記録されると共に、Ｎワー
ド遅延されてモニター経路に与えられる。クロス
フエードが終了すると、クロスフエーダから現れ
るPCMデータ＃２のみが記録され、またモニタ
ーされる。PCMデータ＃２が必要とされるより
もやや長く編集テープ７に記録されて編集動作が
終了する。

上述の遅延時間検出回路２４のより具体的な構
成を第４図に示す。第４図において、２５はフレ
ーム信号発生器を示し、遅延時間検出モードとな
ると、制御回路１８から第５図Ａに示す制御信号
が供給され、第５図Ｂに示すフレーム周期のフレ
ームパルスから、第５図Ｃに示すように制御信号
が発生して後の３フレーム間で“１”となるフレ
ーム信号Sfがフレーム信号発生器２５から発生す
る。このフレーム信号Sfによつてビデオセレクタ
２３が制御され、PCMアダプタ３の端子VO₃₁に
現れるPCM信号を選択してPCMアダプタ３の端
子VI₃に供給する状態にビデオセレクタ２３が切
り替わる。また、フレーム信号Sfがデータ発生器
２６に供給され、第５図Ｄに示すようにフレーム
信号Sfが“１”の期間のうちの１フレームでは
“０”で残りの２フレームでは“１”となる検出
用デジタル信号Sgが発生し、これがアンドゲー
ト２７に供給される。検出用デジタル信号Sgは、
データセレクタ２１を介してデータ出力端DO₄₁
に導かれる。データセレクタ２１は、フレーム信
号Sfが“１”の間、検出用デジタル信号Sgを選
択する。PCMデータ１のワードは、例えば32ビ
ツトとされており、その最下位ビツトが検出用デ
ジタル信号Sgと対応するものとなされる。更に、
データ入力端子DI₄には、PCMアダプタ３のデー
タ出力端子DO₃₂に現れるデジタル信号が供給さ
れ、これが“１”検出回路に与えられる。“１”
検出回路２８の検出動作は、フレーム信号Sfが
“１”のときのみ有効とされ、その検出出力Shが
インバータ２９で反転されてアンドゲート２７に
供給される。このアンドゲート２７の出力が
“１”の間に３１からのワードクロツクパルスを
カウンタ３０が計数する。

第５図Ｄに示す検出用デジタル信号Sgが〔端
子DO₄₁→端子DI₃₁→エンコーダ１０→端子VO₃₁
→端子VI₄₀→ビデオセレクタ２３→端子VO₄₁→
端子VI₃→デコーダ１３→端子DO₃₂→端子DI₄〕
の経路を介することにより、“１”検出回路２８
に供給されるので、その検出出力Shは、第５図
Ｅに示すように上述の信号伝送路で生じる遅延時
間Ｔだけ遅れたものとなる。したがつてアンドゲ
ート２７の出力は、第５図Ｆに示すように、この
遅延時間Ｔの間で“１”となり、この期間のみワ
ードクロツクパルスをカウンタ３０が数えること
になる。このカウンタ３０の計数値Ｎワードが遅
延時間Ｔに相当するものであり、前述のように編
集点の番地を修正するのに用いられ、またモニタ
ー用のPCMデータを遅延するのに用いられる。

なお、検出用信号Sgとしては、あるワードの
み“１”として他を全て“０”とするようなもの
でも良い。

上述の一実施例の説明から理解されるように、
本発明に依れば、誤り検出或いは訂正信号を付加
し、また誤り検出或いは訂正処理を行なうために
PCM信号処理装置で生じる遅延時間を検出する
ことができる。誤り訂正符号の構成は、連続的な
PCMデータの配列の並びかえ（インターリーブ）
を行なうものなど種々のものが存在し、またイン
ターリーブを行なうときの遅延時間の長さも方式
毎に一定でない。したがつて、上述の一実施例の
ように２台のPCM記録再生機とPCMアダプタと
を用いて電子編集を行なうときには、このPCM
アダプタの固有の遅延時間が分からないと、所望
の編集動作を行なえない。本発明に依れば、この
ような電子編集を行なう場合に使用して有効であ
り、例えば編集テープにもとから記録されている
PCM信号を再記録する際に、記録された状態を
全くもとのものと一致させることができる。

また、モニターを行なう場合、PCMアダプタ
で生じる遅延は、テープに現在記録（又は再生）
されているPCMデータとモニター再生音とのず
れを生じさせる。したがつてモニター再生音を聞
きながら記録（又は再生）動作を制御する場合に
不都合を生じさせる。本発明に依れば、このよう
な不都合を回避することが可能となる。

更に、上述の一実施例のように、RAM１６に
記憶されているPCMデータを読出して編集点を
決定しているときに、自動的に遅延時間を検出す
るようになせば、操作が非常に簡単となる利益が
ある。

なお、電子編集に限らず、PCM信号処理装置
の遅延時間を測定する場合に対して本発明を適用
するようにしても良い。

【図面の簡単な説明】

第１図及び第３図は本発明をPCM信号の電子
編集に適用した一実施例のVTR、PCMアダプタ
及び編集装置の相互の接続関係を示すブロツク
図、第２図は編集のプロセスの説明に用いる略線
図、第４図は本発明の一実施例における遅延時間
検出回路のブロツク図、第５図はその説明に用い
るタイムチヤートである。１，２はVTR、３はPCMアダプタ、４は編集
装置、５はモニター用スピーカ、６はマスターテ
ープ、７は編集テープ、１０はエンコーダ、１３
はデコーダ、２４は遅延時間検出回路である。

Claims

【特許請求の範囲】１ PCMデータに対して誤り訂正符号を付加す
る等の処理を行い所定の符号構成のPCM信号を
出力するエンコーダを含む第一の伝送路と、上記
PCM信号に対して誤り訂正等の処理を行い上記
PCMデータを出力するデコーダを含む第二の伝
送路とを有する任意のPCM信号処理装置が接続
されて、第一のPCM信号に第二のPCM信号を接
続するように編集するPCM信号編集装置におい
て、上記任意のPCM信号処理装置に電気的に接
続されうるように構成され、所定パターンの検出
用デジタル信号を発生して接続されたPCM信号
処理装置の上記第一の伝送路の入力端子に供給さ
れるようにした検出信号発生手段と、上記任意の
PCM信号処理装置に電気的に接続されうるよう
に構成され、接続されたPCM信号処理装置の上
記第一の伝送路と第二の伝送路とを介された上記
検出用デジタル信号が供給され、この検出用デジ
タル信号により接続されたPCM信号処理装置の
上記第一の伝送路と第二の伝送路とで生じる遅延
時間を検出するようにした遅延時間検出手段と、
上記第二のPCM信号を編集点の時間に対して検
出された上記遅延時間は先行して上記第一の伝送
路の入力端子に供給されるように出力する手段と
を有することを特徴とするPCM信号編集装置。２ PCMデータに対して誤り訂正符号を付加す
る等の処理を行い所定の符号構成のPCM信号を
出力するエンコーダを含む第一の伝送路と、上記
PCM信号に対して誤り訂正等の処理を行い上記
PCMデータを出力するデコーダを含む第二の伝
送路とを有する任意のPCM信号処理装置が接続
されて、第一のPCM信号に第二のPCM信号を接
続するように編集するPCM信号編集装置におい
て、上記任意のPCM信号処理装置に電気的に接
続されうるように構成され、所定パターンの検出
用デジタル信号を発生して接続されたPCM信号
処理装置の上記第一の伝送路の入力端子に供給さ
れるようにした検出信号発生手段と、上記任意の
PCM信号処理装置に電気的に接続されうるよう
に構成され、接続されたPCM信号処理装置の上
記第一の伝送路と第二の伝送路とを介された上記
検出用デジタル信号が供給され、この検出用デジ
タル信号により接続されたPCM信号処理装置の
上記第一の伝送路と第二の伝送路とで生じる遅延
時間を検出するようにした遅延時間検出手段と、
上記第二のPCM信号を上記第一の伝送路の入力
端子に供給されるように出力する手段と、上記第
二のPCM信号を上記第一の伝送路の入力端子に
供給されるように出力されるPCM信号に対して
検出された上記遅延時間は遅延させて外部に出力
する手段とを有することを特徴とするPCM信号
編集装置。