JPS641878B2 - - Google Patents
Info
- Publication number
- JPS641878B2 JPS641878B2 JP59037695A JP3769584A JPS641878B2 JP S641878 B2 JPS641878 B2 JP S641878B2 JP 59037695 A JP59037695 A JP 59037695A JP 3769584 A JP3769584 A JP 3769584A JP S641878 B2 JPS641878 B2 JP S641878B2
- Authority
- JP
- Japan
- Prior art keywords
- data transfer
- magnetic bubble
- storage device
- signal
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、磁気バブル記憶装置とRAMなどの
外部記憶装置との間のデータ転送を有効に制御す
る方式に関する。
外部記憶装置との間のデータ転送を有効に制御す
る方式に関する。
磁気バブル記憶装置とRAMなどの外部記憶素
子との間のデータ転送を行う場合、ホストCPU
の有効利用と転送効率向上のために、ホスト
CPUの関与を軽減し、データ転送制御専用の
DMAコントローラを用いるDMA（Direct
Memory Access）方式が知られている。
子との間のデータ転送を行う場合、ホストCPU
の有効利用と転送効率向上のために、ホスト
CPUの関与を軽減し、データ転送制御専用の
DMAコントローラを用いるDMA（Direct
Memory Access）方式が知られている。
第１図はこのDMA方式による転送制御方式を
示すブロツク図である。この図で、１が磁気バブ
ル記憶装置、２がRAMなどの外部記憶素子、３
はホストCPU、４がDMAコントローラ、５はア
ドレスデコーダである。磁気バブル記憶装置１側
からRAM２にデータを転送する場合は、ホスト
CPU３からリードコマンドを発生し、磁気バブ
ル記憶装置１とDMAコントローラ４に入力し、
その結果磁気バブル記憶装置１からDMAコント
ローラ４に、転送要求信号TXRQが入力する。
そしてホストCPU３から指定されたアドレスを
アドレスデコーダ５でデコードし、RAM２に設
定すると共にDMAコントローラ４を介して磁気
バブル記憶装置１に通知することで、DMAコン
トローラ４は、バス６をホストCPU３から切り
離し、バス７でRAM２に接続し、RAM２に直
接転送する。転送が終了すると、DMAコントロ
ーラ４から転送終了信号TXAKを磁気バブル記
憶装置１に返送する。
示すブロツク図である。この図で、１が磁気バブ
ル記憶装置、２がRAMなどの外部記憶素子、３
はホストCPU、４がDMAコントローラ、５はア
ドレスデコーダである。磁気バブル記憶装置１側
からRAM２にデータを転送する場合は、ホスト
CPU３からリードコマンドを発生し、磁気バブ
ル記憶装置１とDMAコントローラ４に入力し、
その結果磁気バブル記憶装置１からDMAコント
ローラ４に、転送要求信号TXRQが入力する。
そしてホストCPU３から指定されたアドレスを
アドレスデコーダ５でデコードし、RAM２に設
定すると共にDMAコントローラ４を介して磁気
バブル記憶装置１に通知することで、DMAコン
トローラ４は、バス６をホストCPU３から切り
離し、バス７でRAM２に接続し、RAM２に直
接転送する。転送が終了すると、DMAコントロ
ーラ４から転送終了信号TXAKを磁気バブル記
憶装置１に返送する。
磁気バブル記憶装置１にデータを書込む場合
は、ホストCPU３からリードコマンドが発生し、
磁気バブル記憶装置１とDMAコントローラ４に
入力し、その結果磁気バブル記憶装置１から
DMAコントローラ４に、転送要求信号TXRQが
入力する。そしてRAM２の指定されたアドレス
のデータが磁気バブル記憶装置１に転送され、転
送が終了すると転送終了信号TXAKが磁気バブ
ル記憶装置１に返送される。
は、ホストCPU３からリードコマンドが発生し、
磁気バブル記憶装置１とDMAコントローラ４に
入力し、その結果磁気バブル記憶装置１から
DMAコントローラ４に、転送要求信号TXRQが
入力する。そしてRAM２の指定されたアドレス
のデータが磁気バブル記憶装置１に転送され、転
送が終了すると転送終了信号TXAKが磁気バブ
ル記憶装置１に返送される。
またホストCPU３で、RAM２中のデータを読
み出して使用する場合は、バス６を磁気バブル記
憶装置１から切り離すことで、RAM２とホスト
CPU３との間でデータの転送が行われる。
み出して使用する場合は、バス６を磁気バブル記
憶装置１から切り離すことで、RAM２とホスト
CPU３との間でデータの転送が行われる。
このようにホストCPUの使用効率および転送
効率を上げるには、DMAコントローラが必要に
なる。ところがDMAコントローラによるデータ
転送を行う場合、DMAコントローラ自体の構成
が複雑で、付加回路の量と価額がかさむ傾向にあ
る。この事情は、RAMのアドレスが固定されて
いても変わらない。
効率を上げるには、DMAコントローラが必要に
なる。ところがDMAコントローラによるデータ
転送を行う場合、DMAコントローラ自体の構成
が複雑で、付加回路の量と価額がかさむ傾向にあ
る。この事情は、RAMのアドレスが固定されて
いても変わらない。
本発明の目的は、従来の磁気バブル記憶装置の
データ転送方式におけるこのような問題を解消
し、DMAコントローラのような複雑高価な制御
回路を要することなしに、かつDMA方式と同様
にホストCPUの必要最小限の関与で、磁気バブ
ル記憶装置と外部記憶素子との間のデータ転送
を、直接かつ効率的に行えるようにすることにあ
る。
データ転送方式におけるこのような問題を解消
し、DMAコントローラのような複雑高価な制御
回路を要することなしに、かつDMA方式と同様
にホストCPUの必要最小限の関与で、磁気バブ
ル記憶装置と外部記憶素子との間のデータ転送
を、直接かつ効率的に行えるようにすることにあ
る。
この発明を達成するために講じた本発明による
技術的手段は、磁気バブル記憶素子と、該磁気バ
ブル記憶素子の書込み手段および読み出し手段
と、前記書込み手段および読み出し手段と外部装
置とのデータの授受の制御を行なうデータ転送制
御手段を備えたものにおいて、データ転送要求信
号が入力されると第１および第２のパルス信号を
出力するパルス信号発生手段を有し、前記データ
転送制御手段がデータ転送要求信号を出力した時
は、前記第１のパルス信号をデータ転送応答信号
として前記データ転送制御手段に入力し、かつ前
記データ転送方向表示手段が第１の状態を示す場
合は、前記第２のパルス信号をデータ書込み信号
として前記データ転送制御手段に入力し、前記デ
ータ転送方向表示手段が第２の状態を示す場合
は、前記第２のパルス信号をデータ読み出し信号
として前記データ転送制御手段に入力する方式を
採つている。
技術的手段は、磁気バブル記憶素子と、該磁気バ
ブル記憶素子の書込み手段および読み出し手段
と、前記書込み手段および読み出し手段と外部装
置とのデータの授受の制御を行なうデータ転送制
御手段を備えたものにおいて、データ転送要求信
号が入力されると第１および第２のパルス信号を
出力するパルス信号発生手段を有し、前記データ
転送制御手段がデータ転送要求信号を出力した時
は、前記第１のパルス信号をデータ転送応答信号
として前記データ転送制御手段に入力し、かつ前
記データ転送方向表示手段が第１の状態を示す場
合は、前記第２のパルス信号をデータ書込み信号
として前記データ転送制御手段に入力し、前記デ
ータ転送方向表示手段が第２の状態を示す場合
は、前記第２のパルス信号をデータ読み出し信号
として前記データ転送制御手段に入力する方式を
採つている。
次に本発明による磁気バブル記憶装置のデータ
転送方式が実際上どのように具体化されるかを実
施例で説明する。第２図は本発明による磁気バブ
ル記憶装置のデータ転送方式の実施例を示すブロ
ツク図である。この図でも第１図の場合と同様
に、１は磁気バブル記憶装置、２はRAMなどの
外部記憶素子、３はホストCPU、５はアドレス
デコーダである。そして本発明では、第１図の
DMAコントローラ４に代わつて、Ｒ／Ｗ（リー
ド・ライト）パルスコントローラ９をデータ転送
制御手段として設けている。また従来は、ホスト
CPU３からDMAコントローラ４を介して転送先
のRAM２のアドレスを任意に設定できたが、本
発明では、RAM２のアドレスが固定しており、
RAM２のアドレスが機械的に一定の順序で決定
され、書込みが行われる。そのため、従来の
DMAコントローラ４へのバス８は不必要とな
り、バス６はRAM２へのバス７とのみ接続され
ている。
転送方式が実際上どのように具体化されるかを実
施例で説明する。第２図は本発明による磁気バブ
ル記憶装置のデータ転送方式の実施例を示すブロ
ツク図である。この図でも第１図の場合と同様
に、１は磁気バブル記憶装置、２はRAMなどの
外部記憶素子、３はホストCPU、５はアドレス
デコーダである。そして本発明では、第１図の
DMAコントローラ４に代わつて、Ｒ／Ｗ（リー
ド・ライト）パルスコントローラ９をデータ転送
制御手段として設けている。また従来は、ホスト
CPU３からDMAコントローラ４を介して転送先
のRAM２のアドレスを任意に設定できたが、本
発明では、RAM２のアドレスが固定しており、
RAM２のアドレスが機械的に一定の順序で決定
され、書込みが行われる。そのため、従来の
DMAコントローラ４へのバス８は不必要とな
り、バス６はRAM２へのバス７とのみ接続され
ている。
また従来、ホストCPU３と磁気バブル記憶装
置１、RAM２およびDMAコントローラ４を接
続しているリード信号線１０およびライト信号線
１１を排除して、ホストCPU３をリード信号線
１０ａおよびライト信号線１１ｂでＲ／Ｗパルス
コントローラ９とのみ記憶している。そしてＲ／
Ｗパルスコントローラ９と磁気バブル記憶装置１
との間のリード信号線１２およびライト信号線１
３を、RAM２にも接続している。また磁気バブ
ル記憶装置１から、リードおよびライトの方向を
指示する転送方向信号DIRを送るための信号線１
４で、磁気バブル記憶装置１とＲ／Ｗパルスコン
トローラ９を接続している。
置１、RAM２およびDMAコントローラ４を接
続しているリード信号線１０およびライト信号線
１１を排除して、ホストCPU３をリード信号線
１０ａおよびライト信号線１１ｂでＲ／Ｗパルス
コントローラ９とのみ記憶している。そしてＲ／
Ｗパルスコントローラ９と磁気バブル記憶装置１
との間のリード信号線１２およびライト信号線１
３を、RAM２にも接続している。また磁気バブ
ル記憶装置１から、リードおよびライトの方向を
指示する転送方向信号DIRを送るための信号線１
４で、磁気バブル記憶装置１とＲ／Ｗパルスコン
トローラ９を接続している。
この構成で、ホストCPU３からリードまたは
ライトのコマンドが発生すると、磁気バブル記憶
装置１から入力する転送要求信号TXRQおよび
磁気バブル記憶装置１から発生する転送方向信号
DIRに基づいて、Ｒ／Ｗパルスコントローラ９
で、リードパルスまたはライトパルスが作られ、
RAM２に入力される。したがつて磁気バブル記
憶装置１から、転送方向信号DIRをＲ／Ｗパルス
コントローラ９に入力するのみで、RAM２に転
送方向を指示してデータ転送を行うことができ、
従来のようにアドレス設定を行なつたりする必要
がない。
ライトのコマンドが発生すると、磁気バブル記憶
装置１から入力する転送要求信号TXRQおよび
磁気バブル記憶装置１から発生する転送方向信号
DIRに基づいて、Ｒ／Ｗパルスコントローラ９
で、リードパルスまたはライトパルスが作られ、
RAM２に入力される。したがつて磁気バブル記
憶装置１から、転送方向信号DIRをＲ／Ｗパルス
コントローラ９に入力するのみで、RAM２に転
送方向を指示してデータ転送を行うことができ、
従来のようにアドレス設定を行なつたりする必要
がない。
即ち従来は、磁気バブル記憶装置１からRAM
２にデータを転送するのか、逆にRAM２から磁
気バブル記憶装置１にデータ転送するのかを識別
するために、ホストCPU３からのコマンドに基
づいて、DMAコントローラ４で転送方向を設定
している。ところが本発明では、ホストCPU３
からリード・ライトのコマンドが発生すると、そ
れに基づいて磁気バブル記憶装置１で発生する転
送方向信号DIRによつて、Ｒ／Ｗパルスコントロ
ーラ９でリード・ライトパルスを作り、RAM２
に入力する。その結果、RAM２では、受にリー
ド命令か、ライト命令かを認識できる。
２にデータを転送するのか、逆にRAM２から磁
気バブル記憶装置１にデータ転送するのかを識別
するために、ホストCPU３からのコマンドに基
づいて、DMAコントローラ４で転送方向を設定
している。ところが本発明では、ホストCPU３
からリード・ライトのコマンドが発生すると、そ
れに基づいて磁気バブル記憶装置１で発生する転
送方向信号DIRによつて、Ｒ／Ｗパルスコントロ
ーラ９でリード・ライトパルスを作り、RAM２
に入力する。その結果、RAM２では、受にリー
ド命令か、ライト命令かを認識できる。
第１図においては、DMAコントローラ４で
RAM２のアドレスを任意に設定したが、本発明
では、Ｒ／Ｗパルスコントローラ９中で、パルス
をカウンタで計数することで、RAM２のアドレ
スを一定の順序で進めることにより、データを書
込むことができる。またRAM２からホストCPU
３にデータを転送して使用する場合は、バス６を
磁気バブル記憶装置１から切り離してホスト
CPU３と接続される。
RAM２のアドレスを任意に設定したが、本発明
では、Ｒ／Ｗパルスコントローラ９中で、パルス
をカウンタで計数することで、RAM２のアドレ
スを一定の順序で進めることにより、データを書
込むことができる。またRAM２からホストCPU
３にデータを転送して使用する場合は、バス６を
磁気バブル記憶装置１から切り離してホスト
CPU３と接続される。
第３図はこのような制御を行うＲ／Ｗパルスコ
ントローラ９の具体例を示すブロツク図である。
１５はＲ／Ｗパルスコントローラ９中の１シヨツ
トマルチバイブレータで、磁気バブル記憶装置１
からの転送要求信号TXRQを受け、転送が終了
すると転送終了信号TXAKを磁気バブル記憶装
置１に返送する。また転送要求信号TXRQが入
力すると、信号線１６でオアゲート１７，１８を
介して、アンドゲート１９，２０および２１，２
２にデータ要求パルスを入力する。ホストCPU
３からのコマンドに基づいて転送方向を指示する
転送方向信号DIRは、直接前記オアゲート１７を
介して、アンドゲート１９と２２に入力し、一方
インバータ２３およびオアゲート１８を介して、
アンドゲート２０，２１に入力する。
ントローラ９の具体例を示すブロツク図である。
１５はＲ／Ｗパルスコントローラ９中の１シヨツ
トマルチバイブレータで、磁気バブル記憶装置１
からの転送要求信号TXRQを受け、転送が終了
すると転送終了信号TXAKを磁気バブル記憶装
置１に返送する。また転送要求信号TXRQが入
力すると、信号線１６でオアゲート１７，１８を
介して、アンドゲート１９，２０および２１，２
２にデータ要求パルスを入力する。ホストCPU
３からのコマンドに基づいて転送方向を指示する
転送方向信号DIRは、直接前記オアゲート１７を
介して、アンドゲート１９と２２に入力し、一方
インバータ２３およびオアゲート１８を介して、
アンドゲート２０，２１に入力する。
いまRAM２へのライトコマンドが発生したと
すると、磁気バブル記憶装置１から、RAM２へ
の転送を示す転送方向信号DIRがＨレベルとな
り、インバータ２３で反転したＬレベルのパルス
が、オアゲート１８を介してアンドゲート２０と
２１に入力する。またホストCPU３からは、信
号線１１ａを介してライトパルスがオアゲート２
４を介してアンドゲート２１に入力する。その結
果アンドゲート２１のアンド論理が成立して、
RAM２にライトパルスが入力する。一方転送終
了信号TXAKがインバータ２６で反転されＬレ
ベルとなり、オアゲート２５を介してアンドゲー
ト２０に入力するので、このアンドゲート２０も
アンド論理が成立し、磁気バブル記憶装置１側に
は、リードパルスが入力する。即ち転送方向信号
DIRにより、磁気バブル記憶装置１からデータを
読み出してRAM２に入力し書込むことが指示さ
れる。
すると、磁気バブル記憶装置１から、RAM２へ
の転送を示す転送方向信号DIRがＨレベルとな
り、インバータ２３で反転したＬレベルのパルス
が、オアゲート１８を介してアンドゲート２０と
２１に入力する。またホストCPU３からは、信
号線１１ａを介してライトパルスがオアゲート２
４を介してアンドゲート２１に入力する。その結
果アンドゲート２１のアンド論理が成立して、
RAM２にライトパルスが入力する。一方転送終
了信号TXAKがインバータ２６で反転されＬレ
ベルとなり、オアゲート２５を介してアンドゲー
ト２０に入力するので、このアンドゲート２０も
アンド論理が成立し、磁気バブル記憶装置１側に
は、リードパルスが入力する。即ち転送方向信号
DIRにより、磁気バブル記憶装置１からデータを
読み出してRAM２に入力し書込むことが指示さ
れる。
逆にRAM２から磁気バブル記憶装置１にデー
タ転送して書込むときは、転送方向信号DIRがＬ
レベルとなり、オアゲート１７を介してアンドゲ
ート１９と２２に入力する。またホストCPU３
からは、信号線１０ａを介してリードパルスがオ
アゲート２５を介してアンドゲート２２に入力す
る。その結果該アンドゲート２２のアンド論理が
成立して、RAM２にリードパルスが入力する。
一方転送終了信号TXAKがインバータ２６で反
転されＬレベルとなつて、オアゲート２４を介し
てアンドゲート１９に入力するので、このアンド
ゲート１９もアンド論理が成立し、磁気バブル記
憶装置１側には、書込みパルスが入力する。即ち
転送方向信号DIRに基づいて、RAM２からデー
タを読み出して磁気バブル記憶装置１に転送し書
込むことが指示される。
タ転送して書込むときは、転送方向信号DIRがＬ
レベルとなり、オアゲート１７を介してアンドゲ
ート１９と２２に入力する。またホストCPU３
からは、信号線１０ａを介してリードパルスがオ
アゲート２５を介してアンドゲート２２に入力す
る。その結果該アンドゲート２２のアンド論理が
成立して、RAM２にリードパルスが入力する。
一方転送終了信号TXAKがインバータ２６で反
転されＬレベルとなつて、オアゲート２４を介し
てアンドゲート１９に入力するので、このアンド
ゲート１９もアンド論理が成立し、磁気バブル記
憶装置１側には、書込みパルスが入力する。即ち
転送方向信号DIRに基づいて、RAM２からデー
タを読み出して磁気バブル記憶装置１に転送し書
込むことが指示される。
転送が終了すると転送終了信号TXAKがＬレ
ベルとなり、インバータ２６でＨレベルに反転さ
れ、オアゲート２４，２５を介して各アンドゲー
ト１９，２０，２１，２２に入力し、ゲートを閉
じる。
ベルとなり、インバータ２６でＨレベルに反転さ
れ、オアゲート２４，２５を介して各アンドゲー
ト１９，２０，２１，２２に入力し、ゲートを閉
じる。
以上のように本発明によれば、磁気バブル記憶
装置と外部装置間のデータの転送方向を示す信号
を磁気バブル記憶装置側に設け、この信号をＲ／
Ｗパルスコントローラに入力する構成になつてい
る。この信号が無い場合、DMAコントローラ
等、データの転送方向を設定できる回路を使用し
ないと、DMA動作はできないが、本発明による
信号を使用することによつて、簡単安価な付加回
路を設けるのみで、実質的なDMA動作が実現で
きる。
装置と外部装置間のデータの転送方向を示す信号
を磁気バブル記憶装置側に設け、この信号をＲ／
Ｗパルスコントローラに入力する構成になつてい
る。この信号が無い場合、DMAコントローラ
等、データの転送方向を設定できる回路を使用し
ないと、DMA動作はできないが、本発明による
信号を使用することによつて、簡単安価な付加回
路を設けるのみで、実質的なDMA動作が実現で
きる。
第１図は従来の磁気バブル記憶装置のデータ転
送方式を示すブロツク図、第２図は本発明による
磁気バブル記憶装置のデータ転送方式の実施例を
示すブロツク図、第３図はリード・ライトパルス
コントローラの実施例を示すブロツク図である。 図において、１は磁気バブル記憶装置、２は
RAM、３はホストCPU、９はＲ／Ｗパルスコン
トローラ、DIRは転送方向信号をそれぞれ示す。
送方式を示すブロツク図、第２図は本発明による
磁気バブル記憶装置のデータ転送方式の実施例を
示すブロツク図、第３図はリード・ライトパルス
コントローラの実施例を示すブロツク図である。 図において、１は磁気バブル記憶装置、２は
RAM、３はホストCPU、９はＲ／Ｗパルスコン
トローラ、DIRは転送方向信号をそれぞれ示す。
Claims (1)
- 【特許請求の範囲】 １ 磁気バブル記憶素子と、該磁気バブル記憶素
子の書込み手段および読み出し手段と、前記書込
み手段および読み出し手段と外部装置とのデータ
の授受の制御を行なうデータ転送制御手段を備え
たものにおいて、 データ転送要求信号が入力されると第１および
第２のパルス信号を出力するパルス信号発生手段
を有し、前記データ転送制御手段がデータ転送要
求信号を出力した時は、前記第１のパルス信号を
データ転送応答信号として前記データ転送制御手
段に入力し、かつ前記データ転送方向表示手段が
第１の状態を示す場合は、前記第２のパルス信号
をデータ書込み信号として前記データ転送制御手
段に入力し、前記データ転送方向表示手段が第２
の状態を示す場合は、前記第２のパルス信号をデ
ータ読み出し信号として前記データ転送制御手段
に入力することを特徴とする磁気バブル記憶装置
のデータ転送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59037695A JPS60182589A (ja) | 1984-02-29 | 1984-02-29 | 磁気バブル記憶装置のデ−タ転送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59037695A JPS60182589A (ja) | 1984-02-29 | 1984-02-29 | 磁気バブル記憶装置のデ−タ転送方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60182589A JPS60182589A (ja) | 1985-09-18 |
| JPS641878B2 true JPS641878B2 (ja) | 1989-01-12 |
Family
ID=12504685
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59037695A Granted JPS60182589A (ja) | 1984-02-29 | 1984-02-29 | 磁気バブル記憶装置のデ−タ転送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60182589A (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5855587B2 (ja) * | 1979-05-09 | 1983-12-10 | 株式会社日立製作所 | 磁気バブル記憶装置のデ−タ転送方式 |
| JPS592110B2 (ja) * | 1979-06-18 | 1984-01-17 | 株式会社日立製作所 | 磁気バブルメモリ制御方式 |
| JPS592111B2 (ja) * | 1979-06-18 | 1984-01-17 | 株式会社日立製作所 | 磁気バブルメモリ制御方式 |
-
1984
- 1984-02-29 JP JP59037695A patent/JPS60182589A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60182589A (ja) | 1985-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2886856B2 (ja) | 二重化バス接続方式 | |
| JPS6035696B2 (ja) | デ−タ処理装置における母線制御装置 | |
| JP2995752B2 (ja) | バスアーキテクチャ変換回路 | |
| US5566350A (en) | Information device for providing fast data transfer with minimum overhead | |
| JP3266610B2 (ja) | Ｄｍａ転送方式 | |
| KR100606698B1 (ko) | 인터페이스 장치 | |
| JPS6121542A (ja) | デ−タ転送装置 | |
| JP2821176B2 (ja) | 情報処理装置 | |
| JPS6269348A (ja) | デ−タ転送装置 | |
| JPS6140658A (ja) | デ−タ処理装置 | |
| JP2768022B2 (ja) | メモリコントローラ | |
| JPH02171949A (ja) | Ｄｍａ転送方式 | |
| JP2642087B2 (ja) | 主記憶装置間データ転送処理機構 | |
| JPS6269347A (ja) | ダイレクトメモリアクセスコントロ−ラ | |
| JPS61256458A (ja) | 情報転送方式 | |
| JPH07160625A (ja) | データ転送装置 | |
| JPH06161947A (ja) | コンピュータシステム | |
| JPS60182589A (ja) | 磁気バブル記憶装置のデ−タ転送方式 | |
| JPS63159934A (ja) | マイクロコ−ド発生回路 | |
| JPH02307149A (ja) | 直接メモリアクセス制御方式 | |
| JPH0348324A (ja) | プリンタインタフェース方式 | |
| JPH0516452A (ja) | プリンタ | |
| JPS61251949A (ja) | デ−タ記憶装置 | |
| JPH04333954A (ja) | 情報処理装置 | |
| JPS581256A (ja) | メモリアクセス制御方式 |