JPS641982B2 - - Google Patents
Info
- Publication number
- JPS641982B2 JPS641982B2 JP7742180A JP7742180A JPS641982B2 JP S641982 B2 JPS641982 B2 JP S641982B2 JP 7742180 A JP7742180 A JP 7742180A JP 7742180 A JP7742180 A JP 7742180A JP S641982 B2 JPS641982 B2 JP S641982B2
- Authority
- JP
- Japan
- Prior art keywords
- equalizer
- circuit
- output
- evaluation value
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000011156 evaluation Methods 0.000 claims description 10
- 230000003044 adaptive effect Effects 0.000 claims description 7
- 230000005540 biological transmission Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
- H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
- H04L25/03038—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a non-recursive structure
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Filters That Use Time-Delay Elements (AREA)
Description
【発明の詳細な説明】
本発明は多相多値変調に用いる適応等化器に関
するものである。
するものである。
多相多値変調の適応等化器においては、初期符
号間干渉が多い場合、等化器出力において判定を
行なつても、正確な判定がほとんど不可能であ
り、判定結果を用いた等化器の修正が正しく行な
えないという問題がある。
号間干渉が多い場合、等化器出力において判定を
行なつても、正確な判定がほとんど不可能であ
り、判定結果を用いた等化器の修正が正しく行な
えないという問題がある。
本発明の目的は、従来の送信シンボルに対応し
た判定方法を用いないで、新しい判定方法を用い
る事により、初期符号間干渉が大きくても収束が
可能な等化器を提供する。
た判定方法を用いないで、新しい判定方法を用い
る事により、初期符号間干渉が大きくても収束が
可能な等化器を提供する。
以下に、CCITTV・29で勧告された多相多値
変調を例に本発明を説明する。
変調を例に本発明を説明する。
多相多値変調の２系列の復調波形は、その同
相、直交両成分を２軸とした２次元平面上の軌跡
として表わされる。ここで用いた例では各シンボ
ルは第１図に示した２次元平面で（a1〜a16）で
表わされ配置をもつている。これに対して一定円
周内で分布する様な符号間干渉b1〜b16を考える。
中心点付近においては様々な方向からの符号間干
渉が互に交錯している為にほとんど正しい判定が
不可能である。しかしながら外側レベルの方を観
察すると、８相のシンボルがほとんど正しく判別
しうる事がわかる。従つて、円Ｃの外側に受信波
形が配置された時のみ、すなわち受信波形の振幅
値（第１図では原点からの距離）が、第１図の円
Ｃの半径より大である時のみ、８相の判定を行な
えば、８相の誤まりの少ない判定が可能であるの
で、この判定結果を用いて適応等化器の修正を行
なえば容易に収束に達しうる。
相、直交両成分を２軸とした２次元平面上の軌跡
として表わされる。ここで用いた例では各シンボ
ルは第１図に示した２次元平面で（a1〜a16）で
表わされ配置をもつている。これに対して一定円
周内で分布する様な符号間干渉b1〜b16を考える。
中心点付近においては様々な方向からの符号間干
渉が互に交錯している為にほとんど正しい判定が
不可能である。しかしながら外側レベルの方を観
察すると、８相のシンボルがほとんど正しく判別
しうる事がわかる。従つて、円Ｃの外側に受信波
形が配置された時のみ、すなわち受信波形の振幅
値（第１図では原点からの距離）が、第１図の円
Ｃの半径より大である時のみ、８相の判定を行な
えば、８相の誤まりの少ない判定が可能であるの
で、この判定結果を用いて適応等化器の修正を行
なえば容易に収束に達しうる。
ここで円Ｃの外側か内側かの判定は直交および
同相信号の２乗和を計算し、これを円Ｃの半径の
２乗値として表わされる評価値と比較する事によ
つて表わされる。
同相信号の２乗和を計算し、これを円Ｃの半径の
２乗値として表わされる評価値と比較する事によ
つて表わされる。
この発明は前記手段を用いた構成にて、引き込
み範囲の広い適応等化が可能となる特徴をもつて
いる。
み範囲の広い適応等化が可能となる特徴をもつて
いる。
以下に図面を用いて本発明の実施例を説明す
る。
る。
第２図は本発明の実施例の全体を表わすブロツ
ク図である。端子１および２により入来した波形
は等化器３に入来する。等化器３の２系列の信号
はそれぞれ３つに分岐され評価値計算回路４に入
力し、計算された評価値を比較回路８に入力す
る。比較回路８では端子７から入力される一定振
幅値、すなわち第１図の円Ｃの半径と比較され計
算回路４からの入力が大きい場合には１′を、小
さい場合にはO′を判定回路５に出力する。判定
回路５においては、比較回路８からの入力が１′
の場合のみに、等化器３の出力に応じて多相変調
の判定を行ないその出力を修正回路６に入力す
る。修正回路６には、等化器３の出力およびその
内部状態も入力され、これらの信号から等化器３
の特性を変更する信号が出力される。この様な手
段を用いて適応的な等化がなされる。
ク図である。端子１および２により入来した波形
は等化器３に入来する。等化器３の２系列の信号
はそれぞれ３つに分岐され評価値計算回路４に入
力し、計算された評価値を比較回路８に入力す
る。比較回路８では端子７から入力される一定振
幅値、すなわち第１図の円Ｃの半径と比較され計
算回路４からの入力が大きい場合には１′を、小
さい場合にはO′を判定回路５に出力する。判定
回路５においては、比較回路８からの入力が１′
の場合のみに、等化器３の出力に応じて多相変調
の判定を行ないその出力を修正回路６に入力す
る。修正回路６には、等化器３の出力およびその
内部状態も入力され、これらの信号から等化器３
の特性を変更する信号が出力される。この様な手
段を用いて適応的な等化がなされる。
第３図は計算回路４の更に詳しい実施例を示す
ブロツク図である。端子４１，４２からは等化器
出力が入来し、それぞれ２乗器４３，４４を介し
て加算器４５で加え合わされる。この加え合わせ
た結果と一定値とを比較することにより第１図で
示した円Ｃの内側に受信波形があるか、外側にあ
るかの判定が可能となる。ここでは評価値として
２乗和を用いる場合の例であるが、絶対値和等他
の評価値を用いる事も可能である。
ブロツク図である。端子４１，４２からは等化器
出力が入来し、それぞれ２乗器４３，４４を介し
て加算器４５で加え合わされる。この加え合わせ
た結果と一定値とを比較することにより第１図で
示した円Ｃの内側に受信波形があるか、外側にあ
るかの判定が可能となる。ここでは評価値として
２乗和を用いる場合の例であるが、絶対値和等他
の評価値を用いる事も可能である。
第４図は等化器３として３タツプの２次元トラ
ンスバーサル型の等化器を用い、平均２乗和最小
基準によつて修正する場合の等化器３および修正
回路６を含んだ一実施例を示すブロツク図であ
る。端子１および２より入来した信号は、それぞ
れ遅延素子３１，３３および３２，３４に順次入
力される。各遅延素子の入出力から分岐した信号
は、複素掛算器３５，３６，３７に入力される。
複素掛算器ではタツプゲイン入力との掛算が行な
われ、それぞれ２系列の出力が求められ、結果は
累算器３８，３９に入力し、累算器３８および３
９で累算され等化出力が端子４０，５０に求ま
る。等化器３は遅延素子３１，３２，３３，３
４、複素掛算器３５，３６，３７累算器３８，３
９よりなる。端子４０，５０に出力された等化器
出力は同時に誤差計算回路６３に入力し、端子６
１，６２より入力した判定出力との差が計算され
誤差信号が複素掛算器６４，６５，６６に入力さ
れる。複素掛算器６４，６５，６６にはそれぞれ
遅延素子より分岐された信号も入力し、複素掛算
が行なわれ、その出力は固定ゲイン回路６７，６
８，６９，７０，７１，７２を介して積分器７
３，７４，７５，７６，７７，７８に入力し、各
積分器出力に新しいタツプゲインを得る。修正回
路６は誤差計算回路６３，複素掛算器６４，６
５，６６、固定ゲイン回路６７，６８，６９，７
０，７１，７２、積分器７３，７４，７５，７
６，７７，７８から構成される。またここで用い
られる複素掛算器３５，３６，３７，６４，６
５，６６はすべて第５図に示す様な４つの掛算器
３１１，３１２，３１３，３１４と２つの加算器
３１５，３１６とからなる構成となつている。こ
こで述べたのは３タツプの２次元トランスバーサ
ル型に対して平均２乗和最小基準を用いて修正し
た場合であるが、他の形状の等化器および他の修
正回路を用いた構成も可能である。
ンスバーサル型の等化器を用い、平均２乗和最小
基準によつて修正する場合の等化器３および修正
回路６を含んだ一実施例を示すブロツク図であ
る。端子１および２より入来した信号は、それぞ
れ遅延素子３１，３３および３２，３４に順次入
力される。各遅延素子の入出力から分岐した信号
は、複素掛算器３５，３６，３７に入力される。
複素掛算器ではタツプゲイン入力との掛算が行な
われ、それぞれ２系列の出力が求められ、結果は
累算器３８，３９に入力し、累算器３８および３
９で累算され等化出力が端子４０，５０に求ま
る。等化器３は遅延素子３１，３２，３３，３
４、複素掛算器３５，３６，３７累算器３８，３
９よりなる。端子４０，５０に出力された等化器
出力は同時に誤差計算回路６３に入力し、端子６
１，６２より入力した判定出力との差が計算され
誤差信号が複素掛算器６４，６５，６６に入力さ
れる。複素掛算器６４，６５，６６にはそれぞれ
遅延素子より分岐された信号も入力し、複素掛算
が行なわれ、その出力は固定ゲイン回路６７，６
８，６９，７０，７１，７２を介して積分器７
３，７４，７５，７６，７７，７８に入力し、各
積分器出力に新しいタツプゲインを得る。修正回
路６は誤差計算回路６３，複素掛算器６４，６
５，６６、固定ゲイン回路６７，６８，６９，７
０，７１，７２、積分器７３，７４，７５，７
６，７７，７８から構成される。またここで用い
られる複素掛算器３５，３６，３７，６４，６
５，６６はすべて第５図に示す様な４つの掛算器
３１１，３１２，３１３，３１４と２つの加算器
３１５，３１６とからなる構成となつている。こ
こで述べたのは３タツプの２次元トランスバーサ
ル型に対して平均２乗和最小基準を用いて修正し
た場合であるが、他の形状の等化器および他の修
正回路を用いた構成も可能である。
以上述べた構成によつて、本発明は引込み範囲
の広い適応等化器を提供するものである。
の広い適応等化器を提供するものである。
第１図は受信信号の軌跡を説明するために示す
２次元平面を表わす図、第２図は本発明の実施例
を示すブロツク図、第３図は評価値計算回路の実
施例を示すブロツク図、第４図は等化器および修
正回路の一実施例を示すブロツク図、第５図は複
素掛算器の一例を示すブロツク図である。 図において、３は等化器、４は評価値計算回
路、８は比較回路、５は判定回路、６は修正回
路、４３，４４，３１１，３１２，３１３，３１
４は掛算器、４５，３１５，３１６は加算器、３
１，３２，３３，３４は遅延素子、３５，３６，
３７，６４，６５，６６は複素掛算器、３８，３
９は累算器、６３は誤差検出回路、６７，６８，
６９，７０，７１，７２は固定ゲイン回路、７
３，７４，７５，７６，７７，７８は積分器であ
る。
２次元平面を表わす図、第２図は本発明の実施例
を示すブロツク図、第３図は評価値計算回路の実
施例を示すブロツク図、第４図は等化器および修
正回路の一実施例を示すブロツク図、第５図は複
素掛算器の一例を示すブロツク図である。 図において、３は等化器、４は評価値計算回
路、８は比較回路、５は判定回路、６は修正回
路、４３，４４，３１１，３１２，３１３，３１
４は掛算器、４５，３１５，３１６は加算器、３
１，３２，３３，３４は遅延素子、３５，３６，
３７，６４，６５，６６は複素掛算器、３８，３
９は累算器、６３は誤差検出回路、６７，６８，
６９，７０，７１，７２は固定ゲイン回路、７
３，７４，７５，７６，７７，７８は積分器であ
る。
Claims (1)
- １ 多相多値変調データ伝送の受信機において、
復調後の２系列の信号を入力とし、２系列の信号
を出力する等化器と、該等化器の２系列の出力信
号より前記多相多値変調信号の振幅を示す評価値
を計算する評価値計算回路と、該評価値と一定の
振幅を示す値を比較する比較回路と、前記比較回
路の結果において評価値が一定値より大きい場合
にのみ該等化器出力信号に対して多相の判定を行
なう判定回路と、該判定回路出力、該等化器出力
と該等化器の内部信号とを用いて該等化器の特性
を適応的に変更する修正回路とを備えたことを特
徴とする適応等化器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7742180A JPS573440A (en) | 1980-06-09 | 1980-06-09 | Adaptive equalizer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7742180A JPS573440A (en) | 1980-06-09 | 1980-06-09 | Adaptive equalizer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS573440A JPS573440A (en) | 1982-01-08 |
| JPS641982B2 true JPS641982B2 (ja) | 1989-01-13 |
Family
ID=13633490
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7742180A Granted JPS573440A (en) | 1980-06-09 | 1980-06-09 | Adaptive equalizer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS573440A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0483680U (ja) * | 1990-11-29 | 1992-07-21 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1181817A (en) * | 1982-04-28 | 1985-01-29 | John D. Mcnicol | Intermediate frequency slope compensation control arrangements |
-
1980
- 1980-06-09 JP JP7742180A patent/JPS573440A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0483680U (ja) * | 1990-11-29 | 1992-07-21 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS573440A (en) | 1982-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5272723A (en) | Waveform equalizer using a neural network | |
| US4975927A (en) | Demodulator with composite transversal equalizer and eye detection clock synchronizer | |
| US7133476B2 (en) | Apparatus and methods for suppression of interference among disparately-modulated signals | |
| US6175591B1 (en) | Radio receiving apparatus | |
| US6879630B2 (en) | Automatic equalization circuit and receiver circuit using the same | |
| JPH0427736B2 (ja) | ||
| JPS5910621B2 (ja) | デ−タ伝送復調器 | |
| JP2773562B2 (ja) | 信号系列検出方法 | |
| NO314780B1 (no) | Datamottakerapparat | |
| JPS641982B2 (ja) | ||
| US7315587B2 (en) | Demodulation method and apparatus based on differential detection system for π/4 shifted QPSK modulated wave | |
| JP2518690B2 (ja) | トランスバ―サルフィルタ制御回路 | |
| EP0621712B1 (en) | Distortion canceller for line receivers | |
| CN101278495A (zh) | 过采样和横向均衡器 | |
| JP2000049881A (ja) | 通信システム | |
| JPS6010818A (ja) | 自動等化方式 | |
| JP3159324B2 (ja) | ディジタル復調装置 | |
| JPH03280611A (ja) | 適応等化器 | |
| JPH0748677B2 (ja) | 等化器 | |
| JPS6041490B2 (ja) | 自動等化器 | |
| JP2932775B2 (ja) | 復調装置 | |
| US6353631B1 (en) | Quadrature amplitude modulation signal demodulation circuit having improved interference detection circuit | |
| JP2503865B2 (ja) | タップ係数生成用制御信号発生回路 | |
| JP2639948B2 (ja) | 適応基準等化装置 | |
| JP2511157B2 (ja) | 自動等化器 |