JPS641993B2 - - Google Patents
Info
- Publication number
- JPS641993B2 JPS641993B2 JP15468680A JP15468680A JPS641993B2 JP S641993 B2 JPS641993 B2 JP S641993B2 JP 15468680 A JP15468680 A JP 15468680A JP 15468680 A JP15468680 A JP 15468680A JP S641993 B2 JPS641993 B2 JP S641993B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- time
- signal
- flip
- image display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
Description
本発明は、液晶マトリクスなどによるパネル状
画像表示装置の信号発生装置に関する。 従来、テレビジヨン受像機などの画像表示装置
としては、主として陰極線管、いわゆるブラウン
管が使用されていた。 そのため、テレビジヨン受像機などの小形軽量
化が難しく、消費電力が比較的多いという欠点が
あつた。 そこで、このようなブラウン管による画像表示
装置の欠点を除くため、液晶、EL（エレクトロル
ミネツセンス）、ガス放電素子、発光ダイオード
などの、電気的信号によつて光の透過率或は発光
輝度が変化する素子をマトリクス状に複数個配列
し、中間調を有するテレビジヨン画像の再生を可
能にしたパネル形画像表示装置が種々提案され
た。 このような画像表示装置の一例を第１図に示
す。 第１図において、１は液晶、EL、ガス放電素
子、発光ダイオード等、電気信号を印加すること
によつて発光輝度或は光の透過率を変化する表示
素子をマトリクス状に配置または接続したマトリ
クスパネルであり、X1、X2、……、XNなるＮ本
の走査電極とY1、Y2、……YMなるＭ本の信号電
極より構成される。２は映像信号発生回路、３は
アナログ．デイジタル変換器（以下Ａ／Ｄ変換器
という）、４は第１の記憶装置、５は第２の記憶
装置、６は輝度制御信号発生装置、７はＹ電極駆
動回路、８はシフトレジスタ９はＸ電極駆動回
路、１０は制御信号発生器である。 第１図において、テレビジヨン信号をマトリク
スパネル１に表示する方法について説明する。映
像信号発生器２の出力は、Ａ／Ｄ変換器３によつ
てデイジタル信号に変換され、第１の記憶装置４
に書き込まれる。１水平走査線に相当する映像信
号の書き込みが終了すると、第１の記憶装置４の
内容は第２の記憶装置５に移された後輝度制御信
号発生器６で輝度変調信号に変換され、Ｙ電極駆
動回路７を経てマトリクスパネル１に印加され
る。一方、シフトレジスタ８の出力はＸ電極駆動
回路９を経てマトリクスパネル１のＸ電極に印加
され、走査が行なわれる。テレビの１本目の水平
走査線上の映像信号が、マトリクスパネル上の１
本目のＸ電極上に表示されている間に、テレビの
２本目の水平走査線上の映像信号が、再び第１の
記憶装置に書き込まれる。 第２図は、テレビの映像信号をＡ／Ｄ変換し、
第１の記憶装置４に書き込みを行なうタイミング
チヤートを示したものである。第２図において、
テレビの映像信号vgは、Ａ／Ｄ変換器でｎビツト
のデイジタル信号に変換され、サンプリングパル
スCPによつてＡ／Ｄ変換器３内部のラツチに取
り込まれた後出力される。つぎに、Ａ／Ｄ変換器
３の出力は書き込みパルスCPRによつて第１の
記憶装置４に書き込みが行なわれる。このとき、
第２図から明らかなように映像信号のブランキン
グ期間の開始から、サンプリング開始までの時間
toにより、マトリクスパネル上に表示される垂直
方向の画像の開始位置が決まる。 従つて、このような画像表示装置においてはこ
の時間toが変化すると表示された画像にぶれが生
じて画質を損なうから、時間toが常に一定に保た
れるようにする必要がある。 ところで、従来は、この時間toを決めるために
水平同期信号SH1によつてトリガされる単安定マ
ルチバイブレータを用い、その時定数を適当な値
に定めて遅延信号SH2を得ることによつて行なつ
ていた。 しかしながら、従来技術のように単安定マルチ
バイブレータを用いていると、その時定数回路に
比較的大容量のキヤパシタが必要なためIC化が
困難で小形化が難かしくなり、加えて、その出力
に得られる遅延信号SH2のパルス幅が温度や電源
電圧に依存して変化するため、時間toが一定にな
らず表示画像の画質を低下させてしまうなどの欠
点があつた。 本発明の目的は、上記した従来技術の欠点を除
き、常に正確に時間toを決定することができる
上、小形でIC化に適した画像表示装置の信号発
生装置を提供するにある。 この目的を達成するため、本発明は、水平同期
信号パルスの後縁に同期してスタートするサンプ
リングパルスをカウントして時間toを決定するよ
うにした点を特徴とする。 以下、本発明による信号発生装置の実施例を図
面について説明する。 第３図は本発明の基本的構成による一実施例
で、１１は水平同期信号SH1がローレベルのとき
発振してサンプリングパルスCPを発生し、ハイ
レベルのときだけ発振を停止する発振回路、１２
はサンプリングパルスCPをカウントする分周回
路、１３は書き込みパルスCPRを生成するため
の組合わせ論理回路である。 第４図は分周回路１２と論理回路１３の具体的
構成を示す本発明の一実施例で、１４，１５およ
び１６は入力の負の電圧変化で状態を反転するＴ
フリツプフロツプ、１７は入力CPの正の電圧変
化で状態を変化するＤフリツプフロツプで、Ｄ入
力は常に論理“１”（ハイレベル）にしておく。
１８はインバータ、１９は論理積演算を行なう
AND回路である。Ｔフリツプフロツプ１４，１
５，１６とＤフリツプフロツプ１７はリセツト端
子Ｒがハイレベルになるとリセツトされるように
なつている。 次に第５図のタイミングチヤートによつて動作
の説明を行なう。 水平同期パルスSH1が立下ると発振回路１１が
動作を開始してサンプリングパルスCPを発生す
る。フリツプフロツプ１４はこのパルスCPを２
分周して出力Q1を発生し、この出力Q1が次のフ
リツプフロツプ１５で分周されて出力Q2となり、
さらにこの出力Q2がフリツプフロツプ１６で分
周されるため、結局、フリツプフロツプ１７の出
力Q4はサンプリングパルスCPが８個現われたと
きローレベル“０”からハイレベル“１”にな
る。そこで、この出力Q4をAND回路１９の一方
の入力に供給する。 また、このAND回路１９の他方の入力にはサ
ンプリングパルスCPをインバータ１８で反転し
たパルスが供給されている。 従つて、AND回路１９の出力には、水平同期
パルスSH1に続くサンプリングパルスCPの８個
目のパルスの立下りから発生する書き込みパルス
CPRが得られ、時間Toはサンプリングパルス８
個の時間で正確に決定されることになる。 このため、本実施例によれば、発振回路１１の
発振周波数が変動しない限り時間Toは常に一定
に保たれ、温度や電源電圧の変化によつて影響を
受けることがなくなる上、全体がデイジタル回路
で形成されるためIC化が容易である。 次に、第６図は本発明の他の実施例で、時間
Toを任意に変えられるようにしたものである。 第６図において、２０〜２２は、セツト端子Ｓ
およびリセツト端子Ｒを有するＴフリツプフロツ
プであり、セツト端子Ｓにハイレベル“１”の信
号が印加されれば出力は“１”に、リセツト端子
にハイレベル“１”の信号が印加されれば出力は
“０”になる。２３はＤフリツプフロツプ、２４
〜２９はAND回路、３０〜３３はインバータ、
３４はAND回路である。PS1、PS2、PS3は、水
平同期パルスSH1が印加されたとき、Ｔフリツプ
フロツプ２０，２１，２２をそれぞれ０または１
にプリセツトするための端子である。 次に動作について説明する。 第６図において、端子PS1、PS2、PS3のすべ
てに対する入力をローレベル“０”としたときに
はAND回路２５，２７，２９が能動化される。
そこでこのときには、水平同期パルスSH1がＴフ
リツプフロツプ２０，２１，２２のすべてのＲ端
子に印加されるので、これらのフリツプフロツプ
２０，２１，２２の初期状態はすべて０になり、
従つて、サンプリングパルスCPが８個入力され
たとき初めてフリツプフロツプ２３の出力Q4が
ハイレベル“１”になる。つまりこのときには第
４図の実施例と同じく時間Toはサンプリングパ
ルスCPが８個現われるまでの時間となる。 また、端子PS1をハイレベル“１”、端子PS2と
PS3をローレベル“０”としたときには、AND
回路２４，２７，２９が能動化されるので、サン
プリングパルスSH1が供給されたあとの初期状態
ではフリツプフロツプ２０は１、フリツプフロツ
プ２１，２２は０にプリセツトされる。従つて、
このときには７個のサンプリングパルスCPが入
力されたときに初めてフリツプフロツプ２３の出
力Q4がハイレベル“１”になり、時間Toはパル
スCPが７個現われるまでの時間となる。 以下同様に、端子PS1、PS2、PS5に対する入
力を変えることにより第１表に示すように時間
ToをサンプリングパルスCPが１個現われるまで
の時間から８個現われるまでの時間にまで８段階
にわたつて任意に変化させることができる。
画像表示装置の信号発生装置に関する。 従来、テレビジヨン受像機などの画像表示装置
としては、主として陰極線管、いわゆるブラウン
管が使用されていた。 そのため、テレビジヨン受像機などの小形軽量
化が難しく、消費電力が比較的多いという欠点が
あつた。 そこで、このようなブラウン管による画像表示
装置の欠点を除くため、液晶、EL（エレクトロル
ミネツセンス）、ガス放電素子、発光ダイオード
などの、電気的信号によつて光の透過率或は発光
輝度が変化する素子をマトリクス状に複数個配列
し、中間調を有するテレビジヨン画像の再生を可
能にしたパネル形画像表示装置が種々提案され
た。 このような画像表示装置の一例を第１図に示
す。 第１図において、１は液晶、EL、ガス放電素
子、発光ダイオード等、電気信号を印加すること
によつて発光輝度或は光の透過率を変化する表示
素子をマトリクス状に配置または接続したマトリ
クスパネルであり、X1、X2、……、XNなるＮ本
の走査電極とY1、Y2、……YMなるＭ本の信号電
極より構成される。２は映像信号発生回路、３は
アナログ．デイジタル変換器（以下Ａ／Ｄ変換器
という）、４は第１の記憶装置、５は第２の記憶
装置、６は輝度制御信号発生装置、７はＹ電極駆
動回路、８はシフトレジスタ９はＸ電極駆動回
路、１０は制御信号発生器である。 第１図において、テレビジヨン信号をマトリク
スパネル１に表示する方法について説明する。映
像信号発生器２の出力は、Ａ／Ｄ変換器３によつ
てデイジタル信号に変換され、第１の記憶装置４
に書き込まれる。１水平走査線に相当する映像信
号の書き込みが終了すると、第１の記憶装置４の
内容は第２の記憶装置５に移された後輝度制御信
号発生器６で輝度変調信号に変換され、Ｙ電極駆
動回路７を経てマトリクスパネル１に印加され
る。一方、シフトレジスタ８の出力はＸ電極駆動
回路９を経てマトリクスパネル１のＸ電極に印加
され、走査が行なわれる。テレビの１本目の水平
走査線上の映像信号が、マトリクスパネル上の１
本目のＸ電極上に表示されている間に、テレビの
２本目の水平走査線上の映像信号が、再び第１の
記憶装置に書き込まれる。 第２図は、テレビの映像信号をＡ／Ｄ変換し、
第１の記憶装置４に書き込みを行なうタイミング
チヤートを示したものである。第２図において、
テレビの映像信号vgは、Ａ／Ｄ変換器でｎビツト
のデイジタル信号に変換され、サンプリングパル
スCPによつてＡ／Ｄ変換器３内部のラツチに取
り込まれた後出力される。つぎに、Ａ／Ｄ変換器
３の出力は書き込みパルスCPRによつて第１の
記憶装置４に書き込みが行なわれる。このとき、
第２図から明らかなように映像信号のブランキン
グ期間の開始から、サンプリング開始までの時間
toにより、マトリクスパネル上に表示される垂直
方向の画像の開始位置が決まる。 従つて、このような画像表示装置においてはこ
の時間toが変化すると表示された画像にぶれが生
じて画質を損なうから、時間toが常に一定に保た
れるようにする必要がある。 ところで、従来は、この時間toを決めるために
水平同期信号SH1によつてトリガされる単安定マ
ルチバイブレータを用い、その時定数を適当な値
に定めて遅延信号SH2を得ることによつて行なつ
ていた。 しかしながら、従来技術のように単安定マルチ
バイブレータを用いていると、その時定数回路に
比較的大容量のキヤパシタが必要なためIC化が
困難で小形化が難かしくなり、加えて、その出力
に得られる遅延信号SH2のパルス幅が温度や電源
電圧に依存して変化するため、時間toが一定にな
らず表示画像の画質を低下させてしまうなどの欠
点があつた。 本発明の目的は、上記した従来技術の欠点を除
き、常に正確に時間toを決定することができる
上、小形でIC化に適した画像表示装置の信号発
生装置を提供するにある。 この目的を達成するため、本発明は、水平同期
信号パルスの後縁に同期してスタートするサンプ
リングパルスをカウントして時間toを決定するよ
うにした点を特徴とする。 以下、本発明による信号発生装置の実施例を図
面について説明する。 第３図は本発明の基本的構成による一実施例
で、１１は水平同期信号SH1がローレベルのとき
発振してサンプリングパルスCPを発生し、ハイ
レベルのときだけ発振を停止する発振回路、１２
はサンプリングパルスCPをカウントする分周回
路、１３は書き込みパルスCPRを生成するため
の組合わせ論理回路である。 第４図は分周回路１２と論理回路１３の具体的
構成を示す本発明の一実施例で、１４，１５およ
び１６は入力の負の電圧変化で状態を反転するＴ
フリツプフロツプ、１７は入力CPの正の電圧変
化で状態を変化するＤフリツプフロツプで、Ｄ入
力は常に論理“１”（ハイレベル）にしておく。
１８はインバータ、１９は論理積演算を行なう
AND回路である。Ｔフリツプフロツプ１４，１
５，１６とＤフリツプフロツプ１７はリセツト端
子Ｒがハイレベルになるとリセツトされるように
なつている。 次に第５図のタイミングチヤートによつて動作
の説明を行なう。 水平同期パルスSH1が立下ると発振回路１１が
動作を開始してサンプリングパルスCPを発生す
る。フリツプフロツプ１４はこのパルスCPを２
分周して出力Q1を発生し、この出力Q1が次のフ
リツプフロツプ１５で分周されて出力Q2となり、
さらにこの出力Q2がフリツプフロツプ１６で分
周されるため、結局、フリツプフロツプ１７の出
力Q4はサンプリングパルスCPが８個現われたと
きローレベル“０”からハイレベル“１”にな
る。そこで、この出力Q4をAND回路１９の一方
の入力に供給する。 また、このAND回路１９の他方の入力にはサ
ンプリングパルスCPをインバータ１８で反転し
たパルスが供給されている。 従つて、AND回路１９の出力には、水平同期
パルスSH1に続くサンプリングパルスCPの８個
目のパルスの立下りから発生する書き込みパルス
CPRが得られ、時間Toはサンプリングパルス８
個の時間で正確に決定されることになる。 このため、本実施例によれば、発振回路１１の
発振周波数が変動しない限り時間Toは常に一定
に保たれ、温度や電源電圧の変化によつて影響を
受けることがなくなる上、全体がデイジタル回路
で形成されるためIC化が容易である。 次に、第６図は本発明の他の実施例で、時間
Toを任意に変えられるようにしたものである。 第６図において、２０〜２２は、セツト端子Ｓ
およびリセツト端子Ｒを有するＴフリツプフロツ
プであり、セツト端子Ｓにハイレベル“１”の信
号が印加されれば出力は“１”に、リセツト端子
にハイレベル“１”の信号が印加されれば出力は
“０”になる。２３はＤフリツプフロツプ、２４
〜２９はAND回路、３０〜３３はインバータ、
３４はAND回路である。PS1、PS2、PS3は、水
平同期パルスSH1が印加されたとき、Ｔフリツプ
フロツプ２０，２１，２２をそれぞれ０または１
にプリセツトするための端子である。 次に動作について説明する。 第６図において、端子PS1、PS2、PS3のすべ
てに対する入力をローレベル“０”としたときに
はAND回路２５，２７，２９が能動化される。
そこでこのときには、水平同期パルスSH1がＴフ
リツプフロツプ２０，２１，２２のすべてのＲ端
子に印加されるので、これらのフリツプフロツプ
２０，２１，２２の初期状態はすべて０になり、
従つて、サンプリングパルスCPが８個入力され
たとき初めてフリツプフロツプ２３の出力Q4が
ハイレベル“１”になる。つまりこのときには第
４図の実施例と同じく時間Toはサンプリングパ
ルスCPが８個現われるまでの時間となる。 また、端子PS1をハイレベル“１”、端子PS2と
PS3をローレベル“０”としたときには、AND
回路２４，２７，２９が能動化されるので、サン
プリングパルスSH1が供給されたあとの初期状態
ではフリツプフロツプ２０は１、フリツプフロツ
プ２１，２２は０にプリセツトされる。従つて、
このときには７個のサンプリングパルスCPが入
力されたときに初めてフリツプフロツプ２３の出
力Q4がハイレベル“１”になり、時間Toはパル
スCPが７個現われるまでの時間となる。 以下同様に、端子PS1、PS2、PS5に対する入
力を変えることにより第１表に示すように時間
ToをサンプリングパルスCPが１個現われるまで
の時間から８個現われるまでの時間にまで８段階
にわたつて任意に変化させることができる。
【表】
なお、Ｔフリツプフロツプ２０〜２２の数を変
えれば、上記した変化範囲も任意に増減可能なこ
とはいうまでもない。 以上説明したように、本発明によれば、単安定
マルチバイブレータを用いることなくデイジタル
的に必要な時間Toを求めることができるから、
比較的大容量のキヤパシタを使用する必要がな
く、しかも温度変化や電源電圧の変動の影響もほ
とんど受けないから、従来技術の欠点を除いて小
形でIC化が容易な上、動作が正確で再生画面の
劣下をもたらすことのない信号発生装置を提供す
ることができる。
えれば、上記した変化範囲も任意に増減可能なこ
とはいうまでもない。 以上説明したように、本発明によれば、単安定
マルチバイブレータを用いることなくデイジタル
的に必要な時間Toを求めることができるから、
比較的大容量のキヤパシタを使用する必要がな
く、しかも温度変化や電源電圧の変動の影響もほ
とんど受けないから、従来技術の欠点を除いて小
形でIC化が容易な上、動作が正確で再生画面の
劣下をもたらすことのない信号発生装置を提供す
ることができる。
第１図はマトリクス駆動パネル形画像表示装置
の一例を示すブロツク図、第２図はその動作説明
用のタイミングチヤート、第３図は本発明による
信号発生装置の基本的構成を示す一実施例のブロ
ツク図、第４図は本発明のさらに具体的な構成に
よる一実施例のブロツク図、第５図はその動作説
明用のタイミングチヤート、第６図は本発明の他
の実施例を示すブロツク図である。 １１……発振回路、１２……分周回路、１３…
…組合わせ論理回路。
の一例を示すブロツク図、第２図はその動作説明
用のタイミングチヤート、第３図は本発明による
信号発生装置の基本的構成を示す一実施例のブロ
ツク図、第４図は本発明のさらに具体的な構成に
よる一実施例のブロツク図、第５図はその動作説
明用のタイミングチヤート、第６図は本発明の他
の実施例を示すブロツク図である。 １１……発振回路、１２……分周回路、１３…
…組合わせ論理回路。
Claims (1)
- 【特許請求の範囲】 １ 映像信号を１水平走査期間ごとにデイジタル
信号化して中間調を有する画像を表示するマトリ
ツクス画像表示装置に書き込みパルスを供給する
信号発生装置において、 上記映像信号をデイジタル化するためのサンプ
リングパルスを水平同期パルスの後縁から次の水
平同期パルスの前縁までの期間ごとに発生させる
手段と、 上記サンプリングパルスを上記期間ごとにカウ
ントする分周手段と、 上記分周手段が所定数をカウントをした時点で
上記サンプリングパルスを上記マトリツクス画像
表示装置に書き込みパルスとして供給する手段
と、を備えたことを特徴とする画像表示装置の信
号発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15468680A JPS5778598A (en) | 1980-11-05 | 1980-11-05 | Signal generator for image indicator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15468680A JPS5778598A (en) | 1980-11-05 | 1980-11-05 | Signal generator for image indicator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5778598A JPS5778598A (en) | 1982-05-17 |
| JPS641993B2 true JPS641993B2 (ja) | 1989-01-13 |
Family
ID=15589698
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15468680A Granted JPS5778598A (en) | 1980-11-05 | 1980-11-05 | Signal generator for image indicator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5778598A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59212085A (ja) * | 1983-05-18 | 1984-11-30 | Sanyo Electric Co Ltd | マトリツクスパネル画像表示装置 |
| JPS61292682A (ja) * | 1985-06-20 | 1986-12-23 | セイコーエプソン株式会社 | アクテイブ・マトリクス型液晶表示体の駆動回路 |
| US7916135B2 (en) * | 2005-03-08 | 2011-03-29 | Au Optronics Corporation | Timing controller and method of generating timing signals |
-
1980
- 1980-11-05 JP JP15468680A patent/JPS5778598A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5778598A (en) | 1982-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0181174B1 (en) | A matrix-addressed display device | |
| US20060022922A1 (en) | Liquid crystal display device driving method | |
| JPH06230739A (ja) | マルチシンク型液晶ディスプレイ装置 | |
| JP3462744B2 (ja) | 液晶表示制御装置、それを用いた液晶表示装置および情報処理装置 | |
| US6812915B2 (en) | Liquid crystal display device | |
| KR0162529B1 (ko) | 멀티스캔 lcd 용 디스플레이 제어기와 디스플레이 제어방법 | |
| JPS63298287A (ja) | 液晶表示装置 | |
| KR940002290B1 (ko) | 평판형 화상 표시장치 | |
| JP3041951B2 (ja) | 液晶駆動方式 | |
| JPS641993B2 (ja) | ||
| JPS5817958B2 (ja) | ガゾウヒヨウジソウチ ノ パルスハバヘンチヨウシンゴウハツセイソウチ | |
| JP2747326B2 (ja) | 液晶表示装置の駆動回路 | |
| JP3618049B2 (ja) | 液晶表示装置の駆動方法 | |
| JPH0934400A (ja) | 画像表示装置 | |
| JPH10271419A (ja) | 液晶表示装置 | |
| JP2983792B2 (ja) | 表示装置の駆動回路 | |
| JPS62251798A (ja) | カラ−液晶表示装置のインタ−フエ−ス回路 | |
| KR100212835B1 (ko) | 플라즈마 디스플레이 패널을 채용한 모니터 | |
| JP3242297B2 (ja) | 画像表示装置 | |
| JPH06230342A (ja) | 液晶パネルの駆動方法および駆動装置 | |
| KR200147281Y1 (ko) | 투사형 화상표시시스템의 동기신호 극성판별회로 | |
| JP2708111B2 (ja) | クロック発生回路 | |
| JPS59212085A (ja) | マトリツクスパネル画像表示装置 | |
| JPH08140019A (ja) | 画像表示装置 | |
| JPH09152855A (ja) | 映像信号時間圧縮装置 |