JPS642193B2 - - Google Patents

Info

Publication number
JPS642193B2
JPS642193B2 JP57192055A JP19205582A JPS642193B2 JP S642193 B2 JPS642193 B2 JP S642193B2 JP 57192055 A JP57192055 A JP 57192055A JP 19205582 A JP19205582 A JP 19205582A JP S642193 B2 JPS642193 B2 JP S642193B2
Authority
JP
Japan
Prior art keywords
reactor
gas
crystal semiconductor
single crystal
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57192055A
Other languages
Japanese (ja)
Other versions
JPS5895550A (en
Inventor
Shunpei Yamazaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to JP57192055A priority Critical patent/JPS5895550A/en
Publication of JPS5895550A publication Critical patent/JPS5895550A/en
Publication of JPS642193B2 publication Critical patent/JPS642193B2/ja
Granted legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/448—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials
    • C23C16/452—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials by activating reactive gas streams before their introduction into the reaction chamber, e.g. by ionisation or addition of reactive species
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01J—CHEMICAL OR PHYSICAL PROCESSES, e.g. CATALYSIS OR COLLOID CHEMISTRY; THEIR RELEVANT APPARATUS
    • B01J19/00—Chemical, physical or physico-chemical processes in general; Their relevant apparatus
    • B01J19/08—Processes employing the direct application of electric or wave energy, or particle radiation; Apparatus therefor
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/48—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating by irradiation, e.g. photolysis, radiolysis, particle radiation
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium

Landscapes

  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Health & Medical Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Toxicology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Photovoltaic Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Description

【発明の詳細な説明】 本発明は、基板上に、P型またはN型を有する
第1の非単結晶半導体層と、I型を有する第2の
非単結晶半導体層と、P型またはN型を有する第
3の非単結晶半導体層とを、それらの順に形成す
るのに用いる非単結晶半導体層形成用装置に関す
る。
Detailed Description of the Invention The present invention provides a first non-single crystal semiconductor layer having P type or N type, a second non-single crystal semiconductor layer having I type, and a first non-single crystal semiconductor layer having P type or N type on a substrate. The present invention relates to an apparatus for forming a non-single-crystal semiconductor layer, which is used to form a third non-single-crystal semiconductor layer having a mold in that order.

従来の非単結晶半導体層形成用装置は、(1)基板
を反応炉内に配し、その反応炉内のガスを排出
し、そして、反応炉内に第1の半導体材料ガスと
第1の不純物ガスとを含む第1のガスを導入さ
せ、その第1のガスを第1のガスプラズマにイオ
ン化させ、よつて基板上に第1の非単結晶半導体
層を形成する第1の半導体材料を堆積させて第1
の非単結晶半導体層を形成し、(2)次に、反応炉内
を排気し、そして、同じ反応炉内に第2の半導体
材料ガスと第2の不純物ガスとを含む第2のガス
を導入させ、その第2のガスを第2のガスプラズ
マにイオン化させ、よつて、第1の非単結晶半導
体層上に第2の非単結晶半導体層を形成する第2
の半導体材料を堆積させて第2の非単結晶半導体
層を形成し、(3)次に、反応炉内を排気し、そし
て、同じ反応炉内に第3の半導体材料ガスと第3
の不純物ガスとを含む第3のガスを導入させ、そ
の第3のガスを第3のガスプラズマにイオン化さ
せ、よつて、第2の非単結晶半導体層上に第3の
非単結晶半導体層を形成する第3の半導体材料を
堆積させて第3の非単結晶半導体層を形成するよ
うになされた構成を有するのを普通としていた。
A conventional apparatus for forming a non-single crystal semiconductor layer consists of (1) placing a substrate in a reactor, discharging the gas in the reactor, and injecting a first semiconductor material gas and a first semiconductor material into the reactor; introducing a first gas containing an impurity gas and ionizing the first gas into a first gas plasma, thereby forming a first semiconductor material on the substrate to form a first non-single crystal semiconductor layer; Deposit the first
(2) Next, the inside of the reactor is evacuated, and a second gas containing a second semiconductor material gas and a second impurity gas is introduced into the same reactor. and ionizing the second gas into a second gas plasma, thereby forming a second non-single crystal semiconductor layer on the first non-single crystal semiconductor layer.
(3) Next, the reactor is evacuated, and a third semiconductor material gas and a third non-single crystal semiconductor layer are deposited in the same reactor.
A third gas containing an impurity gas of It has been common practice to deposit a third semiconductor material to form a third non-single crystal semiconductor layer.

従つて、従来の非単結晶半導体層形成用装置
は、基板上に、第1、第2及び第3の非単結晶半
導体層を、それらに共通の反応炉を用いて、順次
形成するようになされた構成を有するのを普通と
していた。
Therefore, the conventional non-single-crystal semiconductor layer forming apparatus sequentially forms the first, second, and third non-single-crystal semiconductor layers on a substrate using a common reaction furnace. It was common to have a similar structure.

このため、従来の非単結晶半導体層形成用装置
によれば、第1、第2及び第3の非単結晶半導体
層をそれらの順に順次形成している多数の基板を
形成することを考えた場合、ある1つの基板上に
第2または第3の非単結晶半導体層を形成してい
るときに、それと同時的に、他の基板上に第1ま
たは第2の非単結晶半導体層を形成したりするこ
とができなかつた。
For this reason, according to the conventional non-single crystal semiconductor layer forming apparatus, it has been considered to form a large number of substrates in which first, second and third non-single crystal semiconductor layers are sequentially formed in that order. In this case, when the second or third non-single crystal semiconductor layer is being formed on one substrate, the first or second non-single crystal semiconductor layer is simultaneously formed on another substrate. I couldn't do anything.

従つて、従来の非単結晶半導体層形成用装置
は、第1、第2及び第3の非単結晶半導体層をそ
れらの順に順次形成している多数の基板を形成す
ることを考えた場合、それに、長い時間を必要と
し、従つて、第1、第2及び第3の非単結晶半導
体層をそれらの順に順次形成している多数の基板
を多量的産的に製造することができない、という
欠点を有していた。
Therefore, when considering the formation of a large number of substrates on which first, second, and third non-single crystal semiconductor layers are formed in that order, the conventional apparatus for forming a non-single crystal semiconductor layer can: Moreover, it takes a long time and therefore it is not possible to mass-produce a large number of substrates on which the first, second and third non-single crystal semiconductor layers are sequentially formed. It had drawbacks.

よつて、本発明は、上述した欠点なしに、基板
上に、上述した第1、第2及び第3の非単結晶半
導体層をそれらの順に順次形成することができ
る、新規な非単結晶半導体層形成用装置を提案せ
んとするものである。
Therefore, the present invention provides a novel non-single-crystal semiconductor layer that can sequentially form the above-described first, second, and third non-single-crystal semiconductor layers on a substrate without the above-mentioned drawbacks. The purpose of this paper is to propose a layer-forming device.

本発明による非単結晶半導体層形成用装置によ
れば、基板上に、第1第2及び第3の非単結晶半
導体層を、それぞれ第1、第2及び第3の反応炉
を用いて形成するようになされた構成を有する。
According to the apparatus for forming a non-single-crystal semiconductor layer according to the present invention, the first, second, and third non-single-crystal semiconductor layers are formed on the substrate using the first, second, and third reactors, respectively. It has a configuration configured to do so.

このため、本発明による非単結晶半導体層形成
用装置によれば、第1、第2及び第3の非単結晶
半導体層をそれらの順に順次形成している多数の
基板を連続的に形成することを考えた場合、第1
番目の基板上に第1の非単結晶半導体層を第1の
反応炉を用いて形成して後、その第1番目の基板
上に第2の非単結晶半導体層を第2の反応炉を用
いて形成するとき、それと同時的に、第2番目の
基板上に第1の非単結晶半導体層を第1の反応炉
を用いて形成することができ、また、このように
して、第1番目の基板上に第2の非単結晶半導体
層を第2の反応炉を用いて形成し且つこれと同時
的に第2番目の基板上に第1の非単結晶半導体層
を第1の反応炉を用いて形成して後、第1番目の
基板上に第3の非単結晶半導体層を第3の反応炉
を用いて形成するとき、それと同時的に、第2の
基板上に第2の非単結晶半導体層を第2の反応炉
を用いて形成することができるとともに、第3番
目の基板上に第1の非単結晶半導体層を第1の反
応炉を用いて形成することができる。
Therefore, according to the apparatus for forming a non-single-crystal semiconductor layer according to the present invention, a large number of substrates on which the first, second, and third non-single-crystal semiconductor layers are sequentially formed are formed in succession. If you think about it, the first
A first non-single crystal semiconductor layer is formed on the second substrate using a first reactor, and then a second non-single crystal semiconductor layer is formed on the first substrate using a second reactor. When the first non-single crystal semiconductor layer is formed using the first reactor, the first non-single crystal semiconductor layer can be simultaneously formed on the second substrate using the first reactor; A second non-single crystal semiconductor layer is formed on the second substrate using a second reaction furnace, and simultaneously a first non-single crystal semiconductor layer is formed on the second substrate in the first reaction furnace. When a third non-single crystal semiconductor layer is formed on the first substrate using a third reactor, a second non-single crystal semiconductor layer is simultaneously formed on the second substrate. A non-single crystal semiconductor layer can be formed using the second reactor, and a first non-single crystal semiconductor layer can be formed on the third substrate using the first reactor. can.

従つて、本発明による非単結晶半導体層形成用
装置は、第1、第2及び第3の非単結晶半導体層
をそれらの順に順次形成している多数の基板を形
成することを考えた場合、それに、従来の非単結
晶半導体層形成用装置の場合に比し短い時間しか
必要とせず、従つて、第1、第2及び第3の非単
結晶半導体層をそれらの順に順次形成している多
数の基板を、多量産的に、容易に、製造すること
ができる。
Therefore, the apparatus for forming a non-single-crystal semiconductor layer according to the present invention is suitable for forming a large number of substrates on which the first, second, and third non-single-crystal semiconductor layers are sequentially formed. In addition, it requires a shorter time than the conventional non-single crystal semiconductor layer forming apparatus, and therefore the first, second and third non-single crystal semiconductor layers can be formed in that order. A large number of substrates can be easily manufactured in mass production.

次に図面を伴つて、本発明による非単結晶半導
体層形成用装置の実施例を述べよう。
Next, an embodiment of the apparatus for forming a non-single crystal semiconductor layer according to the present invention will be described with reference to the drawings.

図は、本発明による非単結晶半導体層形成用装
置の実施例を示し、次に述べる構成を有する。
The figure shows an embodiment of an apparatus for forming a non-single crystal semiconductor layer according to the present invention, and has the configuration described below.

すなわち、第1、第2、第3及び第4の系、
、及びを有する。
That is, the first, second, third and fourth systems,
, and has.

第1の系は、シヤツタ44を介して入口30
を連結し且つホモジナイザ34を介して連結して
いる励起室32を具備する反応炉45を有し、こ
の反応炉45内に、基板31が、シヤツタ44を
一時的に開いて、入口30から配されるように構
成されている。
The first system is connected to the inlet 30 via the shutter 44.
A reactor 45 is provided with an excitation chamber 32 connected via a homogenizer 34, and a substrate 31 is placed in the reactor 45 from the inlet 30 by temporarily opening the shutter 44. is configured to be

また、この反応炉45に、励起室32側におい
てガス供給制御手段としてのバルブ38を介して
連結している複数のガス源40,41及び42を
有し、そして、それらガス源40,41及び42
中の所要のものから、基板31上に、第1の非単
結晶半導体層を形成する第1の半導体材料ガスと
第1の非単結晶半導体層にP型またはN型を与え
る第1の不純物ガスとを含む第1のガスが、バル
ブ38を介して、反応炉45内に導入されるよう
になされている。
Further, this reactor 45 has a plurality of gas sources 40, 41, and 42 connected to each other via a valve 38 as a gas supply control means on the excitation chamber 32 side. 42
A first semiconductor material gas for forming a first non-single crystal semiconductor layer and a first impurity for imparting P-type or N-type to the first non-single crystal semiconductor layer are placed on the substrate 31 from among the necessary ones. The first gas containing the gas is introduced into the reactor 45 via the valve 38.

さらに、反応炉45の周りに配された高周波加
熱源35と反応炉45の励起室32の周りに配さ
れた高周波誘導エネルギ源33とを有し、そし
て、その高周波エネルギ源35及び高周波誘導エ
ネルギ源33によつて、反応炉45に導入された
第1のガスを第1のガスプラズマにイオン化させ
るように構成されている。
Furthermore, it has a high frequency heating source 35 arranged around the reactor 45 and a high frequency induction energy source 33 arranged around the excitation chamber 32 of the reaction furnace 45, and the high frequency energy source 35 and the high frequency induction energy Source 33 is configured to ionize a first gas introduced into reactor 45 into a first gas plasma.

また、反応炉45に連結している、外部に延長
している排気管37を有するガス排出手段として
の真空ポンプ36を有し、そして、その真空ポン
プ36によつて、基板31上に第1の非単結晶半
導体層を形成する第1の半導体材料を堆積させる
ために、上述した第1のガスプラズマを流し、且
つ反応炉45内を1気圧以下の圧力に維持させる
ように構成されている。
It also has a vacuum pump 36 as a gas exhaust means connected to the reactor 45 and having an exhaust pipe 37 extending to the outside. In order to deposit the first semiconductor material forming the non-single crystal semiconductor layer, the first gas plasma described above is caused to flow, and the inside of the reactor 45 is maintained at a pressure of 1 atmosphere or less. .

さらに、反応炉45内において、その内に配さ
れた基板31の温度が、上述した高周波エネルギ
源35が制御されることによつて、第1の非単結
晶半導体層が単結晶化されるよりも低い、例えば
室温〜400℃の範囲の温度に維持させるように構
成されている。
Further, in the reactor 45, the temperature of the substrate 31 placed therein is controlled by the above-mentioned high frequency energy source 35, so that the first non-single crystal semiconductor layer is made into a single crystal. The temperature is also maintained at a low temperature, for example in the range of room temperature to 400°C.

以上が、第1の系の構成である。 The above is the configuration of the first system.

第2、第3及び第4の系は、第1の系との対応
部分にそれぞれ′、″、を付して示しているよう
に、詳細説明は省略するが、第1の系と同様の構
成を有する。
The second, third, and fourth systems are similar to the first system, although detailed explanations are omitted, as indicated by ``,'', respectively, on corresponding parts of the first system. It has a configuration.

ただし、第2、第3及び第4の系、、の
反応炉45′,45″及び45は、それぞれシヤ
ツタを介して、反応炉45,45′及び45″に連
結している。また、第4の系の反応炉45″に
は、シヤツタ44′を介して出口59が連結され
ている。
However, the reactors 45', 45'' and 45 of the second, third and fourth systems are connected to the reactors 45, 45' and 45'' through shutters, respectively. Further, an outlet 59 is connected to the fourth system reactor 45'' via a shutter 44'.

また、第2の系のガス源40′,41′及び4
5′中の所要のものから、基板31上に形成され
た第1の非単結晶半導体層上に、第2の非単結晶
半導体層を形成する第2の半導体材料ガスを含む
第2のガスが、バルブ38′を介して、反応炉4
5′内に導入されるようになされている。
In addition, gas sources 40', 41' and 4 of the second system
5', a second gas containing a second semiconductor material gas for forming a second non-single crystal semiconductor layer on the first non-single crystal semiconductor layer formed on the substrate 31; is connected to the reactor 4 via valve 38'.
5'.

さらに、第3の系のガス源40″,41″及び
42″中の所要のものから、基板31上に形成さ
れた第3の非単結晶半導体層を形成する第2の半
導体材料ガスと第3の非単結晶半導体層にP型ま
たはN型を与える第2の不純物ガスとを含む第2
のガスが、バルブ38″を介して、反応炉45″内
に導入されるようになされている。
Furthermore, from the required gas sources 40'', 41'' and 42'' of the third system, a second semiconductor material gas and a second semiconductor material gas for forming the third non-single crystal semiconductor layer formed on the substrate 31 are added. a second impurity gas that gives P type or N type to the non-single crystal semiconductor layer of No. 3;
gas is introduced into the reactor 45'' through the valve 38''.

また、第2の系の高周波加熱源35′及び高
周波誘導エネルギ源33′によつて、反応炉4
5′に導入された第2のガスを第2のガスプラズ
マにイオン化させるようになされている。
Further, the reactor 4 is heated by the high frequency heating source 35' and the high frequency induction energy source 33' of the second system.
The second gas introduced into 5' is ionized into a second gas plasma.

さらに、第3の系の高周波加熱源35″及び
高周波誘導エネルギ33″によつて、反応炉4
5″に導入された第3のガスを第3のガスプラズ
マにイオン化させるようになされている。
Furthermore, the reactor 4 is heated by the high frequency heating source 35'' and high frequency induction energy 33'' of the third system.
5'' is ionized into a third gas plasma.

また、第2の系の真空ポンプ36′によつて、
基板31上の第1の非単結晶半導体層上に第2の
非単結晶半導体層を形成する第2の半導体材料を
堆積させるために、上述した第2のガスプラズマ
を流し、且つ反応炉45′を1気圧以下の圧力に
維持させるようになされている。
Also, by the second system vacuum pump 36',
In order to deposit a second semiconductor material forming a second non-single-crystal semiconductor layer on the first non-single-crystal semiconductor layer on the substrate 31, the second gas plasma described above is supplied and the reactor 45 is ' is maintained at a pressure of 1 atmosphere or less.

さらに、第3の系の真空ポンプ36″によつ
て、基板31上の第2の非単結晶半導体層上に第
3の非単結晶半導体層を形成する第3の半導体材
料を堆積させるために、上述した第3のガスプラ
ズマを流し、且つ反応炉45″を1気圧以下の圧
力に維持させるようになされている。
Further, a third semiconductor material forming a third non-single crystal semiconductor layer is deposited on the second non-single crystal semiconductor layer on the substrate 31 by the third system vacuum pump 36''. , the above-mentioned third gas plasma is supplied, and the reactor 45'' is maintained at a pressure of 1 atmosphere or less.

また、第2及び第3の系及びの高周波エネ
ルギ源35′及び35″によつて、基板31の温度
を、それぞれ第2及び第3の半導体材料がそれぞ
れ第1及び第2の非単結晶半導体層上で単結晶化
されるよりも低い、例えば室温〜400℃の範囲の
温度に維持されるようになされている。
Furthermore, the second and third systems and the high frequency energy sources 35' and 35'' control the temperature of the substrate 31 so that the second and third semiconductor materials, respectively, are connected to the first and second non-single crystal semiconductors, respectively. The temperature is maintained at a temperature lower than that for single crystallization on the layer, for example in the range of room temperature to 400°C.

なお、第4の系においては、ガス源40′″、
41及び42中の所要のものから、反応炉4
5′″中に不活性ガスが導入され、基板31上に形
成された第1、第2及び第3の非単結晶半導体層
がアニールされるようになされている。
Note that in the fourth system, the gas source 40'',
From the required ones in 41 and 42, reactor 4
An inert gas is introduced into the substrate 5'' to anneal the first, second and third non-single crystal semiconductor layers formed on the substrate 31.

以上が、本発明による非単結晶半導体層形成用
装置の実施例の構成である。
The above is the configuration of the embodiment of the apparatus for forming a non-single crystal semiconductor layer according to the present invention.

このような構成によれば、上述したところから
明らかであるので、詳細説明は省略するが、第
1、第2及び第3の非単結晶半導体層を、それぞ
れ第1、第2及び第3の反応炉45,15′及び
45″を用いて形成するようになされた構成を有
するので、本発明による非単結晶半導体層形成用
装置によれば、基板上に、第1第2及び第3の非
単結晶半導体層を、それぞれ第1、第2及び第3
の反応炉を用いて形成するようになされた構成を
有する。
According to such a configuration, it is clear from what has been described above, and detailed explanation will be omitted, but the first, second, and third non-single crystal semiconductor layers are replaced by the first, second, and third non-single crystal semiconductor layers, respectively. Since the apparatus for forming a non-single crystal semiconductor layer according to the present invention has a configuration in which the formation is performed using the reactors 45, 15' and 45'', the first, second and third layers are formed on the substrate. The non-single crystal semiconductor layers are formed into first, second and third layers, respectively.
It has a configuration adapted to be formed using a reactor.

このため、本発明による非単結晶半導体層形成
用装置によれば、第1、第2及び第3の非単結晶
半導体層をそれらの順に順次形成している多数の
基板(それらを第1番目、第2番目、第3番目…
…の基板と称す)を連続的に形成することを考え
た場合、第1番目の基板上に第1の非単結晶半導
体層を第1の反応炉45を用いて形成して後、そ
の第1番目の基板上に第2の非単結晶半導体層を
第2の反応炉45′を用いて形成するとき、それ
と同時的に、第2番目の基板上に第1の非単結晶
半導体層を第1の反応炉45を用いて形成するこ
とができ、また、このようにして、第1番目の基
板上に第2の非単結晶半導体層を第2の反応炉4
5′を用いて形成し且つこれと同時的に第2番目
の基板上に第1の非単結晶半導体層を第1の反応
炉45を用いて形成して後、第1番目の基板上に
第3の非単結晶半導体層を第3の反応炉45″を
用いて形成するとき、それと同時に、第2番目の
基板上に第2の非単結晶半導体層を第2の反応炉
45′を用いて形成することができるとともに、
第3番目の基板上に第1の非単結晶半導体層を第
1の反応炉45を用いて形成することができる。
Therefore, according to the apparatus for forming a non-single-crystal semiconductor layer according to the present invention, a large number of substrates on which the first, second, and third non-single-crystal semiconductor layers are sequentially formed (these are , second, third...
When considering continuous formation of substrates (referred to as substrates of When forming the second non-single crystal semiconductor layer on the first substrate using the second reactor 45', simultaneously forming the first non-single crystal semiconductor layer on the second substrate. In this way, the second non-single crystal semiconductor layer can be formed on the first substrate using the first reactor 45.
5' and at the same time, a first non-single crystal semiconductor layer is formed on the second substrate using the first reactor 45, and then on the first substrate. When forming the third non-single crystal semiconductor layer using the third reactor 45'', at the same time, the second non-single crystal semiconductor layer is formed on the second substrate using the second reactor 45'. It can be formed using
A first non-single crystal semiconductor layer can be formed on the third substrate using the first reactor 45.

従つて、本発明による非単結晶半導体層形成用
装置は、第1、第2及び第3の非単結晶半導体層
をそれらの順に順次形成している多数の基板を形
成することを考えた場合、それに、従来の非単結
晶半導体層形成用装置の場合に比し短い時間しか
必要とせず、従つて、第1、第2及び第3の非単
結晶半導体層をそれらの順に順次形成している多
数の基板を、多量産的に、容易に、製造すること
ができる。
Therefore, the apparatus for forming a non-single-crystal semiconductor layer according to the present invention is suitable for forming a large number of substrates on which the first, second, and third non-single-crystal semiconductor layers are sequentially formed. In addition, it requires a shorter time than the conventional non-single crystal semiconductor layer forming apparatus, and therefore the first, second and third non-single crystal semiconductor layers can be formed in that order. A large number of substrates can be easily manufactured in mass production.

次に上述した本発明による非単結晶半導体層形
成用装置の実施例を、それによつて、100mm四方
の大きさを有し且つ絶縁基板上に透明導電膜が形
成されている構成を有する基板31上に、第1、
第2及び第3の非単結晶半導体層を、それぞれP
型、I型及びN型を有し且つともにSiでなるもの
として形成する場合で、より具体的に述べれば、
次のとおりである。
Next, an embodiment of the apparatus for forming a non-single crystal semiconductor layer according to the present invention described above will be explained using a substrate 31 having a size of 100 mm square and having a structure in which a transparent conductive film is formed on an insulating substrate. Above, first;
The second and third non-single crystal semiconductor layers are each made of P
More specifically, in the case where it is formed as having type, I type and N type and both are made of Si,
It is as follows.

すなわち、第1、第2、第3及び第4の系、
、及びにおける反応炉45,45′、4
5″,45を、ともに縦約350mm、横350mm、高
さ300mmの大きさを有するものとした。
That is, the first, second, third and fourth systems,
Reactor 45, 45', 4 in , and
5'' and 45 each have dimensions of approximately 350 mm in length, 350 mm in width, and 300 mm in height.

また、第1、第2、第3及び第4の系、、
及びにおける励起室32,32′,32″,3
2を、ともに直径約200mm、高さ約200mmを有し
且つ一端面を閉塞している筒体によつて形成され
ているものとした。
In addition, the first, second, third and fourth systems,
Excitation chambers 32, 32', 32'', 3 in and
No. 2 was formed by a cylindrical body having a diameter of about 200 mm, a height of about 200 mm, and one end surface of which was closed.

さらに、入口30及び第1の系の反応炉45
間、第1の系の反応炉45及び第2の系の反
応炉45′間、第2の系の反応炉45′及び第3
の系の反応炉45″間、第3の系の反応炉4
5″及び第4の系の反応炉45″間、第4の系
の反応炉45及び出口59間の壁に、ともに上
述した基板31及び31′を容易に通し得る120mm
×130mmの大きさの開口を有するとして、上述し
た入口30と第1の系の反応炉45との間のシ
ヤツタ44、第1の系の反応炉45と第2の系
の反応炉45′との間、第2の系の反応炉4
5′と第3の系反応炉45″との間、第3の系
の反応炉45″と第4の系の反応炉45との
間のシヤツタ、第4の系の反応炉45と出口
59との間のシヤツタ44′を、ともに上述した
5つの開口を開閉し得るものとした。
Furthermore, the inlet 30 and the reactor 45 of the first system
between the reactor 45 of the first system and the reactor 45' of the second system; between the reactor 45' of the second system and the reactor 45' of the second system
between the reactors 45'' of the third system, and the reactor 4 of the third system.
5'' and the wall between the reactor 45'' of the fourth system, and the wall between the reactor 45 of the fourth system and the outlet 59, both of which can easily pass the substrates 31 and 31'.
The shutter 44 between the inlet 30 and the first system reactor 45, the first system reactor 45 and the second system reactor 45' have an opening of 130 mm in size. During this period, the reactor 4 of the second system
5' and the third system reactor 45'', a shutter between the third system reactor 45'' and the fourth system reactor 45, and a shutter between the fourth system reactor 45 and the outlet 59. The shutter 44' between the shutter 44' and the shutter 44' can both open and close the five openings mentioned above.

また、第1、第2、第3及び第4の系、、
及びのそれぞれにおける上述した反応炉と上
述した励起室との間のホモジナイザ(第1の系
では符号34で示されている)を、多孔性の石英
板によるものとした。
In addition, the first, second, third and fourth systems,
The homogenizer (indicated by the reference numeral 34 in the first system) between the above-mentioned reactor and the above-mentioned excitation chamber in each of and was made of a porous quartz plate.

また、第1、第2、第3及び第4の系、、
及びにおける高周波エネルギ源35,35′,
35″及び35を、ともに高周波を通電させる
ことによつて発熱するヒータでなるものとした。
In addition, the first, second, third and fourth systems,
and high frequency energy sources 35, 35',
35'' and 35 are both made of heaters that generate heat by applying high frequency electricity.

さらに、第1、第2、第3及び第4の系、
、及びにおける高周波誘導エネルギ源3
3,33′,33″及び33を、13.56MHzの周
波数を有し且つ約200Wの電力を有する高周波が
得られるものとした。
Furthermore, first, second, third and fourth systems,
High frequency induced energy source 3 in , and
3, 33', 33'', and 33 were designed to provide a high frequency wave having a frequency of 13.56 MHz and a power of about 200 W.

また、第1、第2、第3及び第4の系、、
及びにおける真空ポンプ36,36′,3
6″及び36を、ロータリポンプとした。
In addition, the first, second, third and fourth systems,
Vacuum pumps 36, 36', 3 in and
6″ and 36 were rotary pumps.

さらに、第1の系において、ガス源40を、
それからSiH4が半導体材料ガスとして得られる
ものとし、また、ガス源41を、水素で希釈され
たB2H6がP型の不純物ガスとして得られるもの
とし、さらに、ガス源42を、窒素ガスがキヤリ
アガスとして得られるものとした。
Furthermore, in the first system, the gas source 40 is
Then, it is assumed that SiH 4 is obtained as a semiconductor material gas, the gas source 41 is assumed that B 2 H 6 diluted with hydrogen is obtained as a P-type impurity gas, and the gas source 42 is a nitrogen gas is obtained as a carrier gas.

また、第2の系において、ガス源40′を、
それからSiH4半導体原料ガスとして得られるも
のとし、また、ガス源42″を、N2がキヤリアガ
スとして得られるものとした。なお、ガス源4
1′は用いないものとした。
In addition, in the second system, the gas source 40' is
Then, SiH 4 was obtained as a semiconductor raw material gas, and the gas source 42'' was assumed to be one in which N 2 was obtained as a carrier gas.
1' was not used.

また、第3の系において、ガス源40″を、
SiH4が半導体原料ガスとして得られるものとし、
また、ガス源41″を、水素で希釈されたPH4が
不純物ガスとし得られるものとし、さらに、ガス
源42″を、N2がキヤリアガスとして得られるも
のとした。
In addition, in the third system, the gas source 40'' is
Assume that SiH 4 is obtained as a semiconductor raw material gas,
Furthermore, the gas source 41'' was one in which PH 4 diluted with hydrogen was obtained as an impurity gas, and the gas source 42'' was one in which N 2 was obtained as a carrier gas.

また、第4の系において、ガス源40′を、
H2が得られるものとし、また、ガス源42を、
N2が得られるものとした。なお、ガス源41
は用いないものとした。
Further, in the fourth system, the gas source 40' is
It is assumed that H 2 is available and that the gas source 42 is
It was assumed that N2 was obtained. Note that the gas source 41
shall not be used.

以上で、100mm四方の大きさを有し且つ絶縁基
板上に透明導電膜が形成されている構成を有する
基板31上に、第1、第2及び第3の非単結晶半
導体層を、それぞれP型、I型及びN型を有し且
つともにSiでなるものとして形成する、上述した
本発明による非単結晶半導体層形成用装置の実施
例が具体的に明らかになつたが、次に、上述した
本発明による非単結晶半導体層形成用装置の実施
例の特徴の理解のために、上述した具体例を用い
て、上述したP型、I型及びN型をそれぞれ有し
且つSiでなる第1、第2及び第3の非単結晶半導
体層を上述した基板31上に形成する方法につい
て、具体例に述べれば次のとおりである。
As described above, the first, second, and third non-single crystal semiconductor layers are formed on the substrate 31, which has a size of 100 mm square and has a structure in which a transparent conductive film is formed on an insulating substrate. A concrete example of the apparatus for forming a non-single crystal semiconductor layer according to the present invention described above, which is formed as a layer having a type, an I type, and an N type, both of which are made of Si, has been specifically clarified. In order to understand the characteristics of the embodiment of the apparatus for forming a non-single crystal semiconductor layer according to the present invention, the above-mentioned specific example will be used to explain A specific example of a method for forming the first, second, and third non-single crystal semiconductor layers on the above-described substrate 31 is as follows.

すなわち、第1の系において、反応炉45内
を真空ポンプ36によつて予め排気した状態で、
反応炉45内に、基板31を予め排気されている
入口30からシヤツタ44を一時的に開いて配
し、次で基板31を高周波エネルギ源35として
のヒータによつて、約250℃の温度に加熱した状
態で、ガス源40,41及び42からそれぞれ半
導体材料ガス、P型の不純物ガス及びキヤリアガ
スとしてのSiH4,B2H6及びN2を、第1のガスと
して、励起室32内に、反応炉45を真空ポンプ
36によつて反応炉45内が0.1Torrの圧力を維
持するように排気しながら、SiH4とB2H6との流
量比が約5ppmとなる値で、導入し、そして、そ
の第1のガスを、高周波エネルギ源35からの熱
と高周波誘電エネルギ源33からの高周波とによ
つて第1のガスプラズマにイオン化し、それによ
つて、基板31上に、P型を有し且つSiでなる第
1の非単結晶半導体層を100Åの厚さに形成した。
That is, in the first system, with the reactor 45 evacuated in advance by the vacuum pump 36,
The substrate 31 is placed in a reactor 45 through a previously evacuated inlet 30 with a shutter 44 temporarily opened, and then the substrate 31 is brought to a temperature of about 250° C. by a heater serving as a high frequency energy source 35. In the heated state, semiconductor material gas, P-type impurity gas, and carrier gas SiH 4 , B 2 H 6 , and N 2 are introduced into the excitation chamber 32 as a first gas from gas sources 40, 41, and 42, respectively. While evacuating the reactor 45 using the vacuum pump 36 to maintain a pressure of 0.1 Torr, SiH 4 and B 2 H 6 were introduced at a flow rate ratio of about 5 ppm. , the first gas is ionized into a first gas plasma by heat from the radio frequency energy source 35 and radio frequency from the radio frequency dielectric energy source 33, thereby forming a P-type plasma on the substrate 31. A first non-single crystal semiconductor layer made of Si and having a thickness of 100 Å was formed.

また、第2の系において、反応炉45′内を
真空ポンプ36′によつて予め排気した状態で、
反応炉45′内に、第1の系の予め排気された
反応炉45から、上述したP型の第1の非単結晶
半導体層を形成してなる基板31をシヤツタを一
時的に開いて配し、次で基板31を高周波エネル
ギ源35としてのヒータによつて、約250℃の温
度に加熱した状態で、ガス源40′及び42′から
それぞれ半導体材料ガス及びキヤリアガスとして
のSiH4及びN2を、第2のガスとして、励起室3
2内に、反応炉45′を真空ポンプ36′によつて
反応炉45′内が0.1Torrの圧力を維持するよう
に排気しながら導入し、そして、その第2のガス
を、高周波エネルギ源35′からの熱と高周波誘
電エネルギ源33′からの高周波とによつて第2
のガスプラズマにイオン化し、それによつて、基
板31上の第1の非単結晶半導体層上に、I型を
有し且つSiでなる第2の非単結晶半導体層を7000
Åの厚さに形成した。
Further, in the second system, while the inside of the reactor 45' is evacuated in advance by the vacuum pump 36',
The substrate 31 on which the above-mentioned P-type first non-single crystal semiconductor layer is formed is placed in the reactor 45' from the previously evacuated reactor 45 of the first system with the shutter temporarily opened. Next, while the substrate 31 is heated to a temperature of about 250° C. by a heater serving as a high-frequency energy source 35, SiH 4 and N 2 are supplied as a semiconductor material gas and a carrier gas from gas sources 40′ and 42′, respectively. as the second gas in the excitation chamber 3
2, the reactor 45' is introduced into the reactor 45' by a vacuum pump 36' while being evacuated so as to maintain a pressure of 0.1 Torr inside the reactor 45', and the second gas is introduced into the reactor 45' by a high frequency energy source 35'. ' and the high frequency from the high frequency dielectric energy source 33'.
is ionized into a gas plasma of 7,000 yen, thereby forming a second non-single crystal semiconductor layer of type I and made of Si on the first non-single crystal semiconductor layer on the substrate 31.
The film was formed to a thickness of Å.

さらに、第3の系において、反応炉45″内
を真空ポンプ36″によつて排気した状態で、反
応炉45″内に、第2の系の予め排気された反
応炉45′から、上述したP型の第1の非単結晶
半導体層及び型の第2の非単結晶半導体層を順
次形成している基板31をシヤツタ44を一時的
に開いて配し、次で基板31を高周波エネルギ源
35としてのヒータによつて、約250℃の温度に
加熱した状態で、ガス源40″,41″及び42″
からそれぞれ半導体材料ガス、N型の不純物ガス
及びキヤリアガスとしてのSiH4、PH4及びN2を、
第3のガスとして励起室32″内に、反応炉4
5″を真空ポンプ36″によつて反応炉45内が
0.1Torrの圧力を維持するように排気しながら、
SiH4とPH4との流量比が約10ppmとなる値で、
導入し、そして、その第3のガスを、高周波エネ
ルギ源35″からの熱と高周波誘電エネルギ源3
3″からの高周波とによつて第3のガスプラズマ
にイオン化し、それによつて、基板31上の第2
の非単結晶半導体層上に、N型を有し且つSiでな
る第3の非単結晶半導体層を200Åの厚さに形成
した。
Furthermore, in the third system, while the inside of the reactor 45'' is evacuated by the vacuum pump 36'', the above-mentioned The substrate 31 on which a P-type first non-single-crystal semiconductor layer and a P-type second non-single-crystal semiconductor layer are sequentially formed is placed with the shutter 44 temporarily open, and then the substrate 31 is exposed to a high-frequency energy source. Gas sources 40'', 41'' and 42'' are heated to a temperature of approximately 250°C by a heater as 35.
SiH 4 , PH 4 and N 2 as semiconductor material gas, N-type impurity gas and carrier gas, respectively,
In the excitation chamber 32'' as a third gas, the reactor 4
5'' to the inside of the reactor 45 using a vacuum pump 36''.
while evacuating to maintain a pressure of 0.1Torr.
The flow rate ratio of SiH 4 and PH 4 is approximately 10 ppm,
and the third gas is exposed to heat from a radio frequency energy source 35'' and a radio frequency dielectric energy source 3.
3'' to form a third gas plasma, thereby causing the second gas on the substrate 31 to ionize into a third gas plasma.
A third non-single-crystal semiconductor layer having N type and made of Si was formed to a thickness of 200 Å on the non-single-crystal semiconductor layer.

また、第4の系において、反応炉45内を
真空ポンプ36によつて排気した状態で、反応
炉45内に、第3の系の予め排気された反応
炉45″から、上述したP型の第1の非単結晶半
導体層、型の第2の非単結晶半導体層及びN型
の第3の非単結晶半導体層を順次形成している基
板31をシヤツタを一時的に開いて配し、次でガ
ス源40及び42からそれぞれH2及びN2
を、不活性ガスとして、励起室32内に、反応
炉45を真空ポンプ36によつて反応炉45
内が1Torrの圧力を維持するように排気しなが
ら導入し、そして、その不活性ガスを、高周波エ
ネルギ源35からの熱と高周波誘電エネルギ源
33からの高周波とによつてガスプラズマにイ
オン化し、それによつて、基板31上の第1、第
2及び第3の非単結晶半導体層をアニールした。
In addition, in the fourth system, while the inside of the reactor 45 is evacuated by the vacuum pump 36, the above-mentioned P-type A substrate 31 on which a first non-single crystal semiconductor layer, a second type non-single crystal semiconductor layer, and a third N-type non-single crystal semiconductor layer are sequentially formed is placed with the shutter temporarily open; Then H 2 and N 2 from gas sources 40 and 42 respectively
is used as an inert gas in the excitation chamber 32, and the reaction furnace 45 is
ionizing the inert gas into a gas plasma by heat from a high frequency energy source 35 and high frequency from a high frequency dielectric energy source 33; As a result, the first, second, and third non-single crystal semiconductor layers on the substrate 31 were annealed.

さらに、第4の系の予め排気された反応炉4
5から、上述した第1、第2及び第3の非単結
晶半導体層を順次形成している上述した基板31
を、シヤツタ44′を一時的に開いてあらかじめ
排気された出口59に取出し、次でその出口59
から、それを外気圧にして、外部に取出した。
Furthermore, a pre-evacuated reactor 4 of the fourth system
5, the above-mentioned substrate 31 on which the above-mentioned first, second and third non-single crystal semiconductor layers are sequentially formed.
is removed to the pre-evacuated outlet 59 by temporarily opening the shutter 44', and then
Then, it was brought to outside pressure and taken outside.

【図面の簡単な説明】[Brief explanation of the drawing]

図は、本発明による非単結晶半導体層形成用装
置の実施例を示す略線図である。
The figure is a schematic diagram showing an embodiment of an apparatus for forming a non-single crystal semiconductor layer according to the present invention.

Claims (1)

【特許請求の範囲】 1 基板が、その上にP型またはN型を有する第
1の非単結晶半導体層を形成させるために配され
る第1の反応炉と、 上記第1の反応炉と第1のシヤツタ手段を介し
て連通し且つ上記第1の非単結晶半導体層を形成
している上記基板が上記第1の非単結晶半導体層
上にI型を有する第2の非単結晶半導体層を形成
するために配される第2の反応炉と、 上記第2の反応炉と第2のシヤツタ手段を介し
て連通し且つ上記第1及び第2の非単結晶半導体
層を形成している上記基板が上記第2の非単結晶
半導体層上にP型またはN型を有する第3の非単
結晶半導体層を形成するために配される第3の反
応炉と、 上記第1の反応炉内に、上記第1の非単結晶半
導体層を形成する第1の半導体材料ガスと上記第
1の非単結晶半導体層にP型またはN型を与える
第1の不純物ガスとを含む第1のガスを導入させ
るための、上記第1の反応炉に、第1のガス供給
制御手段を介して連結している第1のガス源と、 上記第2の反応炉内に、上記第2の非単結晶半
導体層を形成する第2の半導体材料ガスを含む第
2のガスを導入させるための、上記第2の反応炉
に、第2のガス供給制御手段を介して連結してい
る第2のガス源と、 上記第3の反応炉内に、上記第3の非単結晶半
導体層を形成する第3の半導体材料ガスと上記第
3の非単結晶半導体層にP型またはN型を与える
第3の不純物ガスとを含む第3のガスを導入させ
るための、上記第3の反応炉に、第3のガス供給
制御手段を介して連結している第3のガス源と、 上記第1の反応炉内に導入された上記第1のガ
スを第1のガスプラズマにイオン化させるための
第1のガスイオン化手段と、 上記第2の反応炉内に導入された上記第2のガ
スを第2のガスプラズマにイオン化させるための
第2のガスイオン化手段と、 上記第3の反応炉内に導入された上記第3のガ
スを第3のガスプラズマにイオン化させるための
第3のガスイオン化手段と、 上記第1の反応炉内に、上記基板上に上記第1
の非単結晶半導体層を形成する第1の半導体材料
を堆積させるために、上記第1のガスプラズマを
流し、且つ上記第1の反応炉内を、1気圧以下の
圧力に維持させるための、上記第1の反応炉に連
結している第1のガス排出手段と、 上記第2の反応炉内に、上記第1の非単結晶半
導体層上に上記第2の非単結晶半導体層を形成す
る第2の半導体材料を堆積させるために、上記第
2のガスプラズマを流し、且つ上記第2の反応炉
内を、1気圧以下の圧力に維持させるための、上
記第2の反応炉に連結している第2のガス排出手
段と、 上記第3の反応炉内に、上記第2の非単結晶半
導体層上に上記第3の非単結晶半導体層を形成す
る第3の半導体材料を堆積させるために、上記第
3のガスプラズマを流し、且つ上記第3の反応炉
内を、1気圧以下の圧力に維持させるための、上
記第3の反応炉に連結している第3のガス排出手
段と、 上記第1、第2及び第3の反応炉内において、
上記基板の温度を、上記第1、第2及び第3の半
導体材料が、上記基板、上記第1の非単結晶半導
体層及び上記第2の非単結晶半導体層上で単結晶
化されるよりも低い温度に維持させる手段とを有
することを特徴とする非単結晶半導体層形成用装
置。
[Scope of Claims] 1. A first reactor in which a substrate is disposed for forming a first non-single crystal semiconductor layer having P type or N type thereon; a second non-single-crystalline semiconductor in communication with the first shutter means and having an I-type on the first non-single-crystalline semiconductor layer; a second reactor disposed for forming the layer; and a second reactor communicating with the second reactor via a second shutter means and forming the first and second non-single crystal semiconductor layers. a third reactor disposed to form a third non-single crystal semiconductor layer having P-type or N-type on the second non-single crystal semiconductor layer in which the substrate is present; A first semiconductor material gas containing a first semiconductor material gas forming the first non-single crystal semiconductor layer and a first impurity gas imparting P-type or N-type to the first non-single crystal semiconductor layer in the furnace. a first gas source connected to the first reactor via a first gas supply control means for introducing a gas into the second reactor; A second reactor connected to the second reactor via a second gas supply control means for introducing a second gas containing a second semiconductor material gas for forming a non-single crystal semiconductor layer. a gas source, a third semiconductor material gas for forming the third non-single crystal semiconductor layer, and a P-type or N-type gas for the third non-single crystal semiconductor layer in the third reactor; a third gas source connected to the third reactor via a third gas supply control means for introducing a third gas containing a third impurity gas; a first gas ionization means for ionizing the first gas introduced into the reactor into a first gas plasma; a second gas ionization means for ionizing the third gas introduced into the third reactor into a third gas plasma; and a third gas ionization means for ionizing the third gas introduced into the third reactor into a third gas plasma. and, in the first reactor, on the substrate, the first
flowing the first gas plasma and maintaining the inside of the first reactor at a pressure of 1 atmosphere or less in order to deposit a first semiconductor material forming a non-single crystal semiconductor layer; a first gas exhaust means connected to the first reactor; and forming the second non-single crystal semiconductor layer on the first non-single crystal semiconductor layer in the second reactor. connected to the second reactor for flowing the second gas plasma and maintaining the inside of the second reactor at a pressure of 1 atmosphere or less in order to deposit a second semiconductor material; depositing a third semiconductor material forming the third non-single crystal semiconductor layer on the second non-single crystal semiconductor layer in the third reactor; a third gas discharge connected to the third reactor for flowing the third gas plasma and maintaining the pressure in the third reactor at a pressure of 1 atmosphere or less; means; and in the first, second and third reactors,
The temperature of the substrate is set to a temperature higher than that at which the first, second, and third semiconductor materials are monocrystalized on the substrate, the first non-single crystal semiconductor layer, and the second non-single crystal semiconductor layer. and means for maintaining the temperature at a low temperature.
JP57192055A 1982-11-01 1982-11-01 Device for forming non-single crystal semiconductor layer Granted JPS5895550A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57192055A JPS5895550A (en) 1982-11-01 1982-11-01 Device for forming non-single crystal semiconductor layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57192055A JPS5895550A (en) 1982-11-01 1982-11-01 Device for forming non-single crystal semiconductor layer

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP54104452A Division JPS6029295B2 (en) 1979-08-16 1979-08-16 Non-single crystal film formation method

Related Child Applications (6)

Application Number Title Priority Date Filing Date
JP62229326A Division JPS63177416A (en) 1987-09-12 1987-09-12 Film forming equipment
JP62229329A Division JPS63171882A (en) 1987-09-12 1987-09-12 Formation of thin film
JP22932887A Division JPS63171881A (en) 1987-09-12 1987-09-12 Film formation method
JP62229327A Division JPS63177417A (en) 1987-09-12 1987-09-12 Film forming apparatus
JP1323427A Division JPH02217476A (en) 1989-12-13 1989-12-13 Formation of coating film
JP3201580A Division JP2592365B2 (en) 1991-05-10 1991-05-10 Coating method

Publications (2)

Publication Number Publication Date
JPS5895550A JPS5895550A (en) 1983-06-07
JPS642193B2 true JPS642193B2 (en) 1989-01-13

Family

ID=16284862

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57192055A Granted JPS5895550A (en) 1982-11-01 1982-11-01 Device for forming non-single crystal semiconductor layer

Country Status (1)

Country Link
JP (1) JPS5895550A (en)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6067673A (en) * 1983-09-22 1985-04-18 Semiconductor Energy Lab Co Ltd Plasma gaseous phase reaction method
JPS6214417A (en) * 1985-07-12 1987-01-23 Oki Electric Ind Co Ltd Formation of carbon thin film
US5512102A (en) * 1985-10-14 1996-04-30 Semiconductor Energy Laboratory Co., Ltd. Microwave enhanced CVD system under magnetic field
JPH0815540B2 (en) * 1985-12-27 1996-02-21 株式会社日立製作所 Processing equipment
JPH0732130B2 (en) * 1986-05-29 1995-04-10 富士通株式会社 Vapor phase epitaxial growth method
JPS6319811A (en) * 1986-07-14 1988-01-27 Toshiba Corp Manufacture of amorphous silicon film
CA1333547C (en) * 1987-09-11 1994-12-20 Victor Alexander Ettel Metal coating of inorganic fibers and solid particulates
JPS63171882A (en) * 1987-09-12 1988-07-15 Shunpei Yamazaki Formation of thin film
JPS63171881A (en) * 1987-09-12 1988-07-15 Shunpei Yamazaki Film formation method
CN100361278C (en) * 2002-08-30 2008-01-09 株式会社日立高新技术 Method for judging semiconductor manufacturing process state and semiconductor manufacturing device
JP4789412B2 (en) * 2002-12-10 2011-10-12 株式会社半導体エネルギー研究所 Plasma processing equipment

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1342972A (en) * 1971-08-28 1974-01-10 Wildt Mellor Bromley Ltd Knitting machine needle
JPS51106632A (en) * 1975-03-17 1976-09-21 Citizen Watch Co Ltd BUTSUPINSHORISOCHI
JPS531465A (en) * 1976-06-25 1978-01-09 Matsushita Electric Ind Co Ltd Manufacturer for semiconductor mono crystal thin film and its manufacturing unit
JPS5337718A (en) * 1976-09-21 1978-04-07 Asahi Glass Co Ltd Laminated glass with heating wire incorporated therein
JPS557553Y2 (en) * 1977-02-24 1980-02-20
JPS5713336Y2 (en) * 1977-04-26 1982-03-17
JPS54153740A (en) * 1978-05-25 1979-12-04 Ulvac Corp Continuous vacuum treatment apparatus
JPS6029295B2 (en) * 1979-08-16 1985-07-10 舜平 山崎 Non-single crystal film formation method

Also Published As

Publication number Publication date
JPS5895550A (en) 1983-06-07

Similar Documents

Publication Publication Date Title
US4543267A (en) Method of making a non-single-crystalline semi-conductor layer on a substrate
JPS62152171A (en) Thin-film transistor
JP3146112B2 (en) Plasma CVD equipment
US4834023A (en) Apparatus for forming deposited film
JPS5895550A (en) Device for forming non-single crystal semiconductor layer
JPS62156813A (en) Thin film semiconductor element and forming method thereof
JPS62151572A (en) Deposited film forming device
JP2562686B2 (en) Plasma processing device
JPS6296675A (en) Formation of deposited film
JPS63234513A (en) Deposition film formation
JPS59201412A (en) Manufacturing equipment of amorphous semiconductor element
JPS6299463A (en) Deposited film formation
JPS6296674A (en) Formation of deposited film
JPH0562917A (en) Manufacture of amorphous silicon thin film
JPS62230978A (en) Deposited film forming device
JPH0546093B2 (en)
JPS61199626A (en) Multilayer thin film formation equipment
JPS6153784A (en) Manufacture of photovoltaic element
JPS62149116A (en) Method for manufacturing thin film laminated superlattice structure
JPH04367222A (en) Method and apparatus for formation of nonsingle-crystal silicon film
JPS62164881A (en) Deposited film forming device
JPS6132513A (en) Thin film growing method
JPH048939B2 (en)
JPS61261481A (en) Method and apparatus for forming thin film
JPS62158872A (en) Multi-layered structure of thin film and its formation