JPS643047B2 - - Google Patents

Info

Publication number
JPS643047B2
JPS643047B2 JP57087879A JP8787982A JPS643047B2 JP S643047 B2 JPS643047 B2 JP S643047B2 JP 57087879 A JP57087879 A JP 57087879A JP 8787982 A JP8787982 A JP 8787982A JP S643047 B2 JPS643047 B2 JP S643047B2
Authority
JP
Japan
Prior art keywords
film
substrate
single crystal
polycrystalline
semiconductor film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57087879A
Other languages
English (en)
Other versions
JPS5825222A (ja
Inventor
Hiroyuki Tango
Yoshihisa Mizutani
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP57087879A priority Critical patent/JPS5825222A/ja
Publication of JPS5825222A publication Critical patent/JPS5825222A/ja
Publication of JPS643047B2 publication Critical patent/JPS643047B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3238—Materials thereof being insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3451—Structure
    • H10P14/3452—Microstructure
    • H10P14/3458—Monocrystalline
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H10P14/3808—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H10P14/382—Scanning of a beam

Landscapes

  • Recrystallisation Techniques (AREA)

Description

【発明の詳細な説明】 〈発明の技術分野〉 本発明は改良された半導体装置の製造方法に関
する。
〈発明の技術的背景とその問題点〉 従来、シリコン（Si）基板なる単結晶基板表面
を熱酸化してSiO2膜を形成し、さらにCVD法に
よりSi膜を被着する工程がICの分野で広く用いら
れている。然しながらSiO2膜上に被着したSi膜
は単結晶とはならず多結晶Si膜となる。多結晶Si
膜の抵抗値はかなり高く、従つてゲート電極或い
は配線材料としてこのような多結晶Si膜を用いた
半導体装置における動作速度を制限する大きな要
因となつていた。
〈発明の目的〉 本発明によればこの様な絶縁体膜上の非単結晶
半導体膜を単結晶化せしめ、より速い動作速度が
要求される半導体装置の製造方法を提供すること
が出来る。
〈発明の概要〉 単結晶基板に該基板の露出部と同一面を有しこ
の基板に埋設された絶縁体膜を設ける工程と、前
記絶縁体膜上および前記露出基板上に平坦な非単
結晶半導体膜を形成する工程と、前記非単結晶半
導体膜のうち選択された領域のみエネルギービー
ム照射により前記露出部から単結晶化し非選択領
域を非単結晶半導体膜のまま残す工程とを具備し
てなることを特徴とする。
〈発明の実施例〉 以下本発明の実施例を図面を参照して詳述す
る。
先ず単結晶基板なるSi基板１の主面に1000℃の
ウエツトO2中で熱酸化し絶縁体膜として8000Å
厚のSiO2膜２を成長させる（第１図ａ）。ここで
公知の耐熱酸化膜を用いたる選択酸化法によりSi
基板１の主面に酸化膜のない開孔部３を設けてい
る。これは耐熱酸化膜下に薄いバツフア酸化膜を
挟んで選択酸化を行ない、その後耐熱酸化膜、バ
ツフア酸化膜除去により開孔部３を形成出来る。
バツフア酸化膜を残した部分は薄いSiO2膜４と
して示した。このように選択酸化によるコプラナ
技術を用いることにより表面の平担化が為されて
いる。
次に全面に4000Å厚の多結晶Si膜５をCVD形
成し（第１図ｂ）、さらに200KeVの加速電圧で
３×1016／cm2のSiイオンをイオン打込み６する
（第１図ｃ）。このイオン打込みは多結晶Si膜５の
内部に欠陥を生じせしめ、その後のエネルギービ
ーム照射に際してエネルギー吸収を効果的に行な
わせるためのものである。
この状態でエネルギービーム例えばレーザー光
を照射７することにより多結晶Si膜５を開孔部３
からSiO2膜２上に亘り、開孔部を介して隣接す
るSi基板１を成長種として単結晶化せしめる。多
結晶Si膜５の領域５ａそして領域５ｂという具合
に順次レーザー光を走査しながら照射して行くこ
とにより（第１図ｄ，ｅ）単結晶化された既照射
部分の結晶方位にならつて順次単結晶化され、遂
には全面の多結晶Si膜５を単結晶化することが出
来る。
Si基板１に隣接する多結晶シリコンへのレーザ
ー照射により、多結晶Siは極めて短時間で溶融、
再固化を行なうが、このとき開孔部３を介して隣
接するSi基板１を成長種としてエピタキシヤル成
長し、基板Siと同一の結晶方位を有する単結晶が
成長する。エネルギービーム照射に際しては、そ
のビーム径、エネルギー密度を設定することによ
り実質的に多結晶Si膜５にのみエネルギーを与
え、SiO2膜２及びその下に対しては熱的影響を
与えないようにすることも可能である。
第２図は全面にビーム照射が為され単結晶化が
行なわれたSi層を用いて第１のMISトランジスタ
のゲート電極８、配線９及びアクテイブ領域とし
て能動素子なる第２のMISトランジスタ１０を形
成したものである。ここに１１，１２はソース、
１３，１４はドレイン、１５，１６は夫々第２の
トランジスタのゲート酸化膜及びゲート電極であ
る。
ゲート電極８、配線９は単結晶化により数Ω／
□以下の抵抗値となり多結晶シリコンを用いた場
合の1/10程度の値となつた。ゲート電極８、配線
９へはエネルギービーム照射前又は後適当な時期
にＰ，Ｂ，As等の不純物を導入し低抵抗化を図
る。
又、アクテイブ領域１０は高速化が為され、又
島状に形成され、バルク素子に比べて所謂SOS構
造のトランジスタと同様な効果を享受することが
出来る。
又、予めエネルギービーム照射する半導体層を
パターニングしておくことによりエネルギー吸収
能が高まり単結晶化を促進することが出来る。
上記実施例に於いては基板、半導体膜材料とし
てSiを例としたが、その他GeやGaAsの様な材料
にも適用できることはもちろんである。またイオ
ン打込みも先述Siに限らず、Ge等の半導体元素、
Ar等の不活性元素、As，ｐ，Ｂ等のＮ又はＰ導
電型を与える元素のイオンを用いてもよい。さら
に、エネルギービームとしてレーザービームを用
いているが、その他電子線、Ｘ線等の照射によつ
ても同様の効果をあげることが出来る。又、多結
晶シリコンの代わりに非晶質シリコン膜を用いて
も良い。
また、上記実施例では、多結晶シリコン層５全
面にエネルギービーム照射を行なつているが高抵
抗素子を製作する場合の様に、照射を選択的に行
ない所定領域を多結晶シリコンのまま残こすこと
も可能である。
また、本実施例では単結晶化の種として半導体
基板を用いているが、サフアイア、スピネルの様
な絶縁性基板を用いることも出来る。第３図に本
発明をこのSOSに応用した例を示す。
〈発明の効果〉 以上、説明したように本発明の方法は、トラン
ジスタ、ゲート電極、配線、高抵抗素子、容量素
子等に利用することが出来るが、例えばアクテイ
ブ領域１０として示したようにフイールド領域上
に能動素子を設けるなど、又層を重ねてさらに絶
縁体層と単結晶層を幾重にも重ねることが出来、
従来横方向に広がつた面積に配置されていたデバ
イスを縦方向につみ重ねた構造に出来ることにな
りデバイスの集積度を極端に高めることが出来
る。
以上説明したように本発明は単結晶基板に該基
板の露出部と同一面を有しこの基板に埋設された
絶縁体膜を設ける工程と、前記絶縁体膜上および
前記露出基板上に平坦な非単結晶半導体膜を形成
する工程と、前記非単結晶半導体膜のうち選択さ
れた領域のみエネルギービーム照射により前記露
出部から単結晶化し非選択領域を非単結晶半導体
膜のまま残す工程とを具備してなる半導体装置の
製造方法であり本発明の主旨を逸脱しない限り
種々変更を加え得ることは勿論である。
【図面の簡単な説明】
第１図ａ〜ｅは本発明を説明する為の断面図、
第２図は本発明の実施例を説明する断面図、第３
図はサフアイア基板を用いた実施例を説明する断
面図である。 図に於いて、１……Si基板、２……SiO2膜、
３……開孔部、５……多結晶Si膜、７……エネル
ギービーム照射、８，１６……ゲート電極、９…
…配線、１０……第２のトランジスタ、１１，１
２……ソース領域、１３，１４……ドレイン領
域、１５……ゲートSiO2膜、２０……単結晶サ
フアイア基板、２１……エピタキシヤルSi層、２
２……SiO2膜、２３……開孔部、２４……単結
晶化されたSi膜。

Claims (1)

  1. 【特許請求の範囲】 １ 単結晶基板に該基板の露出部と同一面を有し
    この基板に埋設された絶縁体膜を設ける工程と、
    前記絶縁体膜上および前記露出基板上に平坦な非
    単結晶半導体膜を形成する工程と、前記非単結晶
    半導体膜のうち選択された領域のみエネルギービ
    ーム照射により前記露出部から単結晶化し非選択
    領域を非単結晶半導体膜のまま残す工程とを具備
    してなることを特徴とする半導体装置の製造方
    法。 ２ 前記非単結晶半導体膜のまま残された非選択
    領域を高抵抗素子として用いることを特徴とする
    特許請求の範囲第１項記載の半導体装置の製造方
    法。
JP57087879A 1982-05-26 1982-05-26 半導体装置の製造方法 Granted JPS5825222A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57087879A JPS5825222A (ja) 1982-05-26 1982-05-26 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57087879A JPS5825222A (ja) 1982-05-26 1982-05-26 半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP14327079A Division JPS5667923A (en) 1979-11-07 1979-11-07 Preparation method of semiconductor system

Publications (2)

Publication Number Publication Date
JPS5825222A JPS5825222A (ja) 1983-02-15
JPS643047B2 true JPS643047B2 (ja) 1989-01-19

Family

ID=13927146

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57087879A Granted JPS5825222A (ja) 1982-05-26 1982-05-26 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS5825222A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6336515A (ja) * 1986-07-30 1988-02-17 Sony Corp 半導体単結晶薄膜の製造方法
JPS6445975A (en) * 1987-08-12 1989-02-20 Nippon Kokan Kk Cavitation detecting device for pump

Also Published As

Publication number Publication date
JPS5825222A (ja) 1983-02-15

Similar Documents

Publication Publication Date Title
US4969031A (en) Semiconductor devices and method for making the same
US4463492A (en) Method of forming a semiconductor device on insulating substrate by selective amorphosization followed by simultaneous activation and reconversion to single crystal state
US4381201A (en) Method for production of semiconductor devices
JPS643045B2 (ja)
US4596604A (en) Method of manufacturing a multilayer semiconductor device
US4437225A (en) Method of forming SOS devices by selective laser treatment and reactive formation of isolation regions
EP0041776B2 (en) Method of manufacturing a semiconductor device comprising an isolation structure
JPS6246989B2 (ja)
KR100737662B1 (ko) 박막반도체장치 및 그 제조방법
JPS643046B2 (ja)
JPH0580159B2 (ja)
JP2718074B2 (ja) 薄膜半導体層の形成方法
JPS6342417B2 (ja)
JPS5885520A (ja) 半導体装置の製造方法
JPH0467336B2 (ja)
JPS5825222A (ja) 半導体装置の製造方法
JPH05166839A (ja) 半導体装置およびその製造方法
JPS5825271A (ja) 半導体装置の製造方法
JPH05299349A (ja) Ｓｏｉ基板の製造方法
JPS6360551B2 (ja)
JPH0395937A (ja) Ｓｏｉ型半導体装置及びその製造方法
JPH0236050B2 (ja)
JPS5837952A (ja) 半導体装置およびその製造方法
JPS61166074A (ja) 絶縁ゲ−ト型トランジスタ及びその製造方法
JP2526380B2 (ja) 多層半導体基板の製造方法