JPS6430837U - - Google Patents
Info
- Publication number
- JPS6430837U JPS6430837U JP12680087U JP12680087U JPS6430837U JP S6430837 U JPS6430837 U JP S6430837U JP 12680087 U JP12680087 U JP 12680087U JP 12680087 U JP12680087 U JP 12680087U JP S6430837 U JPS6430837 U JP S6430837U
- Authority
- JP
- Japan
- Prior art keywords
- pads
- pair
- electrical
- semiconductor
- semiconductor wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
第１図は本考案に係る半導体ウエーハ及び半導
体ウエーハを構成する半導体素子の拡大図である
。第２図は、従来の半導体ウエーハ及び半導体素
子の拡大図、第３図は半導体素子の特性測定時の
状態を示す正面図である。 １……半導体素子、２……半導体ウエーハ、７
……パツド、８……ブリツジ。
体ウエーハを構成する半導体素子の拡大図である
。第２図は、従来の半導体ウエーハ及び半導体素
子の拡大図、第３図は半導体素子の特性測定時の
状態を示す正面図である。 １……半導体素子、２……半導体ウエーハ、７
……パツド、８……ブリツジ。
Claims (1)
- 半導体ウエーハ上に格子状に形成配列された半
導体素子に、一対の電気的パツドを接近して設け
、かつ、前記パツド間に、特性測定の結果不良と
判定された場合に過電流によつて焼き切られる不
良マーキング用ブリツジを渡設したことを特徴と
する半導体素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12680087U JPS6430837U (ja) | 1987-08-19 | 1987-08-19 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12680087U JPS6430837U (ja) | 1987-08-19 | 1987-08-19 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6430837U true JPS6430837U (ja) | 1989-02-27 |
Family
ID=31378646
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12680087U Pending JPS6430837U (ja) | 1987-08-19 | 1987-08-19 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6430837U (ja) |
-
1987
- 1987-08-19 JP JP12680087U patent/JPS6430837U/ja active Pending