JPS643337B2 - - Google Patents
Info
- Publication number
- JPS643337B2 JPS643337B2 JP57008793A JP879382A JPS643337B2 JP S643337 B2 JPS643337 B2 JP S643337B2 JP 57008793 A JP57008793 A JP 57008793A JP 879382 A JP879382 A JP 879382A JP S643337 B2 JPS643337 B2 JP S643337B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon oxide
- lift
- oxide film
- material layer
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
Landscapes
- Weting (AREA)
Description
【発明の詳細な説明】
本発明は、半導体装置における酸化シリコン膜
の微細加工法に関する。
の微細加工法に関する。
半導体装置における層間絶縁膜あるいは保護膜
としては、酸化シリコン膜が最も広く使用されて
いる。この酸化シリコンの微細加工には、従来か
ら、エツチング法が使用されている。すなわち、
所定の処理を施した半導体基板上に酸化シリコン
膜を形成した後、通常ホトレジストから成るパタ
ンをマスクとして、プラズマエツチング法等によ
り微細加工する方法である。一方、酸化シリコン
膜の簡便な加工法として、リフトオフによる方法
も広く使用されている。この方法は、エツチング
法とは異なり、最初に、通常ホトレジストから成
るリフトオフ材層のパタンを形成し、その後に、
酸化シリコン膜の形成を行う。この膜の形成に
は、真空蒸着法やスパツタリングが用いられる
が、後者の方がより広く使用されている。この理
由は、スパツタリングでは、低基板温度で優れた
特性の膜を形成できる。
としては、酸化シリコン膜が最も広く使用されて
いる。この酸化シリコンの微細加工には、従来か
ら、エツチング法が使用されている。すなわち、
所定の処理を施した半導体基板上に酸化シリコン
膜を形成した後、通常ホトレジストから成るパタ
ンをマスクとして、プラズマエツチング法等によ
り微細加工する方法である。一方、酸化シリコン
膜の簡便な加工法として、リフトオフによる方法
も広く使用されている。この方法は、エツチング
法とは異なり、最初に、通常ホトレジストから成
るリフトオフ材層のパタンを形成し、その後に、
酸化シリコン膜の形成を行う。この膜の形成に
は、真空蒸着法やスパツタリングが用いられる
が、後者の方がより広く使用されている。この理
由は、スパツタリングでは、低基板温度で優れた
特性の膜を形成できる。
一般に、スパツタリングによる酸化シリコン膜
は、ターゲツトとして溶融石英などの酸化シリコ
ン物を使用し、アルゴンガスを導入して形成され
る。すなわち、膜形成を行うための容器内に所定
の圧力までアルゴンなどの不活性ガスを導入し、
ターゲツトを設置した電極に高周波電圧を印加し
て放電を行わせることにより、不活性ガスのイオ
ンをターゲツトの表面に衝撃する。この際、ター
ゲツトの表面からターゲツト構成原子が放出さ
れ、所定の位置に設けた基板上に酸化シリコン膜
が形成される。従つて、この方法によれば、酸化
シリコン膜を低基板温度で形成できる。さらに、
種々の方向からターゲツト構成原子が飛来し、堆
積するため、複雑な表面凹凸を有する基板上にも
一様に酸化シリコン膜を形成できる。
は、ターゲツトとして溶融石英などの酸化シリコ
ン物を使用し、アルゴンガスを導入して形成され
る。すなわち、膜形成を行うための容器内に所定
の圧力までアルゴンなどの不活性ガスを導入し、
ターゲツトを設置した電極に高周波電圧を印加し
て放電を行わせることにより、不活性ガスのイオ
ンをターゲツトの表面に衝撃する。この際、ター
ゲツトの表面からターゲツト構成原子が放出さ
れ、所定の位置に設けた基板上に酸化シリコン膜
が形成される。従つて、この方法によれば、酸化
シリコン膜を低基板温度で形成できる。さらに、
種々の方向からターゲツト構成原子が飛来し、堆
積するため、複雑な表面凹凸を有する基板上にも
一様に酸化シリコン膜を形成できる。
第１図には、スパツタリングにより形成した酸
化シリコン膜のリフトオフによる微細加工工程を
示す。所定の処理を施した基板１１上に、垂直に
近い側壁傾斜を有する、通常ホトレジストから成
るリフトオフ材層１２のパタンを形成し（ａ図参
照）、酸化シリコン膜１３を形成する（ｂ図参
照）。この際、上述したように、酸化シリコン膜
は、平坦部だけでなく、リフトオフ材層パタンの
側壁にも形成される。この側壁の膜は、平坦部よ
りも脆弱となり、弗酸等の腐食溶液に対して著し
く大きなエツチング速度を有する。この性質を利
用し、リフトオフを安定して行う目的で、第１図
ｂにおける試料を、弗酸系の腐食溶液に短時間浸
す、スライトエツチングを施し、リフトオフ材層
の側壁における酸化シリコン膜を除去する（ｃ図
参照）。その後、リフトオフ材層１２を除去する
と、微細加工が完了する（ｄ図参照）。しかしな
がら、酸化シリコン膜の形成に、通常の方法、す
なわち、スパツタリング用ガスとしてアルゴン単
独を使用する方法では、平坦部の膜も充分にち密
ではなく、次に示す欠点がある。まず、平坦部に
おける膜のエツチング速度も大きいために、リフ
トオフ材層の側壁における膜とのエツチング速度
比を充分に大きくできずスライトエツチングによ
り膜厚が著しく薄くなることである。さらに、こ
のスライトエツチング条件が不適切であると、リ
フトオフ材層周辺部の酸化シリコン膜も除去さ
れ、所望の大きさのパタンが得られなくなり、パ
タンの精度が劣化する。一方、堆積時の酸化シリ
コン膜厚をリフトオフ材層よりも厚くすると、リ
フトオフ材層側壁の酸化シリコン膜を除去するた
めのスライトエツチング時間が長くなり、パタン
の精度がますます劣化する。
化シリコン膜のリフトオフによる微細加工工程を
示す。所定の処理を施した基板１１上に、垂直に
近い側壁傾斜を有する、通常ホトレジストから成
るリフトオフ材層１２のパタンを形成し（ａ図参
照）、酸化シリコン膜１３を形成する（ｂ図参
照）。この際、上述したように、酸化シリコン膜
は、平坦部だけでなく、リフトオフ材層パタンの
側壁にも形成される。この側壁の膜は、平坦部よ
りも脆弱となり、弗酸等の腐食溶液に対して著し
く大きなエツチング速度を有する。この性質を利
用し、リフトオフを安定して行う目的で、第１図
ｂにおける試料を、弗酸系の腐食溶液に短時間浸
す、スライトエツチングを施し、リフトオフ材層
の側壁における酸化シリコン膜を除去する（ｃ図
参照）。その後、リフトオフ材層１２を除去する
と、微細加工が完了する（ｄ図参照）。しかしな
がら、酸化シリコン膜の形成に、通常の方法、す
なわち、スパツタリング用ガスとしてアルゴン単
独を使用する方法では、平坦部の膜も充分にち密
ではなく、次に示す欠点がある。まず、平坦部に
おける膜のエツチング速度も大きいために、リフ
トオフ材層の側壁における膜とのエツチング速度
比を充分に大きくできずスライトエツチングによ
り膜厚が著しく薄くなることである。さらに、こ
のスライトエツチング条件が不適切であると、リ
フトオフ材層周辺部の酸化シリコン膜も除去さ
れ、所望の大きさのパタンが得られなくなり、パ
タンの精度が劣化する。一方、堆積時の酸化シリ
コン膜厚をリフトオフ材層よりも厚くすると、リ
フトオフ材層側壁の酸化シリコン膜を除去するた
めのスライトエツチング時間が長くなり、パタン
の精度がますます劣化する。
以上説明したように、従来方法では厚い酸化シ
リコン膜を精度良く微細加工することが出来なか
つたため、半導体装置の歩留りや信頼性が著しく
低下する欠点があつた。
リコン膜を精度良く微細加工することが出来なか
つたため、半導体装置の歩留りや信頼性が著しく
低下する欠点があつた。
本発明は、以上の欠点を除去するために、リフ
トオフ材層パタンの側壁における酸化シリコン膜
の特性を脆弱に保つた状態で、平坦部での膜をち
密化することを目的とする。
トオフ材層パタンの側壁における酸化シリコン膜
の特性を脆弱に保つた状態で、平坦部での膜をち
密化することを目的とする。
前記の目的を達成するため、本発明はリフトオ
フ材層を有する半導体基板上に、５乃至20モル％
の水素を含有するアルゴンガス中でのスパツタリ
ングによつて、酸化シリコン膜を形成する工程
と、前記リフトオフ材層の側壁における前記酸化
シリコン膜をエツチング液によつて除去する工程
と、前記リフトオフ材層を前記半導体基板から除
去する工程を含むことを特徴とする半導体装置の
製造方法を発明の要旨とするものである。
フ材層を有する半導体基板上に、５乃至20モル％
の水素を含有するアルゴンガス中でのスパツタリ
ングによつて、酸化シリコン膜を形成する工程
と、前記リフトオフ材層の側壁における前記酸化
シリコン膜をエツチング液によつて除去する工程
と、前記リフトオフ材層を前記半導体基板から除
去する工程を含むことを特徴とする半導体装置の
製造方法を発明の要旨とするものである。
次に本発明の実施例を添附図面について説明す
る。なお実施例は一つの例示であつて、本発明の
精神を逸脱しない範囲内で、種々の変更あるいは
改良を行いうることは云うまでもない。
る。なお実施例は一つの例示であつて、本発明の
精神を逸脱しない範囲内で、種々の変更あるいは
改良を行いうることは云うまでもない。
第２図は、本発明の製造方法すなわち５乃至20
モル％の水素を含有するアルゴンガス中でのスパ
ツタリングによつて、垂直に近い側壁を有するリ
フトオフ材層２１のパタンを塔載した基板２２上
に、酸化シリコン膜２３，２４を形成したときの
形成状況を示す。従来法と同様にリフトオフ材層
２１の側壁にも酸化シリコン膜２３が厚く形成さ
れる（第２図ａ参照）。しかしながら、この側壁
での膜２３は脆弱である。その結果、側壁には、
緩衝弗酸溶液によるエツチング速度が、1μｍ／
分以上の膜が形成でき、一方、平坦部での酸化シ
リコン膜２４のエツチング速度は、約0.5μｍ／分
から0.1μｍ／分以下に小さくできる。すなわち、
側壁での膜に対するエツチング速度比を、アルゴ
ンガス単独の場合の値の約２から10以上に改善で
きる。さらに、側壁での脆弱な膜の領域と、ち密
な膜の領域との間の境間が、リフトオフ材層パタ
ンの下端から膜表面に向つて形成できる。このよ
うに本方法によれば、リフトオフ材層のパタンの
側壁には脆弱な酸化シリコン膜を、平坦な部分に
はち密な酸化シリコン膜を選択的に形成できるば
かりでなく、上記酸化シリコン膜間に明瞭な境界
が形成される。したがつて、本方法をリフトオフ
に適用すると、従来法と異り、リフトオフ材層側
壁の膜の除去を安定化でき、リフトオフ材層より
も厚い酸化シリコン膜の微細加工も容易となる。
さらに、第２図ｂに示すように、リフトオフした
酸化シリコン膜の下端部がリフトオフ材層２１の
下端部と接して形成されるために、パタン精度も
向上できる。さらに、この酸化シリコン膜パタン
の側壁に傾斜を付与できる。このために、この酸
化シリコン膜パタン上での一様な配線の形成が容
易となる利点も生じてくる。尚第２図ｂ工程の後
でリフトオフ材層を除去することは第１図におけ
る工程と同様である。
モル％の水素を含有するアルゴンガス中でのスパ
ツタリングによつて、垂直に近い側壁を有するリ
フトオフ材層２１のパタンを塔載した基板２２上
に、酸化シリコン膜２３，２４を形成したときの
形成状況を示す。従来法と同様にリフトオフ材層
２１の側壁にも酸化シリコン膜２３が厚く形成さ
れる（第２図ａ参照）。しかしながら、この側壁
での膜２３は脆弱である。その結果、側壁には、
緩衝弗酸溶液によるエツチング速度が、1μｍ／
分以上の膜が形成でき、一方、平坦部での酸化シ
リコン膜２４のエツチング速度は、約0.5μｍ／分
から0.1μｍ／分以下に小さくできる。すなわち、
側壁での膜に対するエツチング速度比を、アルゴ
ンガス単独の場合の値の約２から10以上に改善で
きる。さらに、側壁での脆弱な膜の領域と、ち密
な膜の領域との間の境間が、リフトオフ材層パタ
ンの下端から膜表面に向つて形成できる。このよ
うに本方法によれば、リフトオフ材層のパタンの
側壁には脆弱な酸化シリコン膜を、平坦な部分に
はち密な酸化シリコン膜を選択的に形成できるば
かりでなく、上記酸化シリコン膜間に明瞭な境界
が形成される。したがつて、本方法をリフトオフ
に適用すると、従来法と異り、リフトオフ材層側
壁の膜の除去を安定化でき、リフトオフ材層より
も厚い酸化シリコン膜の微細加工も容易となる。
さらに、第２図ｂに示すように、リフトオフした
酸化シリコン膜の下端部がリフトオフ材層２１の
下端部と接して形成されるために、パタン精度も
向上できる。さらに、この酸化シリコン膜パタン
の側壁に傾斜を付与できる。このために、この酸
化シリコン膜パタン上での一様な配線の形成が容
易となる利点も生じてくる。尚第２図ｂ工程の後
でリフトオフ材層を除去することは第１図におけ
る工程と同様である。
なお、以上の効果は、ホトレジスト等のリフト
オフ材層の変形が生じない範囲の基板温度におい
ては、スパツタリング時の電力、圧力ならびに基
板とターゲツトとの相対的位置等に何等影響され
ない。
オフ材層の変形が生じない範囲の基板温度におい
ては、スパツタリング時の電力、圧力ならびに基
板とターゲツトとの相対的位置等に何等影響され
ない。
スパツタリングを行う場合、アルゴンガス中に
おける水素ガスの混合量を０、３、５、10、20、
30モル％に変化せしめて、リフトオフ材層上に酸
化シリコン膜を形成せしめ、ついで緩衝弗酸溶液
によりエツチングを施し、リフトオフ材層の側壁
に付着した酸化シリコン膜の除去状況を観察した
結果、水素の混合量が５〜20モル％の範囲でのエ
ツチング状況はきわめて良好であつた。この水素
の混合量が５モル％未満の平坦部の膜が充分にち
密とはならず、前述したような欠点が生じてく
る。一方、20モル％を超えると、リフトオフ材層
の側壁の膜もち密となり、リフトオフが困難とな
つてくる。
おける水素ガスの混合量を０、３、５、10、20、
30モル％に変化せしめて、リフトオフ材層上に酸
化シリコン膜を形成せしめ、ついで緩衝弗酸溶液
によりエツチングを施し、リフトオフ材層の側壁
に付着した酸化シリコン膜の除去状況を観察した
結果、水素の混合量が５〜20モル％の範囲でのエ
ツチング状況はきわめて良好であつた。この水素
の混合量が５モル％未満の平坦部の膜が充分にち
密とはならず、前述したような欠点が生じてく
る。一方、20モル％を超えると、リフトオフ材層
の側壁の膜もち密となり、リフトオフが困難とな
つてくる。
以上説明したように、本発明によれば、厚い酸
化シリコン膜を精度良く微細加工することが出来
るだけでなく、その酸化シリコンの側壁に傾斜を
付与できるために、半導体装置の歩留りや信頼性
を著しく向上できる利点がある。
化シリコン膜を精度良く微細加工することが出来
るだけでなく、その酸化シリコンの側壁に傾斜を
付与できるために、半導体装置の歩留りや信頼性
を著しく向上できる利点がある。
第１図ａ〜ｄは従来方法により形成した酸化シ
リコン膜のリフトオフ加工工程図、第２図ａ，ｂ
は本発明の方法により形成した酸化シリコン膜の
形成状況である。 １１……基板、１２……リフトオフ材層、１３
……酸化シリコン膜、２１……リフトオフ材層、
２２……基板、２３，２４……酸化シリコン膜。
リコン膜のリフトオフ加工工程図、第２図ａ，ｂ
は本発明の方法により形成した酸化シリコン膜の
形成状況である。 １１……基板、１２……リフトオフ材層、１３
……酸化シリコン膜、２１……リフトオフ材層、
２２……基板、２３，２４……酸化シリコン膜。
Claims (1)
- １ リフトオフ材層を有する半導体基板上に、５
乃至20モル％の水素を含有するアルゴンガス中で
のスパツタリングによつて、酸化シリコン膜を形
成する工程と、前記リフトオフ材層の側壁におけ
る前記酸化シリコン膜をエツチング液によつて除
去する工程と、前記リフトオフ材層を前記半導体
基板から除去する工程を含むことを特徴とする半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57008793A JPS58127330A (ja) | 1982-01-25 | 1982-01-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57008793A JPS58127330A (ja) | 1982-01-25 | 1982-01-25 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58127330A JPS58127330A (ja) | 1983-07-29 |
| JPS643337B2 true JPS643337B2 (ja) | 1989-01-20 |
Family
ID=11702740
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57008793A Granted JPS58127330A (ja) | 1982-01-25 | 1982-01-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58127330A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07191907A (ja) * | 1993-11-09 | 1995-07-28 | Internatl Business Mach Corp <Ibm> | キャッシュ・メモリ・アレイに記憶されるデータの有効ステータスを効率的に管理するための方法及びシステム |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4679299A (en) * | 1986-08-11 | 1987-07-14 | Ncr Corporation | Formation of self-aligned stacked CMOS structures by lift-off |
| JP2013165284A (ja) * | 2013-04-09 | 2013-08-22 | Panasonic Corp | 半導体装置の製造方法 |
-
1982
- 1982-01-25 JP JP57008793A patent/JPS58127330A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07191907A (ja) * | 1993-11-09 | 1995-07-28 | Internatl Business Mach Corp <Ibm> | キャッシュ・メモリ・アレイに記憶されるデータの有効ステータスを効率的に管理するための方法及びシステム |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58127330A (ja) | 1983-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4853080A (en) | Lift-off process for patterning shields in thin magnetic recording heads | |
| JP3318801B2 (ja) | ドライエッチング方法 | |
| JPS63117423A (ja) | 二酸化シリコンのエツチング方法 | |
| JPS643337B2 (ja) | ||
| US4311546A (en) | Method of manufacturing semiconductor device | |
| JPH0760815B2 (ja) | ドライエッチング方法 | |
| JP2000216148A (ja) | ドライエッチングを含むデバイスの製作プロセス | |
| JPS6230323A (ja) | 微細加工方法 | |
| JPS5871638A (ja) | エツチング方法 | |
| EP0022580A1 (en) | Advantageous fabrication technique for devices relying on magnetic properties | |
| JPS594027A (ja) | 半導体装置の製造方法 | |
| KR100564228B1 (ko) | 재생성이 우수한 콜리메이터, 및 그 제조방법 | |
| JPS61159737A (ja) | 半導体装置の製造方法 | |
| JPH05160078A (ja) | ドライエッチング方法 | |
| JP2522036B2 (ja) | 深掘りエッチング方法 | |
| JPS6266629A (ja) | 薄膜形成方法 | |
| JPS5972138A (ja) | 半導体装置の製造方法 | |
| JPH02275626A (ja) | ドライエッチング方法 | |
| JPS60235436A (ja) | 半導体装置の製造方法 | |
| JPH0670994B2 (ja) | 半導体基板のエッチング方法 | |
| JPS58181869A (ja) | エツチング法 | |
| US20060003590A1 (en) | Process for producing a mask on a substrate | |
| JPH04318932A (ja) | 金属パターン形成方法 | |
| JPS634275B2 (ja) | ||
| JPH065585A (ja) | 半導体装置の製造方法 |