JPS643373B2 - - Google Patents
Info
- Publication number
- JPS643373B2 JPS643373B2 JP54126680A JP12668079A JPS643373B2 JP S643373 B2 JPS643373 B2 JP S643373B2 JP 54126680 A JP54126680 A JP 54126680A JP 12668079 A JP12668079 A JP 12668079A JP S643373 B2 JPS643373 B2 JP S643373B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- capacitor
- period
- gcs1
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/72—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region
- H03K17/722—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region with galvanic isolation between the control circuit and the output circuit
- H03K17/723—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region with galvanic isolation between the control circuit and the output circuit using transformer coupling
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Thyristor Switches And Gates (AREA)
Description
【発明の詳細な説明】
本発明は、サイリスタのドライブ回路に関す
る。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a thyristor drive circuit.
サイリスタとは、PN接合を三つ以上内蔵し、
オン,オフの二つの安定状態を有し、オフからオ
ン、あるいはその逆の切換えを行なうことができ
る半導体素子を意味し、SCR,GCS,SSS,
TRIAC等が含まれる。 A thyristor has three or more built-in PN junctions.
A semiconductor device that has two stable states, on and off, and can be switched from off to on or vice versa;
Includes TRIAC etc.
サイリスタをオンさせる場合、急峻な立上りで
大レベルのゲート電流を供給すれば、サイリスタ
のオフからオンへの立上りが急峻となり、オン時
の損失を小にできる。また、サイリスタにリアク
タンスを含む負荷が接続されている場合には、オ
フ区間に常に深い負バイアスをゲート・カソード
間に加えていないと、(dV/dt)(転流時臨界オフ電
圧上昇率)をこえるアノード電圧の変化によつて
正規のオン区間以外でもオンするおそれがある。
このようなサイリスタの性質のために、従来のド
ライブ回路では、正及び負の何れの方向にも大レ
ベルのゲート電流を供給する必要があり、ドライ
ブ電力が大きくなる欠点があつた。 When turning on a thyristor, by supplying a large-level gate current with a steep rise, the thyristor will rise sharply from off to on, and the loss when turned on can be reduced. In addition, when a load including reactance is connected to the thyristor, unless a deep negative bias is always applied between the gate and cathode during the off period, (dV/dt) (critical off-voltage rise rate during commutation) There is a risk that the anode voltage may turn on even outside the normal on period due to a change in the anode voltage exceeding .
Because of these characteristics of the thyristor, conventional drive circuits have had the disadvantage of requiring a large level of gate current to be supplied in both positive and negative directions, resulting in large drive power.
また、具体的な従来のドライブ回路としてゲー
トにコンデンサ及び抵抗の並列回路を接続する構
成が知られている。例えばGCSの場合には、ピ
ーク値が2〔A〕に達するゲート電流を供給する
必要があり、上記の抵抗としては、小さい抵抗値
のものを使用しなければならず、そのためコンデ
ンサの充電電荷によるオフ時の負バイアスを確保
しようとすれば、数十μFの大容量のコンデンサ
が必要となり、実際には、コンデンサ及び抵抗の
並列回路を接続する従来のドライブ回路は、不適
当であつた。 Further, as a specific conventional drive circuit, a configuration in which a parallel circuit of a capacitor and a resistor is connected to the gate is known. For example, in the case of GCS, it is necessary to supply a gate current with a peak value of 2 [A], and as the above-mentioned resistor, one with a small resistance value must be used. In order to ensure negative bias when off, a capacitor with a large capacity of several tens of μF is required, and in reality, a conventional drive circuit that connects a parallel circuit of a capacitor and a resistor is inappropriate.
本発明は、オン時には、サイリスタに立上りの
急峻な大レベルのゲート電流を供給でき、オフ区
間では、常に深い逆バイアスをゲート・カソード
間に加える機能を有しつつ、ドライブ電力が低減
されたドライブ回路の実現を目的とするものであ
る。 The present invention is capable of supplying a large-level gate current with a steep rise to the thyristor when it is on, and has the function of always applying a deep reverse bias between the gate and cathode during the off period, while reducing drive power. The purpose is to realize a circuit.
以下、本発明の一実施例について図面を参照し
て説明する。この例は、ワークコイルによつて高
周波磁束を発生させ、ワークコイルに近接してお
かれた調理器具(なべ,フライパン)をうず電流
損によつて加熱する誘導加熱装置に対して本発明
を適用したものである。 An embodiment of the present invention will be described below with reference to the drawings. In this example, the present invention is applied to an induction heating device that generates high-frequency magnetic flux through a work coil and heats cooking utensils (pots, frying pans) placed close to the work coil through eddy current loss. This is what I did.
第1図は、誘導加熱装置の構成を示し、同図に
おいて、1はGCS(Gate Controlled Switch)を
示し、ダイオードブリツジ構成の整流回路2と平
滑コンデンサ3とで形成された電源電圧がチヨー
クコイル4を介してGCS1のアノード・カソー
ド間に加えられる。5は、電源スイツチである。
また、GCS1のアノード・カソード間と並列に
ワークコイル6及びコンデンサ7の直列回路とダ
ンパーダイオード8とが並列に挿入される。 FIG. 1 shows the configuration of an induction heating device. In the same figure, 1 indicates a GCS (Gate Controlled Switch), and a power supply voltage formed by a rectifier circuit 2 having a diode bridge configuration and a smoothing capacitor 3 is connected to a It is applied between the anode and cathode of GCS1 via. 5 is a power switch.
Further, a series circuit of a work coil 6 and a capacitor 7 and a damper diode 8 are inserted in parallel between the anode and cathode of the GCS 1.
ワークコイル6は、うず巻形の平面パターンを
有しており、このワークコイル6上に近接して金
属製の調理具が配されるようになされる。 The work coil 6 has a spiral planar pattern, and metal cooking utensils are placed close to the work coil 6.
9で示すVCO(電圧制御形発振器)の発振出力
が本発明の適用されたドライブ回路10に供給さ
れ、ドライブ回路10の出力がGCS1のゲート
に供給される。VCO9と関連して出力制御回路
11が設けられ、出力調整用ボリユーム12を動
かすことにより、VCO9の発振周波数を変え、
出力電力を可変するようにしている。VCO9の
発振周波数を高くすると、出力電力が上昇する。 The oscillation output of a VCO (voltage controlled oscillator) indicated by 9 is supplied to a drive circuit 10 to which the present invention is applied, and the output of the drive circuit 10 is supplied to the gate of GCS1. An output control circuit 11 is provided in connection with the VCO 9, and by moving an output adjustment volume 12, the oscillation frequency of the VCO 9 is changed.
The output power is made variable. Increasing the oscillation frequency of VCO9 increases the output power.
GCS1を含む出力回路の動作を第2図及び第
3図を参照して説明する。ドライブ回路10から
後述のように形成された第3図Aに示す周期Tの
ゲート電圧VGがGCS1のゲート・カソード間に
加えられる。この周期Tのうちでt1〜t3がGCS1
のオン区間であり、t3〜t5がそのオフ区間であ
り、このオフ区間のうちでt3〜t4がダンパー区間
である。 The operation of the output circuit including GCS1 will be explained with reference to FIGS. 2 and 3. A gate voltage V G having a period T shown in FIG. 3A and formed as described below is applied from the drive circuit 10 between the gate and cathode of the GCS1. Of this period T, t 1 to t 3 are GCS1
The on section is the on section, the off section is from t3 to t5 , and the damper section is from t3 to t4 in this off section.
オン区間の等価回路は、第2図Aに示すものと
なり、図示のように電流の方向を定めると、チヨ
ークコイル4を通じて電流IL(第2図B)が流れ、
一方、図示の方向にコンデンサ7が充電されてい
るため、ワークコイル6とコンデンサ7とで定ま
る共振周波数の電流IW(第3図E)がワークコイ
ル6を流れる。第3図におけるt1〜t2の区間が共
振周波数の半周期である。したがつてオン状態の
GCS1のアノード電流IAが第3図Cに示すように
流れ、アノード電圧VAは、第3図Fに示すよう
に略々0〔V〕(厳密にはGCS1のオン時のアノ
ード・カソード間電圧(3V)が存在している)
となる。 The equivalent circuit of the on section is shown in FIG. 2A, and when the direction of the current is determined as shown, the current I L (FIG. 2B) flows through the chiyoke coil 4.
On the other hand, since the capacitor 7 is charged in the direction shown, a current I W (FIG. 3E) having a resonance frequency determined by the work coil 6 and the capacitor 7 flows through the work coil 6. The interval from t 1 to t 2 in FIG. 3 is a half period of the resonant frequency. Therefore, in the on state
The anode current I A of GCS1 flows as shown in Fig. 3C, and the anode voltage V A is approximately 0 [V] as shown in Fig. 3F (strictly speaking, between the anode and cathode when GCS1 is on) voltage (3V) is present)
becomes.
ゲート電圧VGがt3において負極性に立下ると、
GCS1がオフし、ダンパー区間t3〜t4となる。こ
のときの等価回路を第2図Bに示す。コンデンサ
7の充電電荷によつてダンパーダイオード8がオ
ンとなり、第3図Dに示すダンパー電流IDがダイ
オード8を流れると共に、チヨークコイル4を介
して電流IL(第3図B)も流れ、したがつてワー
クコイル6に第3図Eに示す電流IWが流れる。
GCS1のアノード電圧VAは、ダイオード8の電
圧降下分だけ負となされている。 When the gate voltage V G falls to negative polarity at t 3 ,
GCS1 is turned off and the damper section t3 to t4 begins. The equivalent circuit at this time is shown in FIG. 2B. The damper diode 8 is turned on by the charge in the capacitor 7, and the damper current I D shown in FIG. Then, a current IW shown in FIG. 3E flows through the work coil 6.
The anode voltage V A of the GCS 1 is made negative by the voltage drop across the diode 8 .
コンデンサ7が放電し、ダンパーダイオード8
がt4においてオフすると、GCS1もオフ状態であ
るため、ワークコイル6に蓄えられた電磁エネル
ギーによつて第3図Fに示すように大レベルのア
ノード電圧VAが発生する。アノード電圧VAの立
上り時のひげ状の電圧は、ダンパーダイオード8
の蓄積電荷によつて生じる。このときの等価回路
は、第2図Cに示すものとなり、ワークコイル6
を通じて電流IWが流れ、コンデンサ7が図示の極
性に放電されることになる。t5において、再び順
方向のゲート電圧VGがGCS1に加えられると、
上記の動作を繰り返す。 Capacitor 7 discharges and damper diode 8
When GCS1 is turned off at t4 , the electromagnetic energy stored in work coil 6 generates a large-level anode voltage V A as shown in FIG. 3F. The whisker-like voltage at the rise of the anode voltage V A is the damper diode 8
caused by the accumulated charge of The equivalent circuit at this time is shown in FIG. 2C, and the work coil 6
A current I W flows through the capacitor 7, and the capacitor 7 is discharged to the polarity shown. At t 5 , when the forward gate voltage V G is applied to GCS1 again,
Repeat the above action.
今、VCO9の発振周波数を高くすると、周期
Tが短かくなり、1周期のうちでGCS1及びダ
ンパーダイオード8が共にオフする区間が短かく
なり、第3図において1点鎖線で示すようにアノ
ード電圧VAのレベルがより高くなる。このため、
アノード電流IAのレベル,ワークコイル6を流れ
る電流IWのレベルが1点鎖線で示すようにより大
となる。また、単位時間当りでGCS1がオンす
る個数も周期を短かくすることによつて増加す
る。この両者の作用によつて出力電力を増大させ
ることができる。 Now, if the oscillation frequency of VCO 9 is increased, the period T becomes shorter, and the period in which both GCS 1 and damper diode 8 are turned off becomes shorter, and the anode voltage decreases as shown by the dashed line in Fig. 3. The level of V A becomes higher. For this reason,
The level of the anode current I A and the level of the current I W flowing through the work coil 6 become larger as shown by the dashed line. Further, the number of GCS1s turned on per unit time also increases by shortening the period. The output power can be increased by these two effects.
上述のドライブ回路10に対して本発明を適用
した一例の構成を第4図に示す。同図において、
13は、1次側及び2次側が密に結合されたパル
ストランスを示し、その1次コイル14aの一端
が正の電源端子に接続され、その他端がスイツチ
ングトランジスタ15のコレクタに接続される。
トランジスタ15のエミツタが接地され、そのベ
ースと接続された端子16にVCO9の出力パル
ス(第5図A)が供給される。トランス13の2
次コイル14bの一端が接地され、その他端が小
さい値の抵抗器17を介してGCS1のゲートに
接続される。2次コイル14bと並列にコンデン
サ18が接続され、GCS1のゲート及び接地間
にコンデンサ19及び抵抗器20が並列に挿入さ
れる。抵抗器20は、コンデンサ19の放電用の
ものである。 FIG. 4 shows an example configuration in which the present invention is applied to the drive circuit 10 described above. In the same figure,
Reference numeral 13 denotes a pulse transformer whose primary and secondary sides are tightly coupled; one end of its primary coil 14a is connected to a positive power supply terminal, and the other end is connected to the collector of a switching transistor 15.
The emitter of the transistor 15 is grounded, and the output pulse of the VCO 9 (FIG. 5A) is supplied to the terminal 16 connected to its base. Trance 13-2
One end of the secondary coil 14b is grounded, and the other end is connected to the gate of the GCS 1 via a resistor 17 with a small value. A capacitor 18 is connected in parallel with the secondary coil 14b, and a capacitor 19 and a resistor 20 are inserted in parallel between the gate of the GCS 1 and the ground. Resistor 20 is for discharging capacitor 19.
上述の構成において、第5図Aに示すように正
のパルスが端子16に加えられると、トランジス
タ15がオンする。トランジスタ15のオン時に
は、パルストランス13を2次側から見込んだ場
合、略々漏れインダクタンスだけとなる。漏れイ
ンダクタンスは、結合が密のため小さく、この漏
れインダクタンスと抵抗器17とを介してゲート
電流IGがGCS1のゲートに流れ込む。このとき、
漏れインダクタンスとコンデンサ18とが共振回
路を構成してゲート電流IGにリンギングが発生す
る。つまり、第5図Bに示すようにゲート電流IG
の立上りが急峻で大レベルとなり、その後、減衰
振動するものとなる。このリンギングの周期が端
子16に加わるパルスの周期Tの1/10以下となる
ようにコンデンサ18の値が設定されている。こ
のようにしてゲート電流IGが急峻に立上がる様に
してGCS1が確実にターンオンする様に成され
ている。またオン時のゲート電圧VGは第5図C
のt1〜t3で示されている様にGCS1のゲート・カ
ソード間電圧となる。 In the above configuration, when a positive pulse is applied to terminal 16 as shown in FIG. 5A, transistor 15 is turned on. When the transistor 15 is on, when the pulse transformer 13 is viewed from the secondary side, there is almost only leakage inductance. The leakage inductance is small due to the tight coupling, and the gate current I G flows into the gate of the GCS1 via this leakage inductance and the resistor 17. At this time,
The leakage inductance and the capacitor 18 form a resonant circuit, and ringing occurs in the gate current IG . In other words, as shown in FIG. 5B, the gate current I G
The rise is steep and reaches a large level, and after that it becomes a damped oscillation. The value of the capacitor 18 is set so that the period of this ringing is 1/10 or less of the period T of the pulse applied to the terminal 16. In this way, the gate current I G rises steeply, so that the GCS 1 is turned on reliably. In addition, the gate voltage V G when on is shown in Figure 5 C.
The voltage between the gate and cathode of GCS1 is as shown by t1 to t3 .
次にトランジスタ15がオフすると、2次コイ
ル14bの両端間に、逆起電力が生じる。従つて
第5図Cのt3直後のようにゲート電圧VGはマイナ
スに下がる。この時GCS1のゲートに蓄積され
ていた少数キヤリアが放電される為、ゲート電流
IGはマイナスとなる。この放電電流の為にGCS1
のゲート電圧VGは所定区間一定に保たれる。放
電が終了するとゲート電流IGは0となる。 Next, when the transistor 15 is turned off, a back electromotive force is generated between both ends of the secondary coil 14b. Therefore, the gate voltage V G decreases to a negative value immediately after t 3 in FIG. 5C. At this time, the minority carriers accumulated in the gate of GCS1 are discharged, so the gate current
I G becomes negative. Because of this discharge current, GCS1
The gate voltage V G is kept constant for a predetermined period. When the discharge ends, the gate current I G becomes zero.
またトランジスタ15のオフする区間では、パ
ルストランス13の1次側は開放となり、2次側
から見たインダクタンスは2次コイル14bのイ
ンダクタンスとなる。この2次コイル14b、抵
抗17及びコンデンサ18,19とがトランジス
タ15のオフ時において共振回路を構成する。従
つてGCS1のゲート電圧VGは前述のごとく所定
区間一定に保たれた後、第5図Cのt3〜t5に示す
ように、2次コイル14bとコンデンサ18,1
9で決定される共振周波数で共振する。この共振
周期は、ゲート電圧VGがトランジスタ15のオ
フ区間においてプラスにならないように、また後
述の様にダンバー区間の終わるt4及びその直後で
最も負方向のバイアスが深くなるように、前述の
周期Tに対し1/3T以上となる様に選ばれている。
この共振波形は、2次コイル14bとコンデンサ
18の共振回路と2次コイル14b、抵抗17及
びコンデンサ19の共振回路の共振波形を合成し
たものであるが、後者の共振回路の方は抵抗17
がダンピング抵抗として働いてピーク値が押さえ
られる為、第5図Cのt3−t4の区間とt4−t5の区
間の傾きが異なつたものとなつている。ダンパー
区間が終わるt4において、前述のようにGCS1の
アノード電圧VAが大レベルに急峻に立上り、
GCS1の接合容量を介して、第5図Dに拡大し
て示すようなノイズ電圧がGCS1のゲートに現
れる。このノイズ電圧のレベルは、GCS1のゲ
ート・カソード間に挿入されたコンデンサ19に
よつてゲート・カソード間インピーダンスが下げ
られているので、小さいものとなされ、これと共
に、ゲート電圧VGが深く負方向になされている
ので、アノード電圧VAの上昇率が(dV/dt)を越
えて、GCS1がオンすることが防止されている。
すなわち前述のようにゲート電圧VGがt4において
最も深い負バイアスとなる様に2次コイル14
b、抵抗17及びコンデンサ18,19で構成さ
れる共振回路の共振周波数が選定されている。 Further, in the section where the transistor 15 is turned off, the primary side of the pulse transformer 13 is open, and the inductance seen from the secondary side becomes the inductance of the secondary coil 14b. This secondary coil 14b, resistor 17, and capacitors 18 and 19 constitute a resonant circuit when transistor 15 is off. Therefore, after the gate voltage V G of the GCS 1 is kept constant for a predetermined period as described above, the secondary coil 14b and the capacitors 18 and 1 are
It resonates at the resonant frequency determined by 9. This resonance period is set so that the gate voltage V G does not become positive during the off period of the transistor 15, and so that the bias in the negative direction is deepest at t 4 and immediately after the end of the damper period as described below. It is selected so that it is 1/3T or more with respect to the period T.
This resonant waveform is a combination of the resonant circuit of the secondary coil 14b and the capacitor 18, and the resonant waveform of the resonant circuit of the secondary coil 14b, the resistor 17, and the capacitor 19.
acts as a damping resistance and suppresses the peak value, so the slopes of the section t 3 -t 4 and the section t 4 -t 5 in FIG. 5C are different. At t4 , when the damper section ends, the anode voltage V A of GCS1 rises sharply to a large level as described above.
A noise voltage as shown in an enlarged view in FIG. 5D appears at the gate of GCS1 via the junction capacitance of GCS1. The level of this noise voltage is made small because the impedance between the gate and cathode is lowered by the capacitor 19 inserted between the gate and cathode of GCS1, and at the same time, the gate voltage V G is lowered in the negative direction. This prevents the rate of increase in the anode voltage V A from exceeding (dV/dt) and turning on the GCS1.
In other words, as mentioned above, the secondary coil 14 is adjusted so that the gate voltage V G becomes the deepest negative bias at t 4 .
b, the resonant frequency of the resonant circuit composed of the resistor 17 and capacitors 18 and 19 is selected.
前述のごとくこの共振回路の共振周期は前述の
様に1/3T以上に選ばれているが、極端に長すぎ
ることも好ましくない。 Although the resonant period of this resonant circuit is selected to be 1/3T or more as described above, it is also not preferable that it be extremely long.
上述のように本発明に依れば、GCS1のオン
時にはパルストランス13の漏れインダクタンス
とコンデンサ18で構成される共振回路の共振周
期をトランジスタ15に供給されるパルスの周期
Tに対して1/10T以下となる様に設定しているの
で、急峻に立上がる大レベルのゲート電流を
GCS1に供給でき、GCS1を確実にオンさせる
事ができる。またGCS1のオフ時には、パルス
トランスの2次コイル2b、抵抗17及びコンデ
ンサ18,19で構成される共振回路の共振周期
を前述のTに対して1/3T以上となる様に設定し
て、GCS1のアノード電圧VAが急峻に立上がる
時点t4においてゲート電圧VGが負方向に最も深い
バイアスとなる様にしているので、GCS1が誤
つてオンする事を防止できる。したがつて、オン
区間で常に大レベルのゲート電流を流す必要がな
くなり、また共振を利用して負方向に深いバイア
スを発生させているために、損失が増加せず、全
体としてドライブ電力を従来より(1/3〜1/2)程
度に減少させることができる。 As described above, according to the present invention, when the GCS 1 is on, the resonance period of the resonant circuit composed of the leakage inductance of the pulse transformer 13 and the capacitor 18 is set to 1/10T with respect to the period T of the pulse supplied to the transistor 15. Since the setting is as follows, the large level gate current that rises sharply can be suppressed.
It can be supplied to GCS1 and GCS1 can be turned on reliably. In addition, when GCS1 is turned off, the resonance period of the resonant circuit consisting of the secondary coil 2b of the pulse transformer, the resistor 17, and the capacitors 18 and 19 is set to be 1/3T or more with respect to the above-mentioned T. Since the gate voltage V G is set to be the deepest bias in the negative direction at the time t 4 when the anode voltage V A of the gate voltage V A rises sharply, it is possible to prevent GCS1 from being turned on by mistake. Therefore, it is no longer necessary to constantly flow a large level of gate current in the ON period, and since resonance is used to generate a deep bias in the negative direction, loss does not increase, and overall the drive power is reduced compared to the conventional one. It can be reduced to about (1/3 to 1/2) more.
第6図は、本発明が適用されたドライブ回路の
他の例を示す。第4図と異なる点は、パルストラ
ンス13の1次コイル14aの一端をPNP形ト
ランジスタ21のコレクタに接続し、そのエミツ
タを電源端子+Bに接続していることと、抵抗器
17と並列にダイオード22を接続し、GCS1
のオフ時にこのダイオード22を共振電流が流れ
るようにしていることである。ダイオード22に
より抵抗器17をバイパスすれば、オフ時の損失
を更に少なくすることができる。 FIG. 6 shows another example of a drive circuit to which the present invention is applied. The difference from FIG. 4 is that one end of the primary coil 14a of the pulse transformer 13 is connected to the collector of the PNP transistor 21, its emitter is connected to the power supply terminal +B, and a diode is connected in parallel with the resistor 17. 22 and GCS1
A resonant current is caused to flow through the diode 22 when the diode 22 is turned off. By bypassing the resistor 17 with the diode 22, the loss during off-time can be further reduced.
本発明が適用されたドライブ回路の回路素子の
値の一例を下記に示す。 An example of values of circuit elements of a drive circuit to which the present invention is applied is shown below.
コンデンサ18;0.015〔μF〕 コンデンサ1
9;0.01〔μF〕 抵抗器17;6.8〔Ω〕 抵抗器
20;56〔Ω〕 Capacitor 18; 0.015 [μF] Capacitor 1
9; 0.01 [μF] Resistor 17; 6.8 [Ω] Resistor 20; 56 [Ω]
第1図は本発明の一実施例の全体の接続図、第
2図及び第3図は出力回路の動作説明に用いる等
価回路図及び各部波形図、第4図及び第5図は本
発明が適用されたドライブ回路の一例の接続図及
びその説明に用いる波形図、第6図は本発明が適
用されたドライブ回路の他の例の接続図である。
1はGCS、4はチヨークコイル、6はワーク
コイル、8はダンパーダイオード、10はドライ
ブ回路、13はパルストランス、18,19はコ
ンデンサである。
FIG. 1 is an overall connection diagram of an embodiment of the present invention, FIGS. 2 and 3 are equivalent circuit diagrams and waveform diagrams of each part used to explain the operation of the output circuit, and FIGS. 4 and 5 are diagrams of the present invention. A connection diagram of an example of a drive circuit to which the present invention is applied and a waveform diagram used for its explanation. FIG. 6 is a connection diagram of another example of a drive circuit to which the present invention is applied. 1 is a GCS, 4 is a chiyoke coil, 6 is a work coil, 8 is a damper diode, 10 is a drive circuit, 13 is a pulse transformer, and 18 and 19 are capacitors.
Claims (1)
を接続するとともに該トランスの2次側コイルに
サイリスタを接続し、上記スイツチング素子をオ
ン、オフさせる事により上記サイリスタをオン、
オフさせる様にしたサイリスタのドライブ回路に
おいて、上記2次側コイルの一端を抵抗を介して
上記サイリスタのゲートに接続するとともに第1
のコンデンサを介して基準電位に接続し、上記ゲ
ートを第2のコンデンサを介して上記基準電位に
接続し、上記スイツチング素子のオン時の上記ト
ランスの漏れインダクタンスと上記第1のコンデ
ンサとで構成される共振回路の共振周期を上記ス
イツチング素子のオンオフの周期の1/10以下と成
すとともに、上記スイツチング素子のオフ時に上
記2次側コイルと上記抵抗と上記第1及び第2の
コンデンサで構成される共振回路の共振周期を上
記スイツチング素子のオンオフの周期の1/3以上
と成したことを特徴とするサイリスタのドライブ
回路。1. A switching element is connected to the primary coil of the transformer, and a thyristor is connected to the secondary coil of the transformer, and the thyristor is turned on by turning the switching element on and off.
In the thyristor drive circuit configured to turn off, one end of the secondary coil is connected to the gate of the thyristor via a resistor, and the first
is connected to a reference potential via a capacitor, the gate is connected to the reference potential via a second capacitor, and the switching element is configured by the leakage inductance of the transformer when the switching element is turned on and the first capacitor. The resonant circuit has a resonance period of 1/10 or less of the on-off period of the switching element, and is composed of the secondary coil, the resistor, and the first and second capacitors when the switching element is off. A thyristor drive circuit characterized in that the resonant period of the resonant circuit is 1/3 or more of the on/off period of the switching element.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12668079A JPS5650628A (en) | 1979-10-01 | 1979-10-01 | Driving circuit of thyristor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12668079A JPS5650628A (en) | 1979-10-01 | 1979-10-01 | Driving circuit of thyristor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5650628A JPS5650628A (en) | 1981-05-07 |
| JPS643373B2 true JPS643373B2 (en) | 1989-01-20 |
Family
ID=14941188
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12668079A Granted JPS5650628A (en) | 1979-10-01 | 1979-10-01 | Driving circuit of thyristor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5650628A (en) |
-
1979
- 1979-10-01 JP JP12668079A patent/JPS5650628A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5650628A (en) | 1981-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3898410A (en) | AC to RF converter circuit for induction cooking unit | |
| US4743789A (en) | Variable frequency drive circuit | |
| US4912622A (en) | Gate driver for a full-bridge lossless switching device | |
| US4112393A (en) | Automatically stabilized oscillator | |
| US4481564A (en) | Switched-mode power supply | |
| EP0843403A1 (en) | Rcc-type switching power supply | |
| JPH09504160A (en) | Pulse width modulation DC / DC boost converter | |
| JPS5953673B2 (en) | power circuit | |
| EP0178343B1 (en) | Multiple output switching power supply | |
| US4705013A (en) | Regulated power supply for a solid state ignition system | |
| JPS643373B2 (en) | ||
| US4829971A (en) | Regulated power supply for a solid state ignition system | |
| JP2001085980A (en) | Circuit device | |
| KR0149668B1 (en) | Inductive load driving circuit and method | |
| JPS6327210Y2 (en) | ||
| JPH0313831B2 (en) | ||
| JPS6145895B2 (en) | ||
| US4904961A (en) | Control circuit for blocking oscillator | |
| JP2740174B2 (en) | Inverter device | |
| JP2972415B2 (en) | Boost converter | |
| JP2924509B2 (en) | Induction heating cooker | |
| JPH0716302B2 (en) | Switching power supply circuit | |
| JPS626424B2 (en) | ||
| JPH0521150A (en) | Induction heating cooker | |
| SU1654956A1 (en) | Dc voltage converter |