JPS643373B2 - - Google Patents
Info
- Publication number
- JPS643373B2 JPS643373B2 JP54126680A JP12668079A JPS643373B2 JP S643373 B2 JPS643373 B2 JP S643373B2 JP 54126680 A JP54126680 A JP 54126680A JP 12668079 A JP12668079 A JP 12668079A JP S643373 B2 JPS643373 B2 JP S643373B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- capacitor
- period
- gcs1
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/72—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region
- H03K17/722—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region with galvanic isolation between the control circuit and the output circuit
- H03K17/723—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region with galvanic isolation between the control circuit and the output circuit using transformer coupling
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Thyristor Switches And Gates (AREA)
Description
【発明の詳細な説明】
本発明は、サイリスタのドライブ回路に関す
る。
る。
サイリスタとは、PN接合を三つ以上内蔵し、
オン，オフの二つの安定状態を有し、オフからオ
ン、あるいはその逆の切換えを行なうことができ
る半導体素子を意味し、SCR，GCS，SSS，
TRIAC等が含まれる。
オン，オフの二つの安定状態を有し、オフからオ
ン、あるいはその逆の切換えを行なうことができ
る半導体素子を意味し、SCR，GCS，SSS，
TRIAC等が含まれる。
サイリスタをオンさせる場合、急峻な立上りで
大レベルのゲート電流を供給すれば、サイリスタ
のオフからオンへの立上りが急峻となり、オン時
の損失を小にできる。また、サイリスタにリアク
タンスを含む負荷が接続されている場合には、オ
フ区間に常に深い負バイアスをゲート・カソード
間に加えていないと、（dV／dt）（転流時臨界オフ電 圧上昇率）をこえるアノード電圧の変化によつて
正規のオン区間以外でもオンするおそれがある。
このようなサイリスタの性質のために、従来のド
ライブ回路では、正及び負の何れの方向にも大レ
ベルのゲート電流を供給する必要があり、ドライ
ブ電力が大きくなる欠点があつた。
大レベルのゲート電流を供給すれば、サイリスタ
のオフからオンへの立上りが急峻となり、オン時
の損失を小にできる。また、サイリスタにリアク
タンスを含む負荷が接続されている場合には、オ
フ区間に常に深い負バイアスをゲート・カソード
間に加えていないと、（dV／dt）（転流時臨界オフ電 圧上昇率）をこえるアノード電圧の変化によつて
正規のオン区間以外でもオンするおそれがある。
このようなサイリスタの性質のために、従来のド
ライブ回路では、正及び負の何れの方向にも大レ
ベルのゲート電流を供給する必要があり、ドライ
ブ電力が大きくなる欠点があつた。
また、具体的な従来のドライブ回路としてゲー
トにコンデンサ及び抵抗の並列回路を接続する構
成が知られている。例えばGCSの場合には、ピ
ーク値が２〔Ａ〕に達するゲート電流を供給する
必要があり、上記の抵抗としては、小さい抵抗値
のものを使用しなければならず、そのためコンデ
ンサの充電電荷によるオフ時の負バイアスを確保
しようとすれば、数十μFの大容量のコンデンサ
が必要となり、実際には、コンデンサ及び抵抗の
並列回路を接続する従来のドライブ回路は、不適
当であつた。
トにコンデンサ及び抵抗の並列回路を接続する構
成が知られている。例えばGCSの場合には、ピ
ーク値が２〔Ａ〕に達するゲート電流を供給する
必要があり、上記の抵抗としては、小さい抵抗値
のものを使用しなければならず、そのためコンデ
ンサの充電電荷によるオフ時の負バイアスを確保
しようとすれば、数十μFの大容量のコンデンサ
が必要となり、実際には、コンデンサ及び抵抗の
並列回路を接続する従来のドライブ回路は、不適
当であつた。
本発明は、オン時には、サイリスタに立上りの
急峻な大レベルのゲート電流を供給でき、オフ区
間では、常に深い逆バイアスをゲート・カソード
間に加える機能を有しつつ、ドライブ電力が低減
されたドライブ回路の実現を目的とするものであ
る。
急峻な大レベルのゲート電流を供給でき、オフ区
間では、常に深い逆バイアスをゲート・カソード
間に加える機能を有しつつ、ドライブ電力が低減
されたドライブ回路の実現を目的とするものであ
る。
以下、本発明の一実施例について図面を参照し
て説明する。この例は、ワークコイルによつて高
周波磁束を発生させ、ワークコイルに近接してお
かれた調理器具（なべ，フライパン）をうず電流
損によつて加熱する誘導加熱装置に対して本発明
を適用したものである。
て説明する。この例は、ワークコイルによつて高
周波磁束を発生させ、ワークコイルに近接してお
かれた調理器具（なべ，フライパン）をうず電流
損によつて加熱する誘導加熱装置に対して本発明
を適用したものである。
第１図は、誘導加熱装置の構成を示し、同図に
おいて、１はGCS（Gate Controlled Switch）を
示し、ダイオードブリツジ構成の整流回路２と平
滑コンデンサ３とで形成された電源電圧がチヨー
クコイル４を介してGCS１のアノード・カソー
ド間に加えられる。５は、電源スイツチである。
また、GCS１のアノード・カソード間と並列に
ワークコイル６及びコンデンサ７の直列回路とダ
ンパーダイオード８とが並列に挿入される。
おいて、１はGCS（Gate Controlled Switch）を
示し、ダイオードブリツジ構成の整流回路２と平
滑コンデンサ３とで形成された電源電圧がチヨー
クコイル４を介してGCS１のアノード・カソー
ド間に加えられる。５は、電源スイツチである。
また、GCS１のアノード・カソード間と並列に
ワークコイル６及びコンデンサ７の直列回路とダ
ンパーダイオード８とが並列に挿入される。
ワークコイル６は、うず巻形の平面パターンを
有しており、このワークコイル６上に近接して金
属製の調理具が配されるようになされる。
有しており、このワークコイル６上に近接して金
属製の調理具が配されるようになされる。
９で示すVCO（電圧制御形発振器）の発振出力
が本発明の適用されたドライブ回路１０に供給さ
れ、ドライブ回路１０の出力がGCS１のゲート
に供給される。VCO９と関連して出力制御回路
１１が設けられ、出力調整用ボリユーム１２を動
かすことにより、VCO９の発振周波数を変え、
出力電力を可変するようにしている。VCO９の
発振周波数を高くすると、出力電力が上昇する。
が本発明の適用されたドライブ回路１０に供給さ
れ、ドライブ回路１０の出力がGCS１のゲート
に供給される。VCO９と関連して出力制御回路
１１が設けられ、出力調整用ボリユーム１２を動
かすことにより、VCO９の発振周波数を変え、
出力電力を可変するようにしている。VCO９の
発振周波数を高くすると、出力電力が上昇する。
GCS１を含む出力回路の動作を第２図及び第
３図を参照して説明する。ドライブ回路１０から
後述のように形成された第３図Ａに示す周期Ｔの
ゲート電圧VGがGCS１のゲート・カソード間に
加えられる。この周期Ｔのうちでt1〜t3がGCS１
のオン区間であり、t3〜t5がそのオフ区間であ
り、このオフ区間のうちでt3〜t4がダンパー区間
である。
３図を参照して説明する。ドライブ回路１０から
後述のように形成された第３図Ａに示す周期Ｔの
ゲート電圧VGがGCS１のゲート・カソード間に
加えられる。この周期Ｔのうちでt1〜t3がGCS１
のオン区間であり、t3〜t5がそのオフ区間であ
り、このオフ区間のうちでt3〜t4がダンパー区間
である。
オン区間の等価回路は、第２図Ａに示すものと
なり、図示のように電流の方向を定めると、チヨ
ークコイル４を通じて電流IL（第２図Ｂ）が流れ、
一方、図示の方向にコンデンサ７が充電されてい
るため、ワークコイル６とコンデンサ７とで定ま
る共振周波数の電流IW（第３図Ｅ）がワークコイ
ル６を流れる。第３図におけるt1〜t2の区間が共
振周波数の半周期である。したがつてオン状態の
GCS１のアノード電流IAが第３図Ｃに示すように
流れ、アノード電圧VAは、第３図Ｆに示すよう
に略々０〔Ｖ〕（厳密にはGCS１のオン時のアノ
ード・カソード間電圧（3V）が存在している）
となる。
なり、図示のように電流の方向を定めると、チヨ
ークコイル４を通じて電流IL（第２図Ｂ）が流れ、
一方、図示の方向にコンデンサ７が充電されてい
るため、ワークコイル６とコンデンサ７とで定ま
る共振周波数の電流IW（第３図Ｅ）がワークコイ
ル６を流れる。第３図におけるt1〜t2の区間が共
振周波数の半周期である。したがつてオン状態の
GCS１のアノード電流IAが第３図Ｃに示すように
流れ、アノード電圧VAは、第３図Ｆに示すよう
に略々０〔Ｖ〕（厳密にはGCS１のオン時のアノ
ード・カソード間電圧（3V）が存在している）
となる。
ゲート電圧VGがt3において負極性に立下ると、
GCS１がオフし、ダンパー区間t3〜t4となる。こ
のときの等価回路を第２図Ｂに示す。コンデンサ
７の充電電荷によつてダンパーダイオード８がオ
ンとなり、第３図Ｄに示すダンパー電流IDがダイ
オード８を流れると共に、チヨークコイル４を介
して電流IL（第３図Ｂ）も流れ、したがつてワー
クコイル６に第３図Ｅに示す電流IWが流れる。
GCS１のアノード電圧VAは、ダイオード８の電
圧降下分だけ負となされている。
GCS１がオフし、ダンパー区間t3〜t4となる。こ
のときの等価回路を第２図Ｂに示す。コンデンサ
７の充電電荷によつてダンパーダイオード８がオ
ンとなり、第３図Ｄに示すダンパー電流IDがダイ
オード８を流れると共に、チヨークコイル４を介
して電流IL（第３図Ｂ）も流れ、したがつてワー
クコイル６に第３図Ｅに示す電流IWが流れる。
GCS１のアノード電圧VAは、ダイオード８の電
圧降下分だけ負となされている。
コンデンサ７が放電し、ダンパーダイオード８
がt4においてオフすると、GCS１もオフ状態であ
るため、ワークコイル６に蓄えられた電磁エネル
ギーによつて第３図Ｆに示すように大レベルのア
ノード電圧VAが発生する。アノード電圧VAの立
上り時のひげ状の電圧は、ダンパーダイオード８
の蓄積電荷によつて生じる。このときの等価回路
は、第２図Ｃに示すものとなり、ワークコイル６
を通じて電流IWが流れ、コンデンサ７が図示の極
性に放電されることになる。t5において、再び順
方向のゲート電圧VGがGCS１に加えられると、
上記の動作を繰り返す。
がt4においてオフすると、GCS１もオフ状態であ
るため、ワークコイル６に蓄えられた電磁エネル
ギーによつて第３図Ｆに示すように大レベルのア
ノード電圧VAが発生する。アノード電圧VAの立
上り時のひげ状の電圧は、ダンパーダイオード８
の蓄積電荷によつて生じる。このときの等価回路
は、第２図Ｃに示すものとなり、ワークコイル６
を通じて電流IWが流れ、コンデンサ７が図示の極
性に放電されることになる。t5において、再び順
方向のゲート電圧VGがGCS１に加えられると、
上記の動作を繰り返す。
今、VCO９の発振周波数を高くすると、周期
Ｔが短かくなり、１周期のうちでGCS１及びダ
ンパーダイオード８が共にオフする区間が短かく
なり、第３図において１点鎖線で示すようにアノ
ード電圧VAのレベルがより高くなる。このため、
アノード電流IAのレベル，ワークコイル６を流れ
る電流IWのレベルが１点鎖線で示すようにより大
となる。また、単位時間当りでGCS１がオンす
る個数も周期を短かくすることによつて増加す
る。この両者の作用によつて出力電力を増大させ
ることができる。
Ｔが短かくなり、１周期のうちでGCS１及びダ
ンパーダイオード８が共にオフする区間が短かく
なり、第３図において１点鎖線で示すようにアノ
ード電圧VAのレベルがより高くなる。このため、
アノード電流IAのレベル，ワークコイル６を流れ
る電流IWのレベルが１点鎖線で示すようにより大
となる。また、単位時間当りでGCS１がオンす
る個数も周期を短かくすることによつて増加す
る。この両者の作用によつて出力電力を増大させ
ることができる。
上述のドライブ回路１０に対して本発明を適用
した一例の構成を第４図に示す。同図において、
１３は、１次側及び２次側が密に結合されたパル
ストランスを示し、その１次コイル１４ａの一端
が正の電源端子に接続され、その他端がスイツチ
ングトランジスタ１５のコレクタに接続される。
トランジスタ１５のエミツタが接地され、そのベ
ースと接続された端子１６にVCO９の出力パル
ス（第５図Ａ）が供給される。トランス１３の２
次コイル１４ｂの一端が接地され、その他端が小
さい値の抵抗器１７を介してGCS１のゲートに
接続される。２次コイル１４ｂと並列にコンデン
サ１８が接続され、GCS１のゲート及び接地間
にコンデンサ１９及び抵抗器２０が並列に挿入さ
れる。抵抗器２０は、コンデンサ１９の放電用の
ものである。
した一例の構成を第４図に示す。同図において、
１３は、１次側及び２次側が密に結合されたパル
ストランスを示し、その１次コイル１４ａの一端
が正の電源端子に接続され、その他端がスイツチ
ングトランジスタ１５のコレクタに接続される。
トランジスタ１５のエミツタが接地され、そのベ
ースと接続された端子１６にVCO９の出力パル
ス（第５図Ａ）が供給される。トランス１３の２
次コイル１４ｂの一端が接地され、その他端が小
さい値の抵抗器１７を介してGCS１のゲートに
接続される。２次コイル１４ｂと並列にコンデン
サ１８が接続され、GCS１のゲート及び接地間
にコンデンサ１９及び抵抗器２０が並列に挿入さ
れる。抵抗器２０は、コンデンサ１９の放電用の
ものである。
上述の構成において、第５図Ａに示すように正
のパルスが端子１６に加えられると、トランジス
タ１５がオンする。トランジスタ１５のオン時に
は、パルストランス１３を２次側から見込んだ場
合、略々漏れインダクタンスだけとなる。漏れイ
ンダクタンスは、結合が密のため小さく、この漏
れインダクタンスと抵抗器１７とを介してゲート
電流IGがGCS１のゲートに流れ込む。このとき、
漏れインダクタンスとコンデンサ１８とが共振回
路を構成してゲート電流IGにリンギングが発生す
る。つまり、第５図Ｂに示すようにゲート電流IG
の立上りが急峻で大レベルとなり、その後、減衰
振動するものとなる。このリンギングの周期が端
子１６に加わるパルスの周期Ｔの1/10以下となる
ようにコンデンサ１８の値が設定されている。こ
のようにしてゲート電流IGが急峻に立上がる様に
してGCS１が確実にターンオンする様に成され
ている。またオン時のゲート電圧VGは第５図Ｃ
のt1〜t3で示されている様にGCS１のゲート・カ
ソード間電圧となる。
のパルスが端子１６に加えられると、トランジス
タ１５がオンする。トランジスタ１５のオン時に
は、パルストランス１３を２次側から見込んだ場
合、略々漏れインダクタンスだけとなる。漏れイ
ンダクタンスは、結合が密のため小さく、この漏
れインダクタンスと抵抗器１７とを介してゲート
電流IGがGCS１のゲートに流れ込む。このとき、
漏れインダクタンスとコンデンサ１８とが共振回
路を構成してゲート電流IGにリンギングが発生す
る。つまり、第５図Ｂに示すようにゲート電流IG
の立上りが急峻で大レベルとなり、その後、減衰
振動するものとなる。このリンギングの周期が端
子１６に加わるパルスの周期Ｔの1/10以下となる
ようにコンデンサ１８の値が設定されている。こ
のようにしてゲート電流IGが急峻に立上がる様に
してGCS１が確実にターンオンする様に成され
ている。またオン時のゲート電圧VGは第５図Ｃ
のt1〜t3で示されている様にGCS１のゲート・カ
ソード間電圧となる。
次にトランジスタ１５がオフすると、２次コイ
ル１４ｂの両端間に、逆起電力が生じる。従つて
第５図Ｃのt3直後のようにゲート電圧VGはマイナ
スに下がる。この時GCS１のゲートに蓄積され
ていた少数キヤリアが放電される為、ゲート電流
IGはマイナスとなる。この放電電流の為にGCS１
のゲート電圧VGは所定区間一定に保たれる。放
電が終了するとゲート電流IGは０となる。
ル１４ｂの両端間に、逆起電力が生じる。従つて
第５図Ｃのt3直後のようにゲート電圧VGはマイナ
スに下がる。この時GCS１のゲートに蓄積され
ていた少数キヤリアが放電される為、ゲート電流
IGはマイナスとなる。この放電電流の為にGCS１
のゲート電圧VGは所定区間一定に保たれる。放
電が終了するとゲート電流IGは０となる。
またトランジスタ１５のオフする区間では、パ
ルストランス１３の１次側は開放となり、２次側
から見たインダクタンスは２次コイル１４ｂのイ
ンダクタンスとなる。この２次コイル１４ｂ、抵
抗１７及びコンデンサ１８，１９とがトランジス
タ１５のオフ時において共振回路を構成する。従
つてGCS１のゲート電圧VGは前述のごとく所定
区間一定に保たれた後、第５図Ｃのt3〜t5に示す
ように、２次コイル１４ｂとコンデンサ１８，１
９で決定される共振周波数で共振する。この共振
周期は、ゲート電圧VGがトランジスタ１５のオ
フ区間においてプラスにならないように、また後
述の様にダンバー区間の終わるt4及びその直後で
最も負方向のバイアスが深くなるように、前述の
周期Ｔに対し1/3Ｔ以上となる様に選ばれている。
この共振波形は、２次コイル１４ｂとコンデンサ
１８の共振回路と２次コイル１４ｂ、抵抗１７及
びコンデンサ１９の共振回路の共振波形を合成し
たものであるが、後者の共振回路の方は抵抗１７
がダンピング抵抗として働いてピーク値が押さえ
られる為、第５図Ｃのt3−t4の区間とt4−t5の区
間の傾きが異なつたものとなつている。ダンパー
区間が終わるt4において、前述のようにGCS１の
アノード電圧VAが大レベルに急峻に立上り、
GCS１の接合容量を介して、第５図Ｄに拡大し
て示すようなノイズ電圧がGCS１のゲートに現
れる。このノイズ電圧のレベルは、GCS１のゲ
ート・カソード間に挿入されたコンデンサ１９に
よつてゲート・カソード間インピーダンスが下げ
られているので、小さいものとなされ、これと共
に、ゲート電圧VGが深く負方向になされている
ので、アノード電圧VAの上昇率が（dV／dt）を越 えて、GCS１がオンすることが防止されている。
すなわち前述のようにゲート電圧VGがt4において
最も深い負バイアスとなる様に２次コイル１４
ｂ、抵抗１７及びコンデンサ１８，１９で構成さ
れる共振回路の共振周波数が選定されている。
ルストランス１３の１次側は開放となり、２次側
から見たインダクタンスは２次コイル１４ｂのイ
ンダクタンスとなる。この２次コイル１４ｂ、抵
抗１７及びコンデンサ１８，１９とがトランジス
タ１５のオフ時において共振回路を構成する。従
つてGCS１のゲート電圧VGは前述のごとく所定
区間一定に保たれた後、第５図Ｃのt3〜t5に示す
ように、２次コイル１４ｂとコンデンサ１８，１
９で決定される共振周波数で共振する。この共振
周期は、ゲート電圧VGがトランジスタ１５のオ
フ区間においてプラスにならないように、また後
述の様にダンバー区間の終わるt4及びその直後で
最も負方向のバイアスが深くなるように、前述の
周期Ｔに対し1/3Ｔ以上となる様に選ばれている。
この共振波形は、２次コイル１４ｂとコンデンサ
１８の共振回路と２次コイル１４ｂ、抵抗１７及
びコンデンサ１９の共振回路の共振波形を合成し
たものであるが、後者の共振回路の方は抵抗１７
がダンピング抵抗として働いてピーク値が押さえ
られる為、第５図Ｃのt3−t4の区間とt4−t5の区
間の傾きが異なつたものとなつている。ダンパー
区間が終わるt4において、前述のようにGCS１の
アノード電圧VAが大レベルに急峻に立上り、
GCS１の接合容量を介して、第５図Ｄに拡大し
て示すようなノイズ電圧がGCS１のゲートに現
れる。このノイズ電圧のレベルは、GCS１のゲ
ート・カソード間に挿入されたコンデンサ１９に
よつてゲート・カソード間インピーダンスが下げ
られているので、小さいものとなされ、これと共
に、ゲート電圧VGが深く負方向になされている
ので、アノード電圧VAの上昇率が（dV／dt）を越 えて、GCS１がオンすることが防止されている。
すなわち前述のようにゲート電圧VGがt4において
最も深い負バイアスとなる様に２次コイル１４
ｂ、抵抗１７及びコンデンサ１８，１９で構成さ
れる共振回路の共振周波数が選定されている。
前述のごとくこの共振回路の共振周期は前述の
様に1/3Ｔ以上に選ばれているが、極端に長すぎ
ることも好ましくない。
様に1/3Ｔ以上に選ばれているが、極端に長すぎ
ることも好ましくない。
上述のように本発明に依れば、GCS１のオン
時にはパルストランス１３の漏れインダクタンス
とコンデンサ１８で構成される共振回路の共振周
期をトランジスタ１５に供給されるパルスの周期
Ｔに対して1/10Ｔ以下となる様に設定しているの
で、急峻に立上がる大レベルのゲート電流を
GCS１に供給でき、GCS１を確実にオンさせる
事ができる。またGCS１のオフ時には、パルス
トランスの２次コイル２ｂ、抵抗１７及びコンデ
ンサ１８，１９で構成される共振回路の共振周期
を前述のＴに対して1/3Ｔ以上となる様に設定し
て、GCS１のアノード電圧VAが急峻に立上がる
時点t4においてゲート電圧VGが負方向に最も深い
バイアスとなる様にしているので、GCS１が誤
つてオンする事を防止できる。したがつて、オン
区間で常に大レベルのゲート電流を流す必要がな
くなり、また共振を利用して負方向に深いバイア
スを発生させているために、損失が増加せず、全
体としてドライブ電力を従来より（1/3〜1/2）程
度に減少させることができる。
時にはパルストランス１３の漏れインダクタンス
とコンデンサ１８で構成される共振回路の共振周
期をトランジスタ１５に供給されるパルスの周期
Ｔに対して1/10Ｔ以下となる様に設定しているの
で、急峻に立上がる大レベルのゲート電流を
GCS１に供給でき、GCS１を確実にオンさせる
事ができる。またGCS１のオフ時には、パルス
トランスの２次コイル２ｂ、抵抗１７及びコンデ
ンサ１８，１９で構成される共振回路の共振周期
を前述のＴに対して1/3Ｔ以上となる様に設定し
て、GCS１のアノード電圧VAが急峻に立上がる
時点t4においてゲート電圧VGが負方向に最も深い
バイアスとなる様にしているので、GCS１が誤
つてオンする事を防止できる。したがつて、オン
区間で常に大レベルのゲート電流を流す必要がな
くなり、また共振を利用して負方向に深いバイア
スを発生させているために、損失が増加せず、全
体としてドライブ電力を従来より（1/3〜1/2）程
度に減少させることができる。
第６図は、本発明が適用されたドライブ回路の
他の例を示す。第４図と異なる点は、パルストラ
ンス１３の１次コイル１４ａの一端をPNP形ト
ランジスタ２１のコレクタに接続し、そのエミツ
タを電源端子＋Ｂに接続していることと、抵抗器
１７と並列にダイオード２２を接続し、GCS１
のオフ時にこのダイオード２２を共振電流が流れ
るようにしていることである。ダイオード２２に
より抵抗器１７をバイパスすれば、オフ時の損失
を更に少なくすることができる。
他の例を示す。第４図と異なる点は、パルストラ
ンス１３の１次コイル１４ａの一端をPNP形ト
ランジスタ２１のコレクタに接続し、そのエミツ
タを電源端子＋Ｂに接続していることと、抵抗器
１７と並列にダイオード２２を接続し、GCS１
のオフ時にこのダイオード２２を共振電流が流れ
るようにしていることである。ダイオード２２に
より抵抗器１７をバイパスすれば、オフ時の損失
を更に少なくすることができる。
本発明が適用されたドライブ回路の回路素子の
値の一例を下記に示す。
値の一例を下記に示す。
コンデンサ１８；0.015〔μF〕 コンデンサ１
９；0.01〔μF〕 抵抗器１７；6.8〔Ω〕 抵抗器
２０；56〔Ω〕
９；0.01〔μF〕 抵抗器１７；6.8〔Ω〕 抵抗器
２０；56〔Ω〕
第１図は本発明の一実施例の全体の接続図、第
２図及び第３図は出力回路の動作説明に用いる等
価回路図及び各部波形図、第４図及び第５図は本
発明が適用されたドライブ回路の一例の接続図及
びその説明に用いる波形図、第６図は本発明が適
用されたドライブ回路の他の例の接続図である。 １はGCS、４はチヨークコイル、６はワーク
コイル、８はダンパーダイオード、１０はドライ
ブ回路、１３はパルストランス、１８，１９はコ
ンデンサである。
２図及び第３図は出力回路の動作説明に用いる等
価回路図及び各部波形図、第４図及び第５図は本
発明が適用されたドライブ回路の一例の接続図及
びその説明に用いる波形図、第６図は本発明が適
用されたドライブ回路の他の例の接続図である。 １はGCS、４はチヨークコイル、６はワーク
コイル、８はダンパーダイオード、１０はドライ
ブ回路、１３はパルストランス、１８，１９はコ
ンデンサである。
Claims (1)
- １ トランスの１次側コイルにスイツチング素子
を接続するとともに該トランスの２次側コイルに
サイリスタを接続し、上記スイツチング素子をオ
ン、オフさせる事により上記サイリスタをオン、
オフさせる様にしたサイリスタのドライブ回路に
おいて、上記２次側コイルの一端を抵抗を介して
上記サイリスタのゲートに接続するとともに第１
のコンデンサを介して基準電位に接続し、上記ゲ
ートを第２のコンデンサを介して上記基準電位に
接続し、上記スイツチング素子のオン時の上記ト
ランスの漏れインダクタンスと上記第１のコンデ
ンサとで構成される共振回路の共振周期を上記ス
イツチング素子のオンオフの周期の1/10以下と成
すとともに、上記スイツチング素子のオフ時に上
記２次側コイルと上記抵抗と上記第１及び第２の
コンデンサで構成される共振回路の共振周期を上
記スイツチング素子のオンオフの周期の1/3以上
と成したことを特徴とするサイリスタのドライブ
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12668079A JPS5650628A (en) | 1979-10-01 | 1979-10-01 | Driving circuit of thyristor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12668079A JPS5650628A (en) | 1979-10-01 | 1979-10-01 | Driving circuit of thyristor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5650628A JPS5650628A (en) | 1981-05-07 |
| JPS643373B2 true JPS643373B2 (ja) | 1989-01-20 |
Family
ID=14941188
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12668079A Granted JPS5650628A (en) | 1979-10-01 | 1979-10-01 | Driving circuit of thyristor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5650628A (ja) |
-
1979
- 1979-10-01 JP JP12668079A patent/JPS5650628A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5650628A (en) | 1981-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3898410A (en) | AC to RF converter circuit for induction cooking unit | |
| US4743789A (en) | Variable frequency drive circuit | |
| US4912622A (en) | Gate driver for a full-bridge lossless switching device | |
| US4112393A (en) | Automatically stabilized oscillator | |
| US4481564A (en) | Switched-mode power supply | |
| EP0843403A1 (en) | Rcc-type switching power supply | |
| JPH09504160A (ja) | パルス幅変調ｄｃ／ｄｃブーストコンバータ | |
| JPS5953673B2 (ja) | 電源回路 | |
| EP0178343B1 (en) | Multiple output switching power supply | |
| US4705013A (en) | Regulated power supply for a solid state ignition system | |
| JPS643373B2 (ja) | ||
| US4829971A (en) | Regulated power supply for a solid state ignition system | |
| JP2001085980A (ja) | 回路装置 | |
| KR0149668B1 (ko) | 유도성 부하 구동회로 및 그 방법 | |
| JPS6327210Y2 (ja) | ||
| JPH0313831B2 (ja) | ||
| JPS6145895B2 (ja) | ||
| US4904961A (en) | Control circuit for blocking oscillator | |
| JP2740174B2 (ja) | インバータ装置 | |
| JP2972415B2 (ja) | ブーストコンバータ | |
| JP2924509B2 (ja) | 誘導加熱調理器 | |
| JPH0716302B2 (ja) | スイツチング電源回路 | |
| JPS626424B2 (ja) | ||
| JPH0521150A (ja) | 誘導加熱調理器 | |
| SU1654956A1 (ru) | Преобразователь посто нного напр жени |