JPS643381B2 - - Google Patents
Info
- Publication number
- JPS643381B2 JPS643381B2 JP2769981A JP2769981A JPS643381B2 JP S643381 B2 JPS643381 B2 JP S643381B2 JP 2769981 A JP2769981 A JP 2769981A JP 2769981 A JP2769981 A JP 2769981A JP S643381 B2 JPS643381 B2 JP S643381B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- noise
- cycle
- phase
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/54—Systems for transmission via power distribution lines
- H04B3/542—Systems for transmission via power distribution lines the information being in digital form
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B2203/00—Indexing scheme relating to line transmission systems
- H04B2203/54—Aspects of powerline communications not already covered by H04B3/54 and its subgroups
- H04B2203/5404—Methods of transmitting or receiving signals via power distribution lines
- H04B2203/5425—Methods of transmitting or receiving signals via power distribution lines improving S/N by matching impedance, noise reduction, gain control
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B2203/00—Indexing scheme relating to line transmission systems
- H04B2203/54—Aspects of powerline communications not already covered by H04B3/54 and its subgroups
- H04B2203/5462—Systems for power line communications
- H04B2203/5491—Systems for power line communications using filtering and bypassing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B2203/00—Indexing scheme relating to line transmission systems
- H04B2203/54—Aspects of powerline communications not already covered by H04B3/54 and its subgroups
- H04B2203/5462—Systems for power line communications
- H04B2203/5495—Systems for power line communications having measurements and testing channel
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Remote Monitoring And Control Of Power-Distribution Networks (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
【発明の詳細な説明】
この発明は電力線搬送装置に関する。
電力線に信号を重畳させてデータを通信した
り、あるいは音声等を通信したりする電力線搬送
システムが知られている。
り、あるいは音声等を通信したりする電力線搬送
システムが知られている。
しかし電力線には各種の負荷が接続されている
ため、多くの雑音が重畳されており、この雑音は
電力線搬送に当つて有害となる場合がある。
ため、多くの雑音が重畳されており、この雑音は
電力線搬送に当つて有害となる場合がある。
この種の雑音は負荷から発生するものが多く、
またその雑音は交流位相に対して同期関係に発生
し、しかも波高時、即ち交流波のピーク時によく
発生する。この様な事情から、従来の電力線搬送
装置では、商用交流波の90゜，180゜，270゜の位相付
近でデータ伝送を禁止する方法が用いられてい
た。しかし実際には負荷の状態により上述の位相
以外においても雑音が発生する場合があるので、
従来の装置のように特定の固定した位相のみでデ
ータ伝送を禁止する方法では、データと雑音とが
重なるという欠点がある。
またその雑音は交流位相に対して同期関係に発生
し、しかも波高時、即ち交流波のピーク時によく
発生する。この様な事情から、従来の電力線搬送
装置では、商用交流波の90゜，180゜，270゜の位相付
近でデータ伝送を禁止する方法が用いられてい
た。しかし実際には負荷の状態により上述の位相
以外においても雑音が発生する場合があるので、
従来の装置のように特定の固定した位相のみでデ
ータ伝送を禁止する方法では、データと雑音とが
重なるという欠点がある。
この発明は上述の欠点を除去するためになされ
たものであつて、雑音の発生した位相を記憶して
おき、雑音のない位相を選択して信号を誤りなく
伝送できるようにした電力線搬送装置を提供する
ことを目的とするものである。
たものであつて、雑音の発生した位相を記憶して
おき、雑音のない位相を選択して信号を誤りなく
伝送できるようにした電力線搬送装置を提供する
ことを目的とするものである。
以下にこの発明の一実施例を図面とともに説明
する。
する。
第１図において、１は商用交流電源線、２は交
流電源線１に接続され、交流電力信号を抽出する
トランス、３はトランス２の出力から交流電力信
号の基本波を除去してデータ信号と雑音成分を抽
出するハイパスフイルタ、４はハイパスフイルタ
３の出力電圧を増幅する増幅器、５は雑音成分が
一定値L0以上であることを検出するレベル検出
器である。
流電源線１に接続され、交流電力信号を抽出する
トランス、３はトランス２の出力から交流電力信
号の基本波を除去してデータ信号と雑音成分を抽
出するハイパスフイルタ、４はハイパスフイルタ
３の出力電圧を増幅する増幅器、５は雑音成分が
一定値L0以上であることを検出するレベル検出
器である。
６は検出された雑音を交流電力信号の位相に対
応して記憶するシフトレジスタである。シフトレ
ジスタ６は、いま仮りに50Hzの電力信号を用い
て、所定のデータを伝送する場合、該シフトレジ
スタを動作させる基準タイミング信号Tsが１サ
イクル500μ秒の信号であるとすると、電力信号
の１サイクルは20m秒であるので20×10-3／500×10-6＝
40 となり、40ビツトのシフトレジスタが用いられ
る。
応して記憶するシフトレジスタである。シフトレ
ジスタ６は、いま仮りに50Hzの電力信号を用い
て、所定のデータを伝送する場合、該シフトレジ
スタを動作させる基準タイミング信号Tsが１サ
イクル500μ秒の信号であるとすると、電力信号
の１サイクルは20m秒であるので20×10-3／500×10-6＝
40 となり、40ビツトのシフトレジスタが用いられ
る。
即ち１サイクルの電力信号が40分割され、各分
割された部分に雑音があれば、その位相に対応し
たステージに“１”信号が記憶されるようになつ
ている。
割された部分に雑音があれば、その位相に対応し
たステージに“１”信号が記憶されるようになつ
ている。
シフトレジスタ６の先頭と第２番目のステージ
６−１，６−２の出力はオアゲート７を介して読
み出され、オアゲート７の出力は通信制御回路８
に印加され、もしオアゲート７の出力が“１”で
あればその対応する位相においてかつ位相を１ビ
ツト分拡げてデータの送出が禁止されるようにな
つている。
６−１，６−２の出力はオアゲート７を介して読
み出され、オアゲート７の出力は通信制御回路８
に印加され、もしオアゲート７の出力が“１”で
あればその対応する位相においてかつ位相を１ビ
ツト分拡げてデータの送出が禁止されるようにな
つている。
通信制御回路８の出力は結合器９を介して商用
交流電源線１に接続されている。
交流電源線１に接続されている。
上記のような構成において、いまたとえば第２
図イに示すように、交流電力信号f0に、位相P1，
P2，P3に雑音N1，N2，N3が重畳されていると、
この雑音レベルが弁別レベルL0よりも大である
と、レベル検出器５の出力は位相P1，P2，P3で
“１”となる（第２図ニ）。
図イに示すように、交流電力信号f0に、位相P1，
P2，P3に雑音N1，N2，N3が重畳されていると、
この雑音レベルが弁別レベルL0よりも大である
と、レベル検出器５の出力は位相P1，P2，P3で
“１”となる（第２図ニ）。
一方シフトレジスタ６は基準タイミング信号
Tsが印加される毎にレベル検出器５の出力をシ
フトレジスタに読み込む。
Tsが印加される毎にレベル検出器５の出力をシ
フトレジスタに読み込む。
なお基準タイミング信号Tsは交流電力信号の
１サイクルを40等分するように、該電力信号と同
期がとられている。したがつて、上述の例におい
てはＮ番目のサイクルにおいてシフトレジスタの
０〜（P1-1）番目のステージには０，P1番目のス
テージには“１”，（P1+1）ないし（P2-1）番目ま
でのステージには“０”、P2番目のステージには
“１”、（P2+1）ないし（P3-1）番目のステージに
は“０”、P3番目のステージには“１”、（P3+1）
ないし40番目のステージには“０”が記憶され
る。
１サイクルを40等分するように、該電力信号と同
期がとられている。したがつて、上述の例におい
てはＮ番目のサイクルにおいてシフトレジスタの
０〜（P1-1）番目のステージには０，P1番目のス
テージには“１”，（P1+1）ないし（P2-1）番目ま
でのステージには“０”、P2番目のステージには
“１”、（P2+1）ないし（P3-1）番目のステージに
は“０”、P3番目のステージには“１”、（P3+1）
ないし40番目のステージには“０”が記憶され
る。
そして交流電力信号の次のＮ＋１番目のサイク
ルで、このシフトレジスタ６の内容は１ステージ
ずつ右へ転送されその先頭ビツト６−１から順次
読み出される。即ち、いま電力信号の０番目から
（P1-2）番目までの位相ではシフトレジスタ６の
出力は“０”であり、通信制御装置８には禁止が
かからず、したがつてこの間にデータが送り込ま
れれば、そのデータは結合器９から商用交流電源
線１に注入される。なおこのＮ＋１サイクルにお
いても電力信号と雑音とは検出され、シフトレジ
スタと上記と同様にして書き込まれる。
ルで、このシフトレジスタ６の内容は１ステージ
ずつ右へ転送されその先頭ビツト６−１から順次
読み出される。即ち、いま電力信号の０番目から
（P1-2）番目までの位相ではシフトレジスタ６の
出力は“０”であり、通信制御装置８には禁止が
かからず、したがつてこの間にデータが送り込ま
れれば、そのデータは結合器９から商用交流電源
線１に注入される。なおこのＮ＋１サイクルにお
いても電力信号と雑音とは検出され、シフトレジ
スタと上記と同様にして書き込まれる。
一方、（P1-1）番目の位相になるとシフトレジ
スタ６の第２番目のステージ６−２は“１”とな
り、この“１”信号はオアゲート７を介して通信
制御回路８に印加される。
スタ６の第２番目のステージ６−２は“１”とな
り、この“１”信号はオアゲート７を介して通信
制御回路８に印加される。
またP1番目の位相においてはシフトレジスタ
６の先頭のステージ６−１が“１”となつている
ので、オアゲート７の出力は“１”となる。
６の先頭のステージ６−１が“１”となつている
ので、オアゲート７の出力は“１”となる。
したがつて通信制御回路８は（P1-1）番目の位
相とP1番目の位相において禁止状態になる。そ
れ故、もしこの間にデータが通信制御回路８に印
加されていても、そのデータの送出は禁止され
る。
相とP1番目の位相において禁止状態になる。そ
れ故、もしこの間にデータが通信制御回路８に印
加されていても、そのデータの送出は禁止され
る。
その後P1+1番目の位相から再びオアゲート７の
出力は“０”となり、通信制御回路８の禁止が解
除されてデータの送出が再開される。位相P2，
P3においても類似の動作がなされる。
出力は“０”となり、通信制御回路８の禁止が解
除されてデータの送出が再開される。位相P2，
P3においても類似の動作がなされる。
なお上述のようにシフトレジスタ６の先頭ステ
ージと第２番目のステージの信号の論理和をとる
ことによつて、第２図ホの点線で示すように雑音
の発生期間よりも１ビツト分長い期間禁止をかけ
ることができる。
ージと第２番目のステージの信号の論理和をとる
ことによつて、第２図ホの点線で示すように雑音
の発生期間よりも１ビツト分長い期間禁止をかけ
ることができる。
電力系統の雑音はその系統に接続される負荷に
よつて生じるものが多く、統計的にみて、１つの
負荷から生じる雑音は各サイクルでほぼ同位相に
発生する。したがつて上述のようにｎサイクルに
おいてP1の位相で発生した雑音によつてｎ＋１
サイクルで、位相P1においてデータの伝送を禁
止することにより、このｎ＋１サイクルの位相
P1で発生した雑音N1′がデータ中に注入されるこ
とがなくなり、その雑音N1′がなくなつた位相に
おいて純正なデータのみを電力信号に注入するこ
とが出来る。
よつて生じるものが多く、統計的にみて、１つの
負荷から生じる雑音は各サイクルでほぼ同位相に
発生する。したがつて上述のようにｎサイクルに
おいてP1の位相で発生した雑音によつてｎ＋１
サイクルで、位相P1においてデータの伝送を禁
止することにより、このｎ＋１サイクルの位相
P1で発生した雑音N1′がデータ中に注入されるこ
とがなくなり、その雑音N1′がなくなつた位相に
おいて純正なデータのみを電力信号に注入するこ
とが出来る。
なお、この種のデータ伝送においては電力信号
の１サイクル中に送られるデータの長さはその電
力信号の１サイクルの時間に比して短かく、かつ
データとしてはスタートコード、発送信局、デー
タ、終了コード等を１セツトで送出するので、送
信位相が上述の動作によつてずれても受信側では
そのデータを識別出来る。
の１サイクル中に送られるデータの長さはその電
力信号の１サイクルの時間に比して短かく、かつ
データとしてはスタートコード、発送信局、デー
タ、終了コード等を１セツトで送出するので、送
信位相が上述の動作によつてずれても受信側では
そのデータを識別出来る。
なお本発明においてはシフトレジスタの代りに
マイクロコンピユータのRAMを用いることも可
能である。
マイクロコンピユータのRAMを用いることも可
能である。
以上詳述したようにこの発明は交流電力信号の
１サイクル期間に生じた雑音の位相を記憶してお
き、後続のサイクルにおいては上記位相にはデー
タの電力信号への注入を禁止するようにしたもの
であつて、使用する電力線の実状に適合した状態
でデータ伝送の禁止をかけることができ、いいか
えれば雑音のないタイミングを自動的に選んで正
確なデータ伝送を行なわしめることができる。
１サイクル期間に生じた雑音の位相を記憶してお
き、後続のサイクルにおいては上記位相にはデー
タの電力信号への注入を禁止するようにしたもの
であつて、使用する電力線の実状に適合した状態
でデータ伝送の禁止をかけることができ、いいか
えれば雑音のないタイミングを自動的に選んで正
確なデータ伝送を行なわしめることができる。
第１図はこの発明の一実施例を示す回路図、第
２図は第１図の実施例の要部の出力波形図であ
る。 １……商用交流電源線、２……トランス、３…
…ハイパスフイルタ、４……増幅器、５……レベ
ル検出器、６……シフトレジスタ、７……オアゲ
ート、８……通信制御回路、９……結合器、N1，
N2，N3……雑音、P1，P2，P3……雑音の発生す
る位相。
２図は第１図の実施例の要部の出力波形図であ
る。 １……商用交流電源線、２……トランス、３…
…ハイパスフイルタ、４……増幅器、５……レベ
ル検出器、６……シフトレジスタ、７……オアゲ
ート、８……通信制御回路、９……結合器、N1，
N2，N3……雑音、P1，P2，P3……雑音の発生す
る位相。
Claims (1)
- １ 電力信号に高周波の搬送波を重畳し通信を行
う様にした電力線搬送装置において、電力線の交
流信号を導入するための導入手段と、この導入手
段で導入された交流電力信号の基本波を除去する
ためのフイルター手段と、このフイルター手段を
通過した信号を増幅する増幅手段と、この増幅さ
れた信号が一定値以上の雑音であることを検出す
る検出手段と、前記導入手段で導入された１サイ
クルの電力信号を所定のタイミング信号で複数の
位相に分割する分割手段と、前記分割したタイミ
ングにおいて、検出手段で検出された雑音の発生
した位相を交流電力の各サイクル別に記憶する記
憶手段と、ｎサイクル目の記憶情報に基づいて、
ｎ＋１サイクル目で雑音のない位相を選択して搬
送データを伝送制御する制御手段とを備えたこと
を特徴とする電力線搬送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2769981A JPS57141145A (en) | 1981-02-26 | 1981-02-26 | Power line carriage device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2769981A JPS57141145A (en) | 1981-02-26 | 1981-02-26 | Power line carriage device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57141145A JPS57141145A (en) | 1982-09-01 |
| JPS643381B2 true JPS643381B2 (ja) | 1989-01-20 |
Family
ID=12228222
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2769981A Granted JPS57141145A (en) | 1981-02-26 | 1981-02-26 | Power line carriage device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57141145A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4845466A (en) * | 1987-08-17 | 1989-07-04 | Signetics Corporation | System for high speed digital transmission in repetitive noise environment |
-
1981
- 1981-02-26 JP JP2769981A patent/JPS57141145A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57141145A (en) | 1982-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS643381B2 (ja) | ||
| JPH03195223A (ja) | 妨害信号阻止回路および電子製品サーベイランスシステムおよびそれらの使用方法 | |
| US5781066A (en) | Pulse waveform generator | |
| JP4531959B2 (ja) | 電力線搬送通信装置 | |
| JP3001707B2 (ja) | スペクトラム拡散通信装置 | |
| JPH05167630A (ja) | ユニークワード検出器 | |
| US6031404A (en) | Analog-signal to square-wave-signal reshaping system with offset compensation | |
| JPS6255580A (ja) | 受信レベル変動補償ステツプトラツク追尾方式 | |
| US4351008A (en) | Modulator for use in an interface between a digital signal processing apparatus and an audio tape deck | |
| RU1837360C (ru) | Блок считывани информации дл запоминающего устройства на цилиндрических магнитных доменах | |
| JPH0783747A (ja) | 信号検出回路 | |
| JP2540118B2 (ja) | 配電線搬送方法 | |
| JPS58197935A (ja) | スペクトラム拡散受信装置 | |
| JPS6211095Y2 (ja) | ||
| JPS6024975B2 (ja) | 高速信号比較器 | |
| SU394792A1 (ru) | УСТРОЙСТВО дл ОБНАРУЖЕНИЯ КОНЦА | |
| JPH0783285B2 (ja) | 受信装置 | |
| JPH0263348A (ja) | 読出書込装置と非接触メモリモジュール間のデータ通信方法 | |
| JPS5353932A (en) | Fault detection system for memory address line | |
| JPH0740682B2 (ja) | 伝送装置 | |
| JPH0244443A (ja) | メモリアクセス方式 | |
| JPH09289737A (ja) | インバータ装置 | |
| JPH01104858U (ja) | ||
| JPS6256692B2 (ja) | ||
| JPS5851743A (ja) | 直流送電系統の制御装置 |