JPS6444719U - - Google Patents
Info
- Publication number
- JPS6444719U JPS6444719U JP1987139184U JP13918487U JPS6444719U JP S6444719 U JPS6444719 U JP S6444719U JP 1987139184 U JP1987139184 U JP 1987139184U JP 13918487 U JP13918487 U JP 13918487U JP S6444719 U JPS6444719 U JP S6444719U
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- channel data
- tuning
- block diagram
- diagram showing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004973 liquid crystal related substance Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Landscapes
- Television Receiver Circuits (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
Description
図は本考案の一実施例を示すもので、第１図は
外観構成を示す正面図、第２図は電子回路の全体
の回路構成を示すブロツク図、第３図は第２図に
おけるチユーニング制御回路の詳細を示すブロツ
ク図、第４図は第３図におけるラストチヤンネル
記憶用メモリの詳細を示すブロツク図、第５図は
第４図における判断回路の詳細を示す図、第６図
は上記判断回路のタイミング信号を作成するタイ
ミング信号作成回路の構成を示すブロツク図、第
７図は上記ラストチヤンネル記憶用メモリに対す
る制御動作を説明するためのタイミングチヤート
である。 １…ケース、２…映像表示部、３…チヤンネル
表示部、４…ＬＣパネル、５ａ，５ｂ…アツプ／
ダウンキー、６…モードスイツチ、１１…チユー
ナ、１２…ＴＶリニア回路、１６…同期分離回路
、１７…チユーニング制御回路、１８…タイミン
グ制御回路、１９…ＡＦＴ制御回路、２１…キー
入力部、２３…チユーニング電圧作成回路、２４
…バンド切換回路、２５…Ａ／Ｄ変換回路、２８
…チヤンネル表示用ドライバ、３１…入力制御回
路、３２…チユーニングフロー制御回路、３３…
チヤンネルカウンタ、３４…チユーニング電圧記
憶用メモリ、３５…ラストチヤンネル記憶回路、
３６…チヤンネル表示信号作成回路、３７…同調
電圧カウンタ、３８…比較回路、３９…比較用カ
ウンタ、４２…バンド制御回路、４３…コンパレ
ータ、４４…コンパレータ、５１…同期検出回路
、６１…データ記憶用ＥＥＰＲＯＭ、６２…判断
回路、６３…アドレスカウンタ、６４…アドレス
記憶用ＥＥＰＲＯＭ、７１，７２…ラツチ回路。
外観構成を示す正面図、第２図は電子回路の全体
の回路構成を示すブロツク図、第３図は第２図に
おけるチユーニング制御回路の詳細を示すブロツ
ク図、第４図は第３図におけるラストチヤンネル
記憶用メモリの詳細を示すブロツク図、第５図は
第４図における判断回路の詳細を示す図、第６図
は上記判断回路のタイミング信号を作成するタイ
ミング信号作成回路の構成を示すブロツク図、第
７図は上記ラストチヤンネル記憶用メモリに対す
る制御動作を説明するためのタイミングチヤート
である。 １…ケース、２…映像表示部、３…チヤンネル
表示部、４…ＬＣパネル、５ａ，５ｂ…アツプ／
ダウンキー、６…モードスイツチ、１１…チユー
ナ、１２…ＴＶリニア回路、１６…同期分離回路
、１７…チユーニング制御回路、１８…タイミン
グ制御回路、１９…ＡＦＴ制御回路、２１…キー
入力部、２３…チユーニング電圧作成回路、２４
…バンド切換回路、２５…Ａ／Ｄ変換回路、２８
…チヤンネル表示用ドライバ、３１…入力制御回
路、３２…チユーニングフロー制御回路、３３…
チヤンネルカウンタ、３４…チユーニング電圧記
憶用メモリ、３５…ラストチヤンネル記憶回路、
３６…チヤンネル表示信号作成回路、３７…同調
電圧カウンタ、３８…比較回路、３９…比較用カ
ウンタ、４２…バンド制御回路、４３…コンパレ
ータ、４４…コンパレータ、５１…同期検出回路
、６１…データ記憶用ＥＥＰＲＯＭ、６２…判断
回路、６３…アドレスカウンタ、６４…アドレス
記憶用ＥＥＰＲＯＭ、７１，７２…ラツチ回路。
Claims (1)
- チヤンネルデータを記憶する書換え可能な不揮
発性メモリと、チヤンネルデータが変更される度
に上記メモリの内容を変更されたチヤンネルデー
タに書換える書換え手段と、電源が投入された際
に前記メモリに記憶されているチヤンネルデータ
を読出してチユーニングするチユーニング手段と
を具備したことを特徴とする液晶テレビ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987139184U JPS6444719U (ja) | 1987-09-11 | 1987-09-11 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987139184U JPS6444719U (ja) | 1987-09-11 | 1987-09-11 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6444719U true JPS6444719U (ja) | 1989-03-17 |
Family
ID=31402206
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1987139184U Pending JPS6444719U (ja) | 1987-09-11 | 1987-09-11 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6444719U (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998033319A1 (en) * | 1997-01-24 | 1998-07-30 | Sanyo Electric Co., Ltd. | Television receiver |
-
1987
- 1987-09-11 JP JP1987139184U patent/JPS6444719U/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998033319A1 (en) * | 1997-01-24 | 1998-07-30 | Sanyo Electric Co., Ltd. | Television receiver |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58182326A (ja) | プログラムメモリ装置 | |
| JPH0265590A (ja) | 多重画面発生用映像処理回路 | |
| JPS6444719U (ja) | ||
| US4991013A (en) | Picture-in-picture television apparatus with sync controlled memory addressing | |
| JPS6444720U (ja) | ||
| JPS6444766U (ja) | ||
| WO1989010609A1 (fr) | Unite de commande d'affichage | |
| JPS6452317U (ja) | ||
| JPS6259376B2 (ja) | ||
| JPS6444721U (ja) | ||
| JP2534496Y2 (ja) | 文字画面信号発生装置 | |
| JP4566293B2 (ja) | 映像表示装置及びその外部入力端子切り換え制御方法 | |
| KR0146692B1 (ko) | 실시간 예약 녹화방법 | |
| JPS6444718U (ja) | ||
| KR940007815B1 (ko) | 그래픽 기능을 갖는 콤팩트 디스크 플레이어에서의 온 스크린 디스플레이 구현방법 | |
| JPH0631821Y2 (ja) | 画像表示装置 | |
| JPH0157867U (ja) | ||
| JPS5818831B2 (ja) | 静止画像受信装置 | |
| JPS59111340U (ja) | 電源制御回路 | |
| JPS6444722U (ja) | ||
| JPS5931085Y2 (ja) | テレビジヨン装置 | |
| JPH02198283A (ja) | テレビ受信機 | |
| JPS611978U (ja) | タイミング信号発生回路 | |
| JPS6211822B2 (ja) | ||
| JPS6157762U (ja) |