JPS644709B2 - - Google Patents
Info
- Publication number
- JPS644709B2 JPS644709B2 JP57052128A JP5212882A JPS644709B2 JP S644709 B2 JPS644709 B2 JP S644709B2 JP 57052128 A JP57052128 A JP 57052128A JP 5212882 A JP5212882 A JP 5212882A JP S644709 B2 JPS644709 B2 JP S644709B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- pattern
- recording
- address
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Facsimiles In General (AREA)
- Facsimile Transmission Control (AREA)
Description
【発明の詳細な説明】
(1) 発明の技術分野
本発明は、フアクシミリテスト方式に関するも
のであつて、特に記録系と読取系のテストを各別
独自のハードウエアを設けることなく同時に行え
るようにしたテスト方式に関する。
のであつて、特に記録系と読取系のテストを各別
独自のハードウエアを設けることなく同時に行え
るようにしたテスト方式に関する。
(2) 技術の背景
フアクシミリ装置は原稿に記入された文字や図
形のパターンを遠隔地に送るために多く使用され
ている。このフアクシミリ装置は、発信部の読取
系で文字や図形などのパターンを光学的に読取
り、これを電気信号に変換して伝送し、さらに受
信部の記録系でこの電気信号をもとの文字や図形
などのパタンに再生するものである。このフアク
シミリ装置により原画が初期のとおりに再生され
ないことがあると、その原因を逆上つて追求する
のは煩しいので、フアクシミリ装置では読取系と
記録系の動作が正常に行われることを予めテスト
してから原稿の送受信動作を行うようにすること
が行われている。
形のパターンを遠隔地に送るために多く使用され
ている。このフアクシミリ装置は、発信部の読取
系で文字や図形などのパターンを光学的に読取
り、これを電気信号に変換して伝送し、さらに受
信部の記録系でこの電気信号をもとの文字や図形
などのパタンに再生するものである。このフアク
シミリ装置により原画が初期のとおりに再生され
ないことがあると、その原因を逆上つて追求する
のは煩しいので、フアクシミリ装置では読取系と
記録系の動作が正常に行われることを予めテスト
してから原稿の送受信動作を行うようにすること
が行われている。
このとき、原稿読取系では、原画に螢光灯の光
を当て、原画の白黒からの反射光をCCDのよう
なセンサで感知して、原画の白黒に対応した電気
信号に変換することが行われる。ところで、螢光
灯の光量が許容できる一定範囲内にないと、光量
の変動によりCCDからの出力レベルが変動し、
原画の例えば黒部分に対応する出力レベルが一定
の基準レベルに達しないとき、これが白部分の信
号としてとり出されることがある。このような場
合、読取系は正常に動作していないことになるの
で読取系のチエツクに際しては光量とセンサとの
関係を予めチエツクしてこれが一定範囲内にある
ことを確かめる必要がある。
を当て、原画の白黒からの反射光をCCDのよう
なセンサで感知して、原画の白黒に対応した電気
信号に変換することが行われる。ところで、螢光
灯の光量が許容できる一定範囲内にないと、光量
の変動によりCCDからの出力レベルが変動し、
原画の例えば黒部分に対応する出力レベルが一定
の基準レベルに達しないとき、これが白部分の信
号としてとり出されることがある。このような場
合、読取系は正常に動作していないことになるの
で読取系のチエツクに際しては光量とセンサとの
関係を予めチエツクしてこれが一定範囲内にある
ことを確かめる必要がある。
また記録系では、フアクシミリ端末の受信系の
メカ機構動作、メカ部駆動回路、記録部駆動回
路、記録部及び記録部画質などの診断や評価をし
て、記録系全体が正常に動作することを確かめる
必要がある。
メカ機構動作、メカ部駆動回路、記録部駆動回
路、記録部及び記録部画質などの診断や評価をし
て、記録系全体が正常に動作することを確かめる
必要がある。
(3) 従来技術と問題点
従来、フアクシミリ端末の読取系および記録系
をチエツクするときには、独自のセルフチエツク
機能を有する各別の回路により別々に上記のよう
なチエツクを行つていた。例えば読取系では、螢
光灯の光量変化に応じたセンサの出力変化を回路
により検出し、その異常があつたときこれをパネ
ルに表示していた。また、記録系では、白、黒の
組合せからなる白黒２値の固定パターンを別のメ
モリーに記憶しておき、このテストパターンをパ
ターン発生器から発生させて記録出力し、この記
録されたものをみて、パターンのうち初期のとお
りに再生されないものがあつたとき、上記記録系
の機能のこのパターンに関係する機能に異常があ
ることを察知していた。
をチエツクするときには、独自のセルフチエツク
機能を有する各別の回路により別々に上記のよう
なチエツクを行つていた。例えば読取系では、螢
光灯の光量変化に応じたセンサの出力変化を回路
により検出し、その異常があつたときこれをパネ
ルに表示していた。また、記録系では、白、黒の
組合せからなる白黒２値の固定パターンを別のメ
モリーに記憶しておき、このテストパターンをパ
ターン発生器から発生させて記録出力し、この記
録されたものをみて、パターンのうち初期のとお
りに再生されないものがあつたとき、上記記録系
の機能のこのパターンに関係する機能に異常があ
ることを察知していた。
しかしこのように読取系および記録系の各々に
各別のセルフチエツク機能を設けるのは回路構成
が大型化し、装置の小型化、省電力化を志向する
ことに反し、望ましくなかつた。
各別のセルフチエツク機能を設けるのは回路構成
が大型化し、装置の小型化、省電力化を志向する
ことに反し、望ましくなかつた。
(4) 発明の目的
従つて、本発明は、以上のように、従来フアク
シミリ装置においてその読取系と記録系のテスト
を別々のセルフチエツク機能で行うことにより、
装置を小型化したり、省電力化できなかつた点を
改善するために、それぞれ独自のセルフチエツク
機能を設けることなく、発信元印字の機能を利用
することにより、白黒２値の固定パターンを読取
系の螢光灯を点灯させた状態で記録紙に記録さ
せ、これにより読取系および記録系のテストを同
時に行えるようにしたフアクシミリ端末のテスト
方式を提供するものである。
シミリ装置においてその読取系と記録系のテスト
を別々のセルフチエツク機能で行うことにより、
装置を小型化したり、省電力化できなかつた点を
改善するために、それぞれ独自のセルフチエツク
機能を設けることなく、発信元印字の機能を利用
することにより、白黒２値の固定パターンを読取
系の螢光灯を点灯させた状態で記録紙に記録さ
せ、これにより読取系および記録系のテストを同
時に行えるようにしたフアクシミリ端末のテスト
方式を提供するものである。
(5) 発明の構成
上記のような目的を遂行するために本発明のフ
アクシミリテスト方式では、記録出力テストパタ
ーンを構成する複数のパターン要素を記憶する記
憶手段と、読取部の動作状態をチエツクするチエ
ツク手段と、上記パターン要素により正常時のテ
ストパターンに組立てかつ上記チエツク手段の異
常検出信号により上記正常時のラストパターンの
一部を変更する制御手段と、上記記憶手段の出力
データにもとづいて記録する記録手段を備え、上
記制御手段により上記異常検出信号が伝達された
とき正常時のラストパターンの一部を変更してこ
れを記録手段により記録出力するようにしたこと
を特徴とする。
アクシミリテスト方式では、記録出力テストパタ
ーンを構成する複数のパターン要素を記憶する記
憶手段と、読取部の動作状態をチエツクするチエ
ツク手段と、上記パターン要素により正常時のテ
ストパターンに組立てかつ上記チエツク手段の異
常検出信号により上記正常時のラストパターンの
一部を変更する制御手段と、上記記憶手段の出力
データにもとづいて記録する記録手段を備え、上
記制御手段により上記異常検出信号が伝達された
とき正常時のラストパターンの一部を変更してこ
れを記録手段により記録出力するようにしたこと
を特徴とする。
(6) 発明の実施例
次に本発明の一実施例を第１図ないし第４図に
もとづいて説明する。
もとづいて説明する。
第１図は本発明の一実施例の構成図、第２図イ
はテストパターンの全体図、同図ロはそのパター
ンＤ，Ｅの部分拡大図、第３図イは第２図イを構
成する数字、文字および各要素パターンを指定す
るアドレスを示す図、同図ロはアドレスの伝送形
式を示す図、第４図イ〜ヘは各要素パターンをデ
ータ化する説明図である。
はテストパターンの全体図、同図ロはそのパター
ンＤ，Ｅの部分拡大図、第３図イは第２図イを構
成する数字、文字および各要素パターンを指定す
るアドレスを示す図、同図ロはアドレスの伝送形
式を示す図、第４図イ〜ヘは各要素パターンをデ
ータ化する説明図である。
図中、１はマイクロプロセツサ制御回路、２は
ロム（ROM）テーブル、３はテーブル・ロム・
アドレス制御部、４はパターン・マルチプレクサ
（MPX）、５は走査ライン制御部、６は画信号２
値化回路、７は画信号混合回路、８は光量チエツ
ク回路である。
ロム（ROM）テーブル、３はテーブル・ロム・
アドレス制御部、４はパターン・マルチプレクサ
（MPX）、５は走査ライン制御部、６は画信号２
値化回路、７は画信号混合回路、８は光量チエツ
ク回路である。
マイクロプロセツサ制御回路１はROMテーブ
ル２をアクセスするためのアドレスを発生するの
みならず、リード・ライト可能なレジスタを有
し、このレジスタに４バイト記入することにより
第３図イに示すようなアドレスを８文字分指定す
ることができる。そしてこれにより、第２図イに
示すテストパターンを発生するように制御するも
のである。そしてまた読取系のテストに際して螢
光灯の光量及びそのセンサチエツクにおける異常
検出信号が伝達されたとき、第２図イのＦ領域を
全黒にするような制御をも行うものである。ここ
で第２図イに示すテストパターンは、読取系が正
常に動作し、螢光灯の光量はそれぞれに応じたセ
ンサの出力が正常の状態にあるときに、記録紙に
記録されるものである。このテストパターンは発
信元印字用の文字、数字、と白、黒の組合せから
なる固定パターンからなつている。ここでＦ領域
は中央上部に下４桁の電話番号（0123）、ハイフ
ン（−）、原画の通算頁数（P45）の欄と残余の
白部分で構成され、Ａ領域は全黒、Ｂ領域は一定
間隔おきの黒白交互模様、Ｃ領域はＢ領域の黒白
を逆にした模様、Ｄ、Ｅ領域は第２図ロに示すよ
うに互い違いの直線状しま模様で構成されてい
る。
ル２をアクセスするためのアドレスを発生するの
みならず、リード・ライト可能なレジスタを有
し、このレジスタに４バイト記入することにより
第３図イに示すようなアドレスを８文字分指定す
ることができる。そしてこれにより、第２図イに
示すテストパターンを発生するように制御するも
のである。そしてまた読取系のテストに際して螢
光灯の光量及びそのセンサチエツクにおける異常
検出信号が伝達されたとき、第２図イのＦ領域を
全黒にするような制御をも行うものである。ここ
で第２図イに示すテストパターンは、読取系が正
常に動作し、螢光灯の光量はそれぞれに応じたセ
ンサの出力が正常の状態にあるときに、記録紙に
記録されるものである。このテストパターンは発
信元印字用の文字、数字、と白、黒の組合せから
なる固定パターンからなつている。ここでＦ領域
は中央上部に下４桁の電話番号（0123）、ハイフ
ン（−）、原画の通算頁数（P45）の欄と残余の
白部分で構成され、Ａ領域は全黒、Ｂ領域は一定
間隔おきの黒白交互模様、Ｃ領域はＢ領域の黒白
を逆にした模様、Ｄ、Ｅ領域は第２図ロに示すよ
うに互い違いの直線状しま模様で構成されてい
る。
ROMテーブル２は、第３図イに示す如く、数
字、文字、記号、パターン要素が記入されている
ものである。これらの要素は、第４図イ，ハ〜ヘ
に示す如く、例えば16×８（０〜Ｆ×D0〜D7）の
画素により構成されており、ROMテーブル２内
のデータとしてはその下方の16進記号で示される
ようなフオーマツトで記入されている。そしてこ
の要素を、例えば第４図ロに示す如きサイズで表
示する場合には、これを32×32の画素で表示する
ことになり、このときこのパターンは主走査方向
（横方向）に同一画素を２回づつ出力し、副走査
方向（縦方向）に同一画素を４回づつ出力したと
きのものである。この場合、第４図イのＡ〜Ｆの
白地部分が、第４図ロの文字間隔1.5mm部分に対
応することになる。
字、文字、記号、パターン要素が記入されている
ものである。これらの要素は、第４図イ，ハ〜ヘ
に示す如く、例えば16×８（０〜Ｆ×D0〜D7）の
画素により構成されており、ROMテーブル２内
のデータとしてはその下方の16進記号で示される
ようなフオーマツトで記入されている。そしてこ
の要素を、例えば第４図ロに示す如きサイズで表
示する場合には、これを32×32の画素で表示する
ことになり、このときこのパターンは主走査方向
（横方向）に同一画素を２回づつ出力し、副走査
方向（縦方向）に同一画素を４回づつ出力したと
きのものである。この場合、第４図イのＡ〜Ｆの
白地部分が、第４図ロの文字間隔1.5mm部分に対
応することになる。
また、ROMテーブル２の、アドレス「0101」
で示される領域は第４図ハの如き白領域パターン
が記入され、アドレス「1101」で示される領域は
第４図ヘの如き黒領域パターンが記入され、アド
レス「0011」で示される領域では第４図ニの如き
しま模様パターンが記入され、アドレス「1011」
で示される領域は第４図ホの如きしま模様パター
ンが記入されている。
で示される領域は第４図ハの如き白領域パターン
が記入され、アドレス「1101」で示される領域は
第４図ヘの如き黒領域パターンが記入され、アド
レス「0011」で示される領域では第４図ニの如き
しま模様パターンが記入され、アドレス「1011」
で示される領域は第４図ホの如きしま模様パター
ンが記入されている。
テーブル・ロム・アドレス制御部３は第４図
イ，ハ〜ヘに示す如きROMテーブル２にアクセ
スされたパターンにおいて、０〜Ｆで示される主
走査方向の区分の出力状態を制御するものであ
り、例えば第４図ロの例では同一画素を２回連続
的に主走査方向に出力するものである。
イ，ハ〜ヘに示す如きROMテーブル２にアクセ
スされたパターンにおいて、０〜Ｆで示される主
走査方向の区分の出力状態を制御するものであ
り、例えば第４図ロの例では同一画素を２回連続
的に主走査方向に出力するものである。
パターンMPX４はROMテーブル２から出力
されたD0〜D7の８本の主走査方向のラインから、
走査ライン制御部５の制御にもとづきそのうちの
１本を選択的に出力するものであり、例えば第４
図ロの例では同一ラインを４ラインづつ出力す
る。
されたD0〜D7の８本の主走査方向のラインから、
走査ライン制御部５の制御にもとづきそのうちの
１本を選択的に出力するものであり、例えば第４
図ロの例では同一ラインを４ラインづつ出力す
る。
走査ライン制御部５はパターンMPX４から副
走査ライン方向に同一データを出力する回数を制
御するものである。
走査ライン方向に同一データを出力する回数を制
御するものである。
画信号２値化回路６は原稿を読出したCCDの
如きセンサからの読取信号を２値化した電気信号
に変換するものである。
如きセンサからの読取信号を２値化した電気信号
に変換するものである。
画信号混合回路７は原稿の読取り２値化信号と
発信元印字用数字、文字、及び固定パターンの画
信号を混合する回路である。
発信元印字用数字、文字、及び固定パターンの画
信号を混合する回路である。
光量チエツク回路８は原稿を読取るとき用いる
螢光灯の光量をチエツクしたり、あるいはこの螢
光灯によるセンサの出力信号の大きさをチエツク
するものである。光量あるいはセンサの出力信号
が正常でないときに異常信号を発生し、これをマ
イクロプロセツサ制御回路１に伝達する。
螢光灯の光量をチエツクしたり、あるいはこの螢
光灯によるセンサの出力信号の大きさをチエツク
するものである。光量あるいはセンサの出力信号
が正常でないときに異常信号を発生し、これをマ
イクロプロセツサ制御回路１に伝達する。
次に第１図ないし第４図に示す本実施例の動作
を説明する。
を説明する。
先ずテストに際して螢光灯を点灯し、読取系
のチエツクを行う。このとき、読取系が正常に
動作するとき、即ち螢光灯の出力も正常であ
り、またセンサ出力も正常である場合には、光
量チエツク回路８からマイクロプロセツサ制御
回路１に、読取系が正常であることを示す正常
状態検出信号が出力される。
のチエツクを行う。このとき、読取系が正常に
動作するとき、即ち螢光灯の出力も正常であ
り、またセンサ出力も正常である場合には、光
量チエツク回路８からマイクロプロセツサ制御
回路１に、読取系が正常であることを示す正常
状態検出信号が出力される。
これによりマイクロプロセツサ制御回路１は
先ず、第２図イのＦ領域のパターンを出力すべ
くアドレスを発生する。このため先ず最初の８
文字分は白部分のためにいずれもアドレス
「0101」を出力し、次の８文字分は「0123〜
P45」を表示するためにこれらに対応したアド
レスを出力し、最後の８文字分はこれまた白部
分のためにアドレス「0101」を出力する。これ
らの各８文字分の、合計４バイトのアドレスは
マイクロプロセツサ制御回路１内のレジスタに
記入され、第３図ロに示すように20〜27の形で
１バイトづつROMテーブル２に送出され、４
ビツト毎に順次アクセスされることになるの
で、この結果第３図ロに示すような出力が得ら
れることになる。もし１文字32の分解能で制御
する場合には、タイミングクロツクに同期して
逐次データをROMテーブル２より出力すると
き、テーブル・ロム・アドレス制御部３は同一
データを主走査方向に２回続けて出力するよう
に制御動作する。このようにして主走査方向に
おいてＯ〜Ｆまでのデータが32に拡張されるこ
とになる。そしてROMテーブル２より出力さ
れたデータは、今度は1/8のパターンMPX４に
おいて、走査ライン制御部５の制御により同一
主走査ライン情報を副走査ライン方向に４ライ
ン続けて出力する。これにより副走査方向にお
いてラインD0〜D7のデータがこれまた32に拡
張されることになる。すなわちパターンMPX
４からは最初ラインD0のデータが４回出力さ
れ、次にD1のデータが４回出力され、以下同
様にして最後にラインD7のデータが４回出力
されることになる。このようなテーブル・ロ
ム・アドレス制御部３及び走査ライン制御部５
の制御は、例えばソフトコマンドにより指定す
ることができる。このようにしてパターン
MPX４より出力されたデータは画信号２値化
回路６からの画信号と画信号混合回路７で混合
されることになるが、このようなテストのとき
には、画信号２値化回路６からの出力信号は存
在しないので、画信号混合回路７からはパター
ンMPX４からの信号が出力され、先ず第２図
イのＦ領域における「0123−P45」のみが記録
される。
先ず、第２図イのＦ領域のパターンを出力すべ
くアドレスを発生する。このため先ず最初の８
文字分は白部分のためにいずれもアドレス
「0101」を出力し、次の８文字分は「0123〜
P45」を表示するためにこれらに対応したアド
レスを出力し、最後の８文字分はこれまた白部
分のためにアドレス「0101」を出力する。これ
らの各８文字分の、合計４バイトのアドレスは
マイクロプロセツサ制御回路１内のレジスタに
記入され、第３図ロに示すように20〜27の形で
１バイトづつROMテーブル２に送出され、４
ビツト毎に順次アクセスされることになるの
で、この結果第３図ロに示すような出力が得ら
れることになる。もし１文字32の分解能で制御
する場合には、タイミングクロツクに同期して
逐次データをROMテーブル２より出力すると
き、テーブル・ロム・アドレス制御部３は同一
データを主走査方向に２回続けて出力するよう
に制御動作する。このようにして主走査方向に
おいてＯ〜Ｆまでのデータが32に拡張されるこ
とになる。そしてROMテーブル２より出力さ
れたデータは、今度は1/8のパターンMPX４に
おいて、走査ライン制御部５の制御により同一
主走査ライン情報を副走査ライン方向に４ライ
ン続けて出力する。これにより副走査方向にお
いてラインD0〜D7のデータがこれまた32に拡
張されることになる。すなわちパターンMPX
４からは最初ラインD0のデータが４回出力さ
れ、次にD1のデータが４回出力され、以下同
様にして最後にラインD7のデータが４回出力
されることになる。このようなテーブル・ロ
ム・アドレス制御部３及び走査ライン制御部５
の制御は、例えばソフトコマンドにより指定す
ることができる。このようにしてパターン
MPX４より出力されたデータは画信号２値化
回路６からの画信号と画信号混合回路７で混合
されることになるが、このようなテストのとき
には、画信号２値化回路６からの出力信号は存
在しないので、画信号混合回路７からはパター
ンMPX４からの信号が出力され、先ず第２図
イのＦ領域における「0123−P45」のみが記録
される。
次に該Ｆ領域の残りの白部分のアドレス
「0101」のみがマイクロプロセツサ制御回路１
から出力されるので、これによりＦ領域の白部
分が記録されることになる。
「0101」のみがマイクロプロセツサ制御回路１
から出力されるので、これによりＦ領域の白部
分が記録されることになる。
このようにしてＦ領域が終了すると、マイク
ロプロセツサ制御回路１はアドレス「1101」を
連続的に出力してＡ領域を出力する。
ロプロセツサ制御回路１はアドレス「1101」を
連続的に出力してＡ領域を出力する。
次にマイクロプロセツサ制御回路１はアドレ
ス「1101」とアドレス「0101」を交互に出力し
てＢ領域を出力させ、続いて逆にアドレス
「0101」とアドレス「1101」を交互に出力して
Ｃ領域を出力させる。そしてアドレス「0011」
とアドレス「1011」を連続的に出力してＤ領域
及びＥ領域を出力させる。このようにして第２
図イのＦ領域に示す発信元印字テスト及びＡ領
域〜Ｅ領域に示す固定パターンテストを行うこ
とができる。
ス「1101」とアドレス「0101」を交互に出力し
てＢ領域を出力させ、続いて逆にアドレス
「0101」とアドレス「1101」を交互に出力して
Ｃ領域を出力させる。そしてアドレス「0011」
とアドレス「1011」を連続的に出力してＤ領域
及びＥ領域を出力させる。このようにして第２
図イのＦ領域に示す発信元印字テスト及びＡ領
域〜Ｅ領域に示す固定パターンテストを行うこ
とができる。
もし前記において読取系が正常に動作せ
ず、例えば螢光灯の光度が小さかつたり、螢光
灯の光度は通常であるにもかかわらずCCDの
如きセンサの出力が異常に小さい場合には、光
量チエツク回路８からマイクロプロセツサ制御
回路１に、このような読取系の異常を示す異常
状態検出信号が出力される。これによりマイク
ロプロセツサ制御回路１はアドレス「1101」を
連続的に出力するので、第２図イにおけるＦ領
域は全黒出力となる。
ず、例えば螢光灯の光度が小さかつたり、螢光
灯の光度は通常であるにもかかわらずCCDの
如きセンサの出力が異常に小さい場合には、光
量チエツク回路８からマイクロプロセツサ制御
回路１に、このような読取系の異常を示す異常
状態検出信号が出力される。これによりマイク
ロプロセツサ制御回路１はアドレス「1101」を
連続的に出力するので、第２図イにおけるＦ領
域は全黒出力となる。
したがつて、オペレータはテストに際して、最
初に出力されるＦ領域に発信元印字機能を利用し
た印字が行われてあれば読取系機能は正常である
と判断し、全黒出力であれば読取系機能が異常で
あることを識る。更にテストに際して記録された
第２図イに示す印字状態及び固定パターンの記録
状態をみて、これらの記録部分に異常状態が存在
する場所をチエツクすることによりその異常部分
を検出することができる。
初に出力されるＦ領域に発信元印字機能を利用し
た印字が行われてあれば読取系機能は正常である
と判断し、全黒出力であれば読取系機能が異常で
あることを識る。更にテストに際して記録された
第２図イに示す印字状態及び固定パターンの記録
状態をみて、これらの記録部分に異常状態が存在
する場所をチエツクすることによりその異常部分
を検出することができる。
なお前記の説明では１文字の分解能を32×32の
場合について説明したが、勿論16×８でも16×16
でも、これら以外の他のサイズでも適宜の大きさ
にすることができる。
場合について説明したが、勿論16×８でも16×16
でも、これら以外の他のサイズでも適宜の大きさ
にすることができる。
(7) 発明の効果
以上述べたように、本発明によれば、発信元印
字の機能を利用して固定パターンを記録系化に記
録させるようにしておき、螢光灯の光量の異常が
あつたとき固定パターンの一部を全黒にするよう
にしたので特別なハードウエア構成を設けること
なく螢光灯の光量チエツクをできる。また、固定
パターンの一部が初期のとおりに記録されないと
き記録系の異常該当部分を知る手がかりを得るこ
とができ、これも特別なハードウエアを必要とし
ない。
字の機能を利用して固定パターンを記録系化に記
録させるようにしておき、螢光灯の光量の異常が
あつたとき固定パターンの一部を全黒にするよう
にしたので特別なハードウエア構成を設けること
なく螢光灯の光量チエツクをできる。また、固定
パターンの一部が初期のとおりに記録されないと
き記録系の異常該当部分を知る手がかりを得るこ
とができ、これも特別なハードウエアを必要とし
ない。
このように特別なハードウエアを必要とせず、
読取系と記録系のテストを同時に行えるので機器
の小型化、省電力化を図ることができるととも
に、テスト方法としても効率的である。
読取系と記録系のテストを同時に行えるので機器
の小型化、省電力化を図ることができるととも
に、テスト方法としても効率的である。
第１図は本発明の一実施例の構成図、第２図イ
はテストパターンを示す図、同図ロはその一部の
拡大図、第３図イは数字、文字および要素パター
ンのアドレスを示す図、同図ロはアドレス伝送形
式を示す図、第４図イは数字１のデータ形式を示
す図、同図ロは数字の表示形式を示す図、同図ハ
は白のデータ形式、同図ニ，ホは互い違いのしま
模様のデータ形式を示す図、同図ヘは黒のデータ
形式を示す図である。 図中、１はマイクロプロセツサ制御回路、２は
ROMテーブル、３はテーブル・ロム・アドレス
制御部、４はパターンMPX、５は走査ライン制
御部、６は画信号２値化回路、７は画信号混合回
路、８は光量チエツク回路である。
はテストパターンを示す図、同図ロはその一部の
拡大図、第３図イは数字、文字および要素パター
ンのアドレスを示す図、同図ロはアドレス伝送形
式を示す図、第４図イは数字１のデータ形式を示
す図、同図ロは数字の表示形式を示す図、同図ハ
は白のデータ形式、同図ニ，ホは互い違いのしま
模様のデータ形式を示す図、同図ヘは黒のデータ
形式を示す図である。 図中、１はマイクロプロセツサ制御回路、２は
ROMテーブル、３はテーブル・ロム・アドレス
制御部、４はパターンMPX、５は走査ライン制
御部、６は画信号２値化回路、７は画信号混合回
路、８は光量チエツク回路である。
Claims (1)
- １ 記録出力テストパターンを構成する複数のパ
ターン要素を記憶する記憶手段と、読取部の動作
状態をチエツクするチエツク手段と、上記パター
ン要素により正常時のテストパターンに組立て、
かつ上記チエツク手段の異常検出信号により上記
正常時のテストパターンの一部を変更する制御手
段と、上記記憶手段の出力データにもとづいて記
録する記録手段を備え、上記制御手段により上記
異常検出信号が伝達されたとき正常時のテストパ
ターンの一部を変更してこれを記録手段により記
録出力するようにしたことを特徴とするフアクシ
ミリテスト方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57052128A JPS58170166A (ja) | 1982-03-30 | 1982-03-30 | フアクシミリテスト方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57052128A JPS58170166A (ja) | 1982-03-30 | 1982-03-30 | フアクシミリテスト方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58170166A JPS58170166A (ja) | 1983-10-06 |
| JPS644709B2 true JPS644709B2 (ja) | 1989-01-26 |
Family
ID=12906229
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57052128A Granted JPS58170166A (ja) | 1982-03-30 | 1982-03-30 | フアクシミリテスト方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58170166A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4760465A (en) * | 1984-11-29 | 1988-07-26 | Ricoh Company, Ltd. | Electronic blackboard which detects an abnormal operating condition by reading a non-image section of a writing surface at power-up |
| JPH0797809B2 (ja) * | 1985-01-25 | 1995-10-18 | 株式会社東芝 | 記録装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49144296U (ja) * | 1973-04-11 | 1974-12-12 |
-
1982
- 1982-03-30 JP JP57052128A patent/JPS58170166A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58170166A (ja) | 1983-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5579419A (en) | Image storing/retrieving apparatus using a mark sheet to enable user selection of images | |
| GB1581546A (en) | Compression and expansion of scanned images | |
| US4942461A (en) | Digital multiple-color image processing apparatus | |
| JPS644709B2 (ja) | ||
| US6580433B2 (en) | Automatic reverse method for reversing the black-and-white monochrome image, and printer unit using the same | |
| JPH0131345B2 (ja) | ||
| US5502574A (en) | Facsimile apparatus which can avoid unwanted interline breaks in output | |
| JPH065892B2 (ja) | イメ−ジデ−タ処理システム | |
| JP2845938B2 (ja) | 中間調画像処理方法 | |
| JP3301849B2 (ja) | 画像通信装置及びその画像処理方法 | |
| KR100467564B1 (ko) | 복합기의데이터종류에따른메모리내의데이터저장방법 | |
| KR100219934B1 (ko) | 팩시밀리에서 스캐닝에 의한 옵션값 자동설정방법 | |
| US6535300B2 (en) | Picture signal processing apparatus and method | |
| JPS61112282A (ja) | 画像処理システム | |
| JPH0531437U (ja) | フアクシミリ装置 | |
| JPH03240364A (ja) | 画像情報通信装置 | |
| JPH0458746B2 (ja) | ||
| JP2919600B2 (ja) | ファクシミリ装置 | |
| KR940007681B1 (ko) | 화상 축소력을 가진 화상처리 장치 및 방법 | |
| KR940002819B1 (ko) | 화상 확대 처리 회로 | |
| JP2006270531A (ja) | 複合機システムおよび複合機システムの伝送路動作確認方法 | |
| JPH11331578A (ja) | 画像読み取り装置及びコンピュータ読み取り可能な記憶媒体 | |
| JPH05145670A (ja) | フアクシミリ記録方式 | |
| JPS61195064A (ja) | 複写装置 | |
| JPH07221906A (ja) | 画像処理装置 |