JPS645313B2 - - Google Patents
Info
- Publication number
- JPS645313B2 JPS645313B2 JP58207685A JP20768583A JPS645313B2 JP S645313 B2 JPS645313 B2 JP S645313B2 JP 58207685 A JP58207685 A JP 58207685A JP 20768583 A JP20768583 A JP 20768583A JP S645313 B2 JPS645313 B2 JP S645313B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- pattern
- display
- image
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】
(a) 発明の技術分野
本発明は、画像表示を制御する表示方式に関す
る。Detailed Description of the Invention (a) Technical Field of the Invention The present invention relates to a display method for controlling image display.
(b) 従来技術と問題点
画像をドツトパタン構成で表示するビツトマツ
プデイスプレイでは、表示メモリの容量(ビツト
数)は、画面を構成するドツト数と同一の容量を
必要とする。小型の電子装置(例えばフアクシミ
リ装置)において、操作案内用の液晶表示部に、
ドツト構成の画像パタンの蓄積用として、画面容
量(ドツト数)と同量の表示メモリを設ければ、
装置が高価となる欠点があつた。(b) Prior Art and Problems A bitmap display that displays an image in a dot pattern configuration requires a display memory capacity (number of bits) equal to the number of dots forming the screen. In small electronic devices (e.g. facsimile devices), the liquid crystal display for operation guidance
If a display memory with the same amount of screen capacity (number of dots) is provided for storing image patterns of dot configuration,
The disadvantage was that the equipment was expensive.
(c) 発明の目的
本発明は上記の欠点を解決するためになされた
もので、表示メモリ容量を減少しうる表示制御方
式の提供を目的とする。(c) Object of the Invention The present invention has been made to solve the above-mentioned drawbacks, and aims to provide a display control method that can reduce display memory capacity.
(d) 発明の構成
本発明は、表示部と制御装置とを有し、画素数
が縦Mドツト横Nドツトなる方形画像を、単位画
像として表示部に表示する装置において、前記単
位画像を構成する縦又は横方向のドツトパタンが
16進データで構成され且つ同一ドツトパタンの個
数が倍数記号及び倍数データで構成される画像パ
タンと、該画像パタンのデータを前記単位画像に
変換する手段と、検索手段とを備え、前記制御装
置から指定された前記画像パターンを索出し、該
画像パタンのデータを取出す際、前記倍数記号が
検出されたときは、該倍数記号に対応するパタン
データを前記倍数データが示す数だけ前記表示部
へ送出することを特徴とする表示制御方式であ
る。以上のように本発明は、ビツトマツプデイス
プレイにおいて、ドツトパタンをコード化した画
像パタンを備えることにより、表示メモリ容量の
縮小化を図つたものである。(d) Structure of the Invention The present invention provides a device that has a display section and a control device and displays a rectangular image having M dots vertically and N dots horizontally on the display section as a unit image, in which the unit image is configured. vertical or horizontal dot pattern
an image pattern composed of hexadecimal data and in which the number of identical dot patterns is composed of a multiple symbol and multiple data; means for converting the data of the image pattern into the unit image; and a search means; When searching for the specified image pattern and extracting the data of the image pattern, if the multiple symbol is detected, sending pattern data corresponding to the multiple symbol to the display unit in the number indicated by the multiple data. This is a display control method characterized by: As described above, the present invention aims to reduce the display memory capacity by providing an image pattern in which a dot pattern is encoded in a bit map display.
(e) 発明の実施例
以下、本発明を図面によつて説明する。第1図
は本発明を説明するブロツク図である。第1図a
に示す如く、表示メモリ1から表示部2へ、画像
データG(ドツトデータ)が送られることにより、
画面にドツト構成の画像が表示される。画面は、
n個の単位画像G1〜Goが表示されるが、この単
位画像は、縦8ドツト、横10ドツトの計80ドツト
で構成されるものとする。第1図bは単位画像
G1のデータブロツク図である。第1図bにおい
て斜線が施された位置が表示される部分を示す。
従来方式では、このような表示を行う場合でも画
像(ドツト)パタンメモリとして、8×10ビツト
を必要とした。本発明は、第1図bに示す単位画
像G1の画像データを第1図cに示す如く、コー
ド化した画像パタンP1で構成せしめることによ
り、表示メモリ1の容量の節減を図つたものであ
る。パタンのコード化は次の要領で行われる。第
1図bにおいて、領域B1(b0〜b3)と領域B2(b4
〜b7)とに分けてコード化する。列D1の領域B1
において、斜線が施されている部分は行b1,b2及
びb3であるので、これを16進コード「E」とし
て、第1図cの画像パタンP1のアドレスAnの項
Lに格納する。尚、斜線部を“1”、空白部を
“0”とし、ビツトb0側を下位桁、ビツトb7側を
上位桁とする。また列D1の領域B2のうち斜線が
施されているのは行b4のみであるので、これを16
進コード「1」として第1図cの画像パタンP1
のアドレスAnの項Uに格納する。また列D2にお
いては、行b3及びb4のみに斜線が施されているの
で、第1図cの画像パタンP1のアドレスAo+1の
項L及びUに16進コード「8」と「1」を格納す
る。第1図bの列D3〜D6においては、列D2と同
じく行b3及びb4のみに斜線が施されているので、
この場合には、第1図cの画像パタンP1のアド
レスAo+1の項Uに乗算記号(×)をまた項Lに
は数値データ「4」を格納する。ただし前記乗算
記号はデータとして表われないコードに定める。
このようなコード化作業により、第1図bに示す
単位画像G1(10バイト構成)は、第1図cに示す
画像パタンP1(6バイト)の如く、コード化され
て表示メモリ1に格納される。従つて表示メモリ
1の容量を節減することができる。(e) Examples of the invention The present invention will be explained below with reference to the drawings. FIG. 1 is a block diagram illustrating the present invention. Figure 1a
As shown in the figure, by sending the image data G (dot data) from the display memory 1 to the display unit 2,
An image of a dot configuration is displayed on the screen. The screen is
Although n unit images G 1 to G o are displayed, each unit image is composed of 80 dots in total, 8 dots vertically and 10 dots horizontally. Figure 1b is a unit image
FIG. 1 is a data block diagram of G1. The hatched positions in FIG. 1b indicate the displayed portions.
In the conventional method, even when performing such a display, 8×10 bits were required as an image (dot) pattern memory. The present invention aims to reduce the capacity of the display memory 1 by structuring the image data of the unit image G1 shown in FIG. 1b into a coded image pattern P1 as shown in FIG. 1c. It is. The pattern is encoded in the following manner. In Fig. 1b, the area B 1 (b 0 to b 3 ) and the area B 2 (b 4
~ b7 ) and coded separately. Area B 1 in column D 1
In , the hatched parts are rows b 1 , b 2 and b 3 , so these are stored as hexadecimal code "E" in the term L of address An of image pattern P 1 in Figure 1 c. do. Note that the shaded area is "1", the blank area is "0", the bit b0 side is the lower digit, and the bit b7 side is the upper digit. Also, in area B 2 of column D 1 , only row b 4 is shaded, so this is 16
The image pattern P 1 in Figure 1 c is set as the hexadecimal code "1".
is stored in the term U of address An. In addition, in column D 2 , only rows b 3 and b 4 are shaded, so the terms L and U of address A o+1 of image pattern P 1 in FIG. and "1" are stored. In columns D 3 to D 6 in FIG. 1b, only rows b 3 and b 4 are shaded like column D 2 , so
In this case, a multiplication sign (x) is stored in the term U of the address A o+1 of the image pattern P 1 in FIG. 1c, and numerical data "4" is stored in the term L. However, the multiplication symbol is defined as a code that does not appear as data.
Through this encoding process, the unit image G 1 (10 bytes) shown in FIG. 1b is encoded into the image pattern P 1 (6 bytes) shown in FIG. Stored. Therefore, the capacity of display memory 1 can be reduced.
第2図は本発明の表示制御の一実施例を説明す
るブロツク図である。第2図において、第1図b
に示した単位画像G1の出力表示を指示する指令
コードg1が制御装置3から発せられる。制御部4
は、指令コードg1に対応する画像パタンP1を、表
示メモリ1から索出する。然るのち、まず画像パ
タンP1のアドレスAoの項L及びUのデータ
(「E」及び「1」)を取出し、これをレジスタ5
にセツトする。レジスタ5は、上位部RUと下位
部RLとに分たれており、上位部RUにデータ「1」
が、また下位部RLにデータ「E」がセツトされ
る。判別部6はレジスタ5の上位部RU内のデー
タが乗算記号(×)であるか否かを調べる。乗算
記号(×)でなければレジスタ5(上位部RU及
び下位部RL)のデータを、レジスタ7へ転送せ
しめる。これに対し乗算記号(×)のとき、判別
部6は制御信号C2を発して、レジスタ5の下位
部RLのデータをカウンタ(down counter)8に
セツトすると共に、転送部9を起動する。転送部
9は、転送信号Sを発してレジスタ7内のデータ
を変換部10へ送出する。このときのレジスタ7
には、レジスタ5内のデータ(例えばアドレス
Ao)よりも1つ前のアドレスAo-1のデータが格
納されている。また転送部9は転送信号Sを発す
る毎に、パルスFを発して、カウンタ8の値を1
つ減ずる。カウンタ8の値が「0」になつたとき
終了信号Hが発せられ、転送部9が停止される。
従つてレジスタ7内のデータは、カウンタ8にセ
ツトされた値の回数だけ、変換部10へ送出され
ることになる。変換部10は、レジスタ7から送
られてくるデータを第1図bに示した単位画像
G1へ変換するので、表示部2に、指定された画
像がドツト構成で表示される。なお第3図は以上
の動作の概要を示すフローチヤートである。 FIG. 2 is a block diagram illustrating an embodiment of display control according to the present invention. In Figure 2, Figure 1b
A command code g 1 is issued from the control device 3 to instruct output display of the unit image G 1 shown in FIG. Control unit 4
retrieves the image pattern P 1 corresponding to the command code g 1 from the display memory 1. After that, first take out the data ("E" and "1") of the terms L and U of the address A o of the image pattern P 1 and store it in the register 5.
Set to . The register 5 is divided into an upper part R U and a lower part R L , and data "1" is stored in the upper part R U.
However, data "E" is also set in the lower part R L. The determining unit 6 checks whether the data in the upper part R U of the register 5 is a multiplication symbol (x). If it is not a multiplication sign (x), the data in register 5 (upper part R U and lower part RL ) is transferred to register 7. On the other hand, when it is a multiplication sign (x), the discriminator 6 issues the control signal C2 , sets the data in the lower part R L of the register 5 to the down counter 8, and activates the transfer unit 9. . The transfer unit 9 issues a transfer signal S to send the data in the register 7 to the conversion unit 10. Register 7 at this time
The data in register 5 (e.g. address
The data at address A o-1, which is one address before A o ), is stored. Furthermore, every time the transfer unit 9 issues the transfer signal S, it issues a pulse F to increase the value of the counter 8 by 1.
It decreases by one. When the value of the counter 8 reaches "0", a termination signal H is issued and the transfer section 9 is stopped.
Therefore, the data in register 7 will be sent to converter 10 the number of times equal to the value set in counter 8. The converter 10 converts the data sent from the register 7 into the unit image shown in FIG.
Since the image is converted to G1 , the specified image is displayed on the display section 2 in a dot configuration. Note that FIG. 3 is a flowchart showing an overview of the above operation.
(f) 発明の効果
以上のように本発明は、表示メモリの容量を著
しく減少しうる利点を有する。(f) Effects of the Invention As described above, the present invention has the advantage of significantly reducing the capacity of display memory.
第1図は本発明を説明するブロツク図、第2図
は本発明の一実施例を説明するブロツク図、第3
図は本発明の一実施例を説明するフローチヤート
であり、図中に用いた符号は次の通りである。
1は表示メモリ、2は表示部、3は制御装置、
4は制御部、5,7はレジスタ、8はカウンタ、
9は転送部、10は変換部、Ao,Ao+1,Ao+2,
Ao+3,Ao+4,Ao+5はアドレス、B1,B2は領域、
bJ,b1,b2,b3,b4,b5,b6,b7は行、C1,C2は
制御信号、D1,D2,D3,D4,D5,D6,D7,D8,
D9,D10は列、Eは16進コード、Fはパルス、G
は画像データ、G1,Goは単位画像、g1は指令コ
ード、Hは終了信号、L,Uは項、P1,Poは画
像パタン、RLはレジスタの下位部、RUはレジス
タの上位部を示す。
FIG. 1 is a block diagram explaining the present invention, FIG. 2 is a block diagram explaining one embodiment of the present invention, and FIG.
The figure is a flowchart for explaining one embodiment of the present invention, and the symbols used in the figure are as follows. 1 is a display memory, 2 is a display section, 3 is a control device,
4 is a control unit, 5 and 7 are registers, 8 is a counter,
9 is a transfer unit, 10 is a conversion unit, A o , A o+1 , A o+2 ,
A o+3 , A o+4 , A o+5 are addresses, B 1 and B 2 are areas,
bJ, b 1 , b 2 , b 3 , b 4 , b 5 , b 6 , b 7 are rows, C 1 , C 2 are control signals, D 1 , D 2 , D 3 , D 4 , D 5 , D 6 , D7 , D8 ,
D 9 , D 10 are columns, E is hex code, F is pulse, G
is image data, G 1 , G o are unit images, g 1 is command code, H is end signal, L, U are terms, P 1 , P o are image patterns, R L is lower part of register, R U is Shows the upper part of the register.
Claims (1)
を記憶する表示メモリと、制御装置とを有し、画
素数が縦Mドツト横Nドツトなる方形画像を単位
画像として表示部に表示する装置において、 前記表示メモリの前記単位画像データの記憶方
式として、縦方向の列のMビツトのパタンが前の
列のMビツトのパタンと異なる時は、L桁の16進
データ(但しLx4=MでLは2以上の整数)とし
て一列に記憶し、上記縦方向のMドツトのパタン
が前の列のMビツトのパタンと同じ時は、その同
じパタンが連続する回数を、同じ列パタンが連続
する回数であることを示す特定記号を付して一列
のデータとして記憶し、 前記表示メモリの前記単位画像データの読み出
し方式として、一列のデータを順次読み出し、そ
のデータが上記特定記号を含まない時は、そのま
ま表示部へ送出し、そのデータが上記特定記号を
含む時は、この特定記号を付した回数だけ、その
直前に読み出されたL桁の16進データを連続して
表示部へ送出することを特徴とする表示制御方
式。[Scope of Claims] 1. A display unit comprising a display unit, a display memory for storing image data to be displayed on the display unit, and a control device, and a rectangular image with the number of pixels of M dots vertically and N dots horizontally as a unit image. In a device that displays on a display unit, as a storage method for the unit image data in the display memory, when the pattern of M bits in a vertical column is different from the pattern of M bits in the previous column, L-digit hexadecimal data is stored. (However, Lx4 = M and L is an integer of 2 or more) and when the pattern of M dots in the vertical direction is the same as the pattern of M bits in the previous row, the number of times the same pattern continues is A specific symbol indicating the number of consecutive times of the same column pattern is attached and stored as one column of data, and as a reading method for the unit image data in the display memory, one column of data is sequentially read out, and the data is If the data does not include a symbol, it is sent as is to the display section, and if the data includes the above specific symbol, the L-digit hexadecimal data that was read immediately before is sent consecutively as many times as the specific symbol is attached. A display control method characterized by transmitting data to a display unit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58207685A JPS60100177A (en) | 1983-11-05 | 1983-11-05 | Display control system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58207685A JPS60100177A (en) | 1983-11-05 | 1983-11-05 | Display control system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60100177A JPS60100177A (en) | 1985-06-04 |
| JPS645313B2 true JPS645313B2 (en) | 1989-01-30 |
Family
ID=16543877
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58207685A Granted JPS60100177A (en) | 1983-11-05 | 1983-11-05 | Display control system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60100177A (en) |
-
1983
- 1983-11-05 JP JP58207685A patent/JPS60100177A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60100177A (en) | 1985-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0076082B1 (en) | Display processing apparatus | |
| JPS6061794A (en) | Personal computer | |
| JPS5984587U (en) | Data bit compression system | |
| JPS6330632B2 (en) | ||
| US5230066A (en) | Microcomputer | |
| JPS645313B2 (en) | ||
| JPS632117B2 (en) | ||
| SU822171A1 (en) | Information input-output arrangement | |
| JPS5967587A (en) | Color overlapped graphic generator | |
| JPS5890691A (en) | pattern generator | |
| JPS5967584A (en) | character display device | |
| JPS6057373A (en) | Memory signal pattern rotation system | |
| JPS58115474A (en) | Graphic japanese character display control system | |
| JPS58133077A (en) | Image signal conversion method | |
| JPH031868B2 (en) | ||
| JPH0758431B2 (en) | Address line and data line connection system | |
| SU1185324A1 (en) | Device for editing information on crt screen | |
| EP0273637A2 (en) | Bit pattern conversion system | |
| SU1231533A1 (en) | Device for displaying information on screen of cathode-ray tube | |
| JPS6078478A (en) | Character display | |
| JPS6377088A (en) | Microcomputer | |
| JPS6267585A (en) | Batch vertical/horizontal conversion method | |
| JPS62255153A (en) | recording device | |
| JPS6235139B2 (en) | ||
| JPS5850588A (en) | Crt display |