JPS645784B2 - - Google Patents

Description

【発明の詳細な説明】

本発明はデータ処理システムの装置間での情報
転送のためそれら装置を相互接続するためのシス
テムに関するものである。例えば、任意の装置が
共通母線上にメツセージを送り共通母線上の各メ
ツセージは任意の他の装置によつて受取られるよ
うに、多数の装置が夫々共通母線に接続されう
る。例えばキーボード・プリンタ端末装置のよう
な１つの装置が適当な追加情報と一緒にデータを
母線上に送ることにより、例えばプロセツサのよ
うな他の装置とコミユニケート（情報交換）する
ことが出来る。上記追加情報は受取り主のアドレ
スを含む。何故ならばメツセージは母線に接続さ
れた他の夫々の装置も読取り可能であるが通常は
唯１つの受取り装置に宛てることが意図されるか
らである。追加情報は送り主のアドレス、誤り訂
正ビツト、及び他の情報を標準のフオーマツトで
含むことも多い。メツセージのデータ部分は記憶
されるべき、表示されるべき、又は処理されるべ
きデータのような任意の種類の情報及び、メツセ
ージ、実行されるべきコマンド等に関する追加情
報を含むことがある。 母線の物理的構成は、データを直列的に伝送す
るための同軸ケーブル、又は一連の多ビツト・デ
ータ単位でデータを伝送するための複導体母線な
どのような種々の形態を取りうる。実例では単線
直列母線のみを考えると以下の説明が簡単化され
る。何れの場合でも各メツセージは多数のビツト
時間に亘つて時間的に展開することになる。例え
ばメツセージは夫々８ビツトより成る２つのバイ
トを形成する16ビツトの標準フオーマツトを持つ
てもよく、これらの16ビツトは一定の時間間隔、
所謂タイム・スロツトの間に直列的に伝送されう
る。例えば装置Ａがタイム・スロツト１に於て２
バイトを伝送した後に、装置Ａ又は他の装置がタ
イム・スロツト２に於て更に２バイトを伝送する
ことが出来る。 母線上のすべての装置は共通クロツクによつて
同期される。これは１つのメツセージが他のメツ
セージの直後に追従することを可能ならしめるた
め、及び母線上にビツト位置の発生を規定する所
のフオーマツトを確立するためである。 本発明は規制的且つ効率的な方法で個々の装置
にタイム・スロツトを割当てるための装置に関す
るものである。時たま使用される低効率の簡単な
システムでは、各装置は使用されることが予め定
められた周期的なタイム・スロツトに於て、つま
りその予め割当てられた時刻にその装置が送るべ
きメツセージを持とうと持つまいとに無関係に、
母線に対するアクセスがなされる。時たま使用さ
れる他の簡単なシステムでは送るべきメツセージ
を有する装置は単純に次のタイム・スロツトに於
て伝送を開始することが出来る。しかし大概のシ
ステムでは、利用可能なタイム・スロツトの最適
部分の間に於ける母線上のメツセージ伝送に備え
るため、及び幾つもの装置が母線上の各タイム・
スロツトを奪い合うような事態に順応するため、
母線のデータ容量は母線上の装置の数と同等化さ
れる。プライオリテイ（優先・優先度）方式が規
則的な方法での母線に対するアクセスを可能なら
しめる。 プライオリテイ（優先・優先度）は各装置に割
当てられた複ビツト・バイナリ・コードによつて
指定されるのが普通である。例えばもしも装置Ａ
にプライオリテイ・コード0010（10進数の２）が
割当てられており装置Ｂには0110（10進数の６）
が割当てられているならば、装置Ａの番号はバイ
ナリ計数順序では早く到来するので、装置Ａは装
置Ｂよりも上位のプライオリテイを受取る。その
ような順番づけシステムは装置内の電気的接続に
よつて半永久的に組込まれてもよく、又はプライ
オリテイ番号がローカル・レジスタに記憶されて
必要に応じて変更されてもよい。それに加えてプ
ライオリテイ装置は種々の方法で、例えば高プラ
イオリテイの装置が低プライオリテイの装置を完
全に排除することを防止するような方法で、純粋
な番号順から外れるようにすることも出来る。従
来の母線プライオリテイ・システムに於けるこれ
らの変形は本発明とは無関係なものもあり、以下
に説明される特定装置に容易に適用できるものも
ある。 上記の背景は具体的なプライオリテイ・システ
ムを考察する助けとなろう。母線に16個の装置が
接続されこの実例の装置Ａはプライオリテイ0010
（10進数の２）を持つものと仮定する。各装置は
４ビツト・カウンタを持ち、0000−1111の順序で
即ちすべてのプライオリテイ番号を計数する。こ
の計数順序は各タイム・スロツト最中に完了され
る。この実例ではプライオリテイ動作のためのカ
ウントはデータを母線に読み書きするためのクロ
ツク・パルスに対応する。しかしこれはこのシス
テムにとつて必ずしも必要とされず、このカウン
タの間隔はこの区別の維持を助けるため「サブ・
スロツト」と呼ばれる。各装置はこれらのカウン
タのうちの１つを持つか又は計数を受取るように
構成されており、しかも計数値を、予め割当てら
れたプライオリテイ・コードと比較して等価又は
非等価を信号するための回路を持つ。かくてすべ
てのカウンタが0010を読取るサブ・スロツトに於
ては、装置Ａはカウンタとその割当てられたプラ
イオリテイ数との間の等価性を見出し、他の各装
置は非等価性を見出す。もしも装置Ａがこの時に
母線をアクセスするための先行要求を持つている
ならば、次のタイム・スロツトを使うであろうこ
とを他の装置へ信号するように行動を起こし、そ
れによつて低プライオリテイの装置がそのポーリ
ングに応答しないようにする。本発明のシステム
に於ては、各装置は「要求」線によつても相互接
続される。その「要求」線は母線に対するアクセ
ス要求を持ち且つ計数値とそのプライオリテイ数
との間に等価性を見出した装置によつて付勢され
る。そのような装置は次のタイム・スロツトに対
するプライオリテイを取るためこの線上の信号を
出す。例えば要求線上の信号はビジイ信号として
作用するように、又は母線に対するそのアクセス
を制御するために各装置が持つている通常の構成
素子によつて使用されるように各装置に接続され
うる。又は信号はプライオリテイ回路がそれ以上
動作しないように禁止して、次のタイム・スロツ
トの始めに於てスタートされるまですべてのカウ
ンタを停止又は0000にリセツトすることが出来
る。 本発明の目的は上述のシステムを改良すること
である。本発明の更に具体的な目的はプライオリ
テイ割当てのため比較的低い速度のカウンタを用
いるシステムを提供することである。 本発明の重要な概念は第１表によつて知ること
ができる。システムの装置の数はｎで示される。
前述の実例によればｎ＝16である。第１表に示さ
れるように、装置のプライオリテイ割当てはｉ行
ｊ列のマトリツクスとして示すことが出来る。ｉ
×ｊの積はｎに等しいか又はそれより大であり、
ｉ＋ｊの和は前述のシステムのカウンタに於ける
ビツトの数に等しいこと勿論である。マトリツク
ス中で同定される任意の装置のプライオリテイ番
号は行見出しを上位桁ビツトとして、列見出しを
下位桁ビツトとして取ることによつて求められ
る。前述の実施のような装置Ａはプライオリテ
イ・コード0010が割当てられ、それは表中の見出
し00を有する横行と見出し10を有する縦列との交
点に位置づけされる。

【表】 本発明によれば各装置は前述のシステムの場合
のようにプライオリテイ・コードを保持する記憶
装置を持つが、そのコードはｉ上位桁ビツト及び
ｊ下位桁ビツトとして取扱われる。各ローカル装
置も又ｉビツトのカウンタを持つ。そのカウンタ
は前述のシステムのように他の装置の各々の同様
なカウンタと同期的に動作するものである。本シ
ステムはｊに等しい多数の信号搬送ワイヤを有す
るケーブルを含む。これらのワイヤはプライオリ
テイ順序ｏ……ｊとして同定される。かくてプラ
イオリテイ・コードのｊ下位桁ビツトは要求ケー
ブルの特定のワイヤに対応する。各装置はローカ
ル・カウンタのｉビツトをそのプライオリテイ・
コードのｉ上位桁ビツトと比較し且つそのプライ
オリテイ・コードの下位桁ビツトに相当する所の
要求ケーブルのワイヤ上に要求を信号するための
手段を持つ。上位プライオリテイ要求線が信号を
搬送していない場合にのみ、或る装置が次のタイ
ム・スロツトに対するプライオリテイを受入れ
る。 本システムの利点の幾つかは、これまで使われ
てきた特定の実例を考察することによつて知るこ
とが出来る。タイム・スロツトを16サブ・スロツ
トの最小値に分割する所の４ビツト・カウンタの
代りに、ローカル・カウンタは２ビツトしか持た
ず、タイム・スロツトを４サブ・スロツトに分割
するために1/4のクロツク率で動作する。同様に
ｊワイヤ・ケーブルと関連した回路はこの低い速
度で動作し、それによつて低速度ケーブル及び低
速度素子の採用を可能にする。これらの利点は
又、本システムが１つのタイム・スロツト内のビ
ツト周期よりも沢山の装置を母線上で動作させる
ことを可能にする。これまで使われてきた実例に
ついて述べると、本発明のシステムはｊ＝５ワイ
ヤ・ケーブルを使うことにより20個の装置又はｉ
＝３ビツトのローカル・カウンタを使うことによ
り32個の装置を母線に受入れることが出来た。 第１図はデータ処理システムの多数の装置Ａ，
Ｂ，Ｃ…Ｎを相互接続するデータ母線１２を示
す。一般化するために、データ母線を共用する装
置の数がｎで示される。装置の数ｎは積ｉ×ｊに
等しいか又はそれより小である（ここでｉ＋ｊは
各装置に対してプライオリテイ番号を割当てるた
めに必要とされるビツトの数である）。母線はど
んな通常の形態のものであつてもよく、均一な持
続期間の、又は少くとも均一な最小持続期間の相
次ぐタイム・スロツトに於けるデータの直列伝送
のためには同軸ケーブルとして考えられてもよ
い。この通常の動作は第３図のＡ，Ｂ，Ｃ線に示
される。同図に於て各タイム・スロツトはデー
タ・クロツクによつて16ビツト時間に分割されて
いる。第３図は２つのタイム・スロツト１及び２
に分割されている。タイム・スロツト１はアイド
ルとして示されており、このタイム・スロツトに
於てプライオリテイ処理が行なわれて或る装置が
タイム・スロツト２へアクセスできるようにす
る。第１図のシステムは更に、次のタイム・スロ
ツトに対するプライオリテイを獲得した装置によ
つて発生される信号を搬送する所の要求母線１５
を含んでいる。母線１５の単線は２本又はそれ以
上の信号搬送ワイヤの組を代表する。 第２図に於て、母線１５はプライオリテイ・コ
ード00、01、10、及び11に相当する４本の線１
６，１７，１８、及び１９の組を示す。１つの装
置がそのプライオリテイ・コードのｊ下位桁ビツ
トに従つてこれらの線のうちの１本にプライオリ
テイ信号を発生するように接続されている。これ
は又他の装置によつて母線上に送られる信号に応
答するために接続される。プライオリテイ回路の
一般的動作に於て４つ又はそれより少い数の装置
がタイム・スロツトのサブ・スロツト期間に母線
へアクセスし、もしもこれらの装置のうちの２つ
以上が要求するならば、最高プライオリテイの装
置のみがプライオリテイを取ることが許される。 第２図の装置のプライオリテイ・コードはレジ
スタ２０又は他の適当な手段に保持される。この
レジスタはシステム・プロセツサの制御の下で装
填されてもよく、又は１又は０の論理レベルの電
圧を供給する電位点にレジスタ出力ワイヤ２２−
２５を接触させるという簡単な手続きでサービス
要員がセツトアツプできる。この図は前述の実例
を引継いでおり、同図に於て装置Ａはワイヤ２４
を正電位点に接続しワイヤ２２，２３及び２５を
接地することにより形成されたプライオリテイ・
コード0010を持つ。 そのローカル装置はプライオリテイ・コードの
ｉ上位桁ビツトの一般例を代表する２つのビツト
位置を有するカウンタ２８を持つている。このカ
ウンタはクロツク・パルス源２９によつて推進さ
れる。 第２図のプライオリテイ装置は、ローカル装置
が線３０（ローカル要求）上に１論理レベルの信
号を発生したとき活性化される。この信号は共用
母線上で使用を意図した任意の端末装置において
得られる。比較回路３２はカウンタ２８の各段毎
に補数排他的OR回路３４及び３５を持ち、且つ
３４及び３５の各出力に於ける一致信号の同時発
生に応答するゲート３６を持つ。ゲート３６の出
力３７はレジスタ２０中のプライオリテイ・コー
ドの上位桁ビツトとカウンタ２８中の対応するビ
ツトとの間の一致と、線３０上のローカル要求信
号の同時発生を表示する。 信号が線３７上に出現したとき、レジスタ２０
中の下位桁ビツトによつて同定された母線１５の
ワイヤに「要求」が送られる。第２図は般用デコ
ーダ回路３９を示す。同回路はレジスタ２０の下
位桁ビツト位置の任意のコードに応答するが、線
３７上の信号を母線１５の線１６−１９のうちの
予め選択された１本に送る一般的機能が種々の方
法で与えられうる。そのデコーダは通常のもので
あつてゲート４０−４３及びインバータ４４，４
５を持つ。かくて装置Ａのプライオリテイ・コー
ドの下位桁ビツトが10である実施例では、レジス
タ２０のビツト位置０に於ける０がANDゲート
４１及び４３に対する禁止入力として出現し、且
つこの信号の補信号がゲート４０及び４２に対す
る許可１入力として出現する。上位桁ビツト位置
の１はゲート４０及び４１に於て０として出現
し、ゲート４２及び４３に於て１として出現する
ので、ゲート４２だけがそれに対する他の入力に
応答するように条件づけられる。ゲート４２の出
力はプライオリテイ割当て10を有する所の要求ワ
イヤ１８に接続されている。 プライオリテイ・コードの下位桁ビツト用デコ
ーダのANDゲート４０−４３は線３７上の信号
にも応答するように構成されている。そのデコー
ダは又、同じサブ・スロツト最中に２つ以上の要
求が母線１５上に出現したとき、プライオリテイ
を解決するように構成されている。インバータ回
路４６，４７，４８は各々のより下位のプライオ
リテイ線のためのANDゲート４１，４２，４３
への禁止入力を発生する。 この回路は、線３０からのローカル要求が母線
１５上に留まり且つすべてのそれより下位のプラ
イオリテイ要求を拒否する論理動作が拒否された
ときにのみ「要求受諾」信号を発生する。図示回
路に於て、ORゲート５０及びANDゲート５１
は、それより下位の任意のプライオリテイ要求が
母線から除去されてしまつたとき、時刻ｔに於て
任意のゲート４０−４３の出力に於ける信号に応
答する（第３図の線I^*を参照）。適当なタイミン
グ信号がカウンタ２８から通常の要領で発生され
うる。同様にゲート５２は任意のワイヤ１６−１
９上に信号が存在することに応答して、ポーリン
グの終了を信号し、且つカウンタ２８を停止（又
はリセツト）するため線５４上に信号を出す。
（ゲート５６−５９は他の装置によつて発生され
た母線１５上の信号からゲート５０を絶縁する。）
母線上に任意の装置からの信号が存在するとカウ
ンタ２８を停止し、この信号が消えると次のポー
リングの始めにそのカウンタを再スタートし望ま
しくはリセツトする。第２図の論理機能は種々の
方法によつて構成できることは云うまでもない。 第３図は唯４個の装置がタイム・スロツト１及
び２の間に要求を行つている実例を示す。これら
の装置は、図中の４本の線に対する識別文字に相
当するＧ，Ｈ，Ｉ及びＪとして同定される。この
例では４個の装置は第２表に示されたプライオリ
テイ・コード割当てを有する。 第 ２ 表 Ｇ 1000 Ｈ 0101 Ｉ 0110 Ｊ 1111 各プライオリテイ・コードの２つの下位桁ビツ
トは例を簡単化するため相異するように作られて
いるが、更に一般的な例では任意の装置が任意の
タイム・スロツトに於て母線に対し要求アクセス
することが出来る。プライオリテイ・コードの２
つの上位桁ビツトは第２図のカウンタ２８によつ
て作られ第３図の線Ｅ及びＦで示される所のロー
カル・カウントに相当する。線Ｅは下位桁ビツト
位置の波形を示し、線Ｆは上位桁ビツト位置の波
形を示す。装置Ｇのプライオリテイ・コードの上
位桁ビツトは10であるから、装置Ｇは第３図の線
Ｅ及びＦのローカル・カウント10のとき線３７上
に信号を出す。線３７上の波形に於けるこの遷移
は第３図中に５３で示される。同様に装置Ｈ及び
Ｉはどちらも上位プライオリテイ・コード・ビツ
ト01を有し、第３図の波形遷移５４及び５５によ
つて示されたようにカウント01に於て線３７上に
要求信号を出すことが出来る。装置Ｊは第３図の
５６に示されたようにローカル・カウント11に於
てその線３７上にこの遷移を生じる。これらの信
号はカウンタ２８の次の遷移で低下するがしか
し、データ母線に対するアクセスが依然として要
求されているならば次のタイム・スロツトに於け
る相当する点で上昇する。かくてプライオリテ
イ・コードの上位桁ビツト、第２図の比較回路３
２及び関連要素の効果は、装置Ｈ及びＩが装置Ｇ
よりも早期のポーリングを持ち且つ装置Ｇは装置
Ｊよりも早期のポーリングを持つように装置Ｇ，
Ｈ，Ｉ及びＪを３つのサブ・スロツトに区分する
ことである。別の見地から考察すると、カウンタ
２８は第１表の縦列を定義する。 第３図の線G^*，H^*，I^*及びJ^*は装置Ｇ，Ｈ，
Ｉ及びＪと関連した要求線１６−１９上に出現す
る信号を示す。カウント01に於て装置Ｈ及びＩが
ローカル・カウンタ２８とそれらの上位プライオ
リテイ・コード・ビツトとの間の等価性を発見
し、装置Ｈのゲート４１及び装置Ｉのゲート４２
が第３図の線H^*及びI^*の６０及び６１で夫々示
された信号を同時に上昇させる。装置Ｉでは装置
Ｈによつて線１７，H^*に発生された信号はゲー
ト４２に対する禁止入力として出現し、線１８，
I^*の信号は６３で消失する。線１７上の信号はタ
イム・スロツト１の残りの間中上昇状態に留ま
り、この信号はタイム・スロツト１の後のサブ・
スロツトに於て線１６及び１９上に信号を出さな
いように装置Ｇ及びＪを禁止する。遷移６３の後
の時刻ｔに於てゲート５０の出力に信号が存在す
ることに応答して、装置Ｈのゲート５１の出力に
信号「要求受諾」が生じる。この信号に応答して
装置Ｈの通常の要素は次のタイム・スロツトに於
て伝送を開始する。説明してきた特定の回路に於
て線５４上の信号の消失はカウンタ２８をスター
トさせて望ましくは0000でカウントを開始させて
再び同期的に動作する。説明されたようにカウン
タを停止させ且つその後再スタートさせることに
よつてこの動作が達成されるとき、第３図の線Ｅ
及びＦの波形はタイム・スロツト１の終りまで
夫々高レベル６５及び低レベル６６（即ちカウン
ト01）に留まる。これに代えて、カウンタは連続
的に動作してもよく、そして線３７はプライオリ
テイが確立されるとき上昇又は下降状態にラツチ
されてもよい。

【図面の簡単な説明】

第１図は本発明を利用したシステムのネツトワ
ークのブロツク図、第２図は第１図のシステムの
代表的な装置の論理回路の詳細図、第３図は第２
図の回路の動作を図解したタイミング図である。 第２図中、１５……母線、２０……レジスタ、
２８……カウンタ、２９……クロツク・パルス
源、３０……ローカル要求線、３２……比較回
路、３４，３５……OR回路、３６……ANDゲー
ト、５０……ORゲート、５１……ANDゲート、
５２……ORゲート。

Claims (1)

1. 【特許請求の範囲】 １ 割当てられたタイム・スロツトにおいて共通
   データ母線を介して情報を伝送するための手段を
   有するｎ個のデータ処理装置のための情報伝送シ
   ステムであつて、 ｊ個の信号搬送導体を有する要求母線と、 各データ処理装置毎のｉビツト・カウンタと、 各タイム・スロツトにおいて所定のカウント値
   順序でカウントするためのカウント率で、共通デ
   ータ母線上の他のデータ処理装置のカウンタと同
   期して各カウンタを動作させるための手段と、 ｉ＋ｊは上記ｎ個のデータ処理装置の各々に一
   義的なプライオリテイ・コードを割当てるために
   必要とされるビツトの数であり、上記カウンタの
   各カウントはサブ・スロツトを限定することと、 各データ処理装置に対してｉ＋ｊビツトの予め
   割当てられたプライオリテイ・コードを与える手
   段と、 プライオリテイ・コードのｉビツトをカウンタ
   のｉビツトと比較して一致又は不一致を知らせる
   ため各データ処理装置に設けられた手段と、 上記一致に応答してプライオリテイ・コードの
   ｊビツトに対応する要求線のうちの予め決められ
   た１つに要求信号を与える手段と、 一致に先立つ時刻に於てｊ線のうちの何れにも
   要求信号が存在しないこと、及び一致が生じたと
   き何れのより高いプライオリテイの要求線にも要
   求信号が存在しないことに応答して、次のタイ
   ム・スロツトにおいてデータ母線上にメツセージ
   を伝送することをそのデータ処理装置に許す手段
   と、 を含む情報伝送システム。