JPS646411B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は電気回路の故障診断装置、更に詳細に
は工作機械等の電気制御回路を内蔵している電気
制御盤等に含まれている各種センサやリミツトス
イツチ等の要素の故障或いは劣化の診断装置に関
する。

従来例えば工作機械、専用機、トランスフアマ
シン（以下工作機械等という）の電気制御盤の故
障に対する保全は、保全員の技術によつて行なつ
ていたため１日に数回しか発生しないような偶発
的な故障に対する適切な診断及び対策がなかなか
とれなかつた。また、故障件数の50％をも占めて
いるセンサ、リミツトスイツチ等の故障に対して
の予知的保全は現ではほとんど不可能であつた。

本発明はかかる事情に鑑みてなされたもので、
工作機械等の電気制御回路に含まれている要素、
例えばリレー接点の故障原因を明確に表示しその
保全を効率化するばかりでなく、その要素の劣化
をも検出表示して故障の予知保全を可能にしたも
のである。

本発明では工作機械等の電気制御回路における
多数のセンサ、リミツトスイツチ等の要素例えば
リレー接点の電圧を入力し、この入力信号の状態
を機械の動作ステツプに応じて自動的に記憶さ
せ、その記憶されたデータと、以後入力されるデ
ータとを比較し、各要素に関連するセンサ、リミ
ツトスイツチ等の動作の状態を知り、その良否を
判定し、必要に応じ不一致の際は異常として、異
常要素の番号等を表示するものである。

また上記要素のオン或いはオフ時の電気信号例
えば電圧を検出し、この検出電気信号を任意に可
変な設定値例えば基準電圧と比較してその良、不
良或いはその劣化を故障を起す前に予知するもの
である。したがつて本発明は上記要素としてリレ
ー接点のみならず、コンデンサ、コイル或いはそ
の他の要素までその良否或いは劣化を診断しうる
ものである。

以下図面につき本発明の一実施例を詳削に説明
する。

第１図においてＥは診断すべき工作機械等の電
気制御回路、e₀，e₁……e_nは電気制御回路Ｅにお
けるリミツトスイツチ等の要素例えばリレー接点
でこれらの電気的信号例えば端子間電圧V₀，V₁
……V_o-2を電線により本発明装置に入力する。

１はパルス発振器で、回路全体を同期させるた
めのクロツクパルスCKを出力するもので実際に
は分周回路により周波数を落して用いる。

２は上記クロツクパルスCKを反転させ、パル
スの立上り時期を180゜遅らせたパルスを出力
するインバータ回路である。

３は前記パルス発振器１から出力されるクロツ
クパルスCKの立上り毎に、それをカウントして
多重のアドレス信号A₀〜A_o-2と、カウントn_-1，
ｎでそれぞれタイミングパルスn_-1，ｎとを出力
するアドレスカウンタである。

４は機械装置の動作ステツプに伴なつて変化す
る前記電気制御回路Ｅの要素e₀，e₁……e_nの電圧
V₀〜V_o-2と内部に設定された任意に可変の基準
値例えば基準電圧レベルを比較し、デジタル信号
D₀〜D_o-2として出力する比較回路である。

５は前記比較回路４から出力されるデジタル信
号D₀〜D_o-2のデータ端子をX₀〜X_o-2に入力し、
これらの信号を前記アドレスカウンタ３のアドレ
ス信号A₀〜A_o-2によつて１つづつ順次選択する
データセレクタで、アドレス信号A₀〜A_o-2によ
つて選択された端子X₀〜_o-2への入力レベルを、
端子Ｚに伝達し、その端子Ｚから後述する記憶回
路６等への入力信号Ａを出力するものである。

６は前記アドレスカウンタ３からのアドレス信
号A₀〜A_o-2を受ける入力端子Ｆと後述するステ
ツプカウンタ１３の出力即ちステツプ信号S₀〜S_o
を受ける入力端子Ｇを持つ記憶回路で前記電気回
路の各要素の数に見合うアドレス信号A₀〜A_o-2
の数×前記工作機械等のステツプの数に見合うス
テツプ信号S₀〜S_oの数の相乗値に相当する数のビ
ツトの記憶容量を持つ記憶回路である。端子W_1N
が“１”信号を受けるとき、端子D_1Nの入力レベ
ルをアドレス信号A₀〜A_o-2とステツプ信号S₀〜
S_oとによつて指定された場所に書込み（記憶し）、
端子W_1Nに“０”信号が入力されるとき、前記指
定された場所に書込まれた記憶レベルを端子D_put
から後述する論理和回路７への入力信号Ｂとして
出力する（読出す）ものである。

７は２つの入力端子への２つの入力信号ＡとＢ
とが同じならば出力信号Ｘは“０”信号になり、
入力信号ＡとＢとが一致しなければ出力信号Ｘは
“１”信号になる排他的論理和回路で、記号で説
明するとＡ＝ＢならばＸ＝０，Ａ≠ＢならばＸ＝
１となる。

８は前後２段のフリツプフロツプ８ａ，８ｂを
持つ一時記憶回路で前段のフリツプフロツプ８ａ
は第２図に示すように前記アドレス信号A₀〜
A_o-2が発せられている間に前記排他的論理和回
路７からＡ≠ＢでＸ＝１の信号がS₁端子に入力さ
れると“１”信号（第２図中符号Ｍ）を記憶し、
アドレスカウンタ３のタイミングパルス信号n_-1
が後段のフリツプフロツプ８ｂの入力端子Ｃに入
力された時に後段のフリツプフロツプ８ｂを動作
させ、その出力端子Q₂に“１”信号（第２図中
符号Ｎ）を出力し保持する。前段のフリツプフロ
ツプ８ａの記憶は上記パルス信号n_-1より１パル
スだけ遅れて来るタイミングパルス信号ｎがその
入力端子Ｒへ入力されることによつてリセツトさ
れる。そしてその端子Q₂の出力は前記リセツト
後端子S₁への入力がアドレス信号A₀〜A_o-2の間
連続して“０”信号にならないかぎり“１”信号
（第２図中符号Ｎ）を出力し、連続して“０”信
号を発したときパルス信号n_-1の立上りで端子Q₂
の出力は“０”信号となる（第２図中符号Ｐで示
す立下りにより）。

９は書込み−診断動作切替スイツチで接点K₁
側に切替つた時、書込み動作となり、接点K₂側
に切替つた時、診断動作となる。

１０は前記切替スイツチ９の書込動作時に有効
となるアンド回路で、前記一時記憶回路８の端子
Q₂の出力が“１”信号にあるとき、切替スイツ
チ９の接点K₁を通して加えられる“１”信号と
パルス信号とを入力した時に前記記憶回路６
の端子W_1Nへ書込み指令パルスを出力するもので
ある。

１１はオア回路で、切替スイツチ９が接点K₁
側にあるときは一時記憶回路８の端子Q₂の出力
が“１”信号で入力されたとき、又は切替スイツ
チ９が接点K₂側にあるときは一時記憶回路８の
端子Q₂の出力が“０”信号でこれがインバータ
１４で反転され、“１”信号として入力されたと
きに歩進信号SHを出力し、これをスイツチ１２
の接点C₂を通して後述のステツプをカウンタ１
３の端子Ｈへ送るものである。

１２は本装置の運転−停止スイツチで、接点
C₁側（停止側）にあるとき、図で下段の接点C₁
を介してリセツト回路信号REを後述するステツ
プカウンタ１３の端子Ｒに与え、ステツプカウン
タ１３のセレクト信号をS₀に戻し、接点C₂側
（運転側）にあるとき、前記オア回路１１からの
歩進信号SHをステツプカウンタ１３の端子Ｈへ
送るものである。

１３はステツプカウンタで、前記スイツチ１２
の接点C₂を通して加えられる歩進信号SHの入力
によつて、その都度ステツプ信号S₀〜S_oを前記記
憶回路６の入力端子Ｇに入力し、書込み或は読み
出しの際のステツプを指定する。

１４は動作切替スイツチ９が診断動作用の接点
K₂側にある場合に、前記一時記憶回路８の端子
Q₂の出力が“０”信号にあるときオア回路１１
へその“０”信号を“１”信号に反転して供給す
るためのインバータ回路である。

１５は動作切替スイツチ９のスイツチが診断動
作用の接点K₂側にあるとき一時記憶回路８の端
子Q₂の出力が“１”信号のときのみその信号を
端子T₁に入力して作動するタイマー回路で、あ
らかじめ設定された時間を経過すると警報信号
T_OUTを端子T₂から出力するものである。

１６は本装置が異常を検出した時、即ち前記警
報信号T_OUTが入力された時異常箇所のアドレス、
ステツプ（工程等）番号、異常の状態（H_prＬ）
等を表示する表示回路である。

次に上記装置の動作を次の３段階に分けて説明
する。

(1) 先づ診断すべき電気制御回路Ｅの正常の動作
を本発明装置に記憶させる。

このときには書込み−診断動作切替スイツチ
９は書込み動作用の接点K₁の側に接続する。
すると切替スイツチ１２は一旦接点C₁に接続
された後接点C₂の側に接続される。一旦接点
C₁に接続されるので、リセツト信号REにより
ステツプカウンタ１３からはステツプ信号S₀が
記憶回路に入力される。

工作機械等の動作に伴ない、その電気制御回
路Ｅの要素e₀，e₁，e₂，……e_nにあらわれる電
圧V₀，V₁，……V_o-2が常時比較回路４に送ら
れ、そこで設定基準レベルと比較され、その結
果がデジタルレベルに変換されてデジタル信号
D₀〜D_o-2となり、データセレクタ５の端子X₀
〜X_o-2に常時入力される。一方、パルス発振
器１から送られたパルスCKによりアドレスカ
ウンタ３はアドレス信号A₀〜A_o-2及びアドレ
ス選択には無関係なパルス信号n_-1，ｎを繰返
して発し、そのうちアドレス信号A₀…A_o-2は
データセレクタ５と記憶回路６とに送られ、デ
ータセレクタ５の端子Ｚより、アドレス信号
A₀〜A_o-2による指定に従つて、端子X₀〜X_o-2
に入力されたデジタル信号D₀〜D_o-2が１つづ
つ順次記憶回路６の端子D_1Nに入力されると同
時に排他的論理和回路７の一入力端子にも入力
信号Ａとして入力される。

なお、アドレスA₀〜A_o-2は表示回路１６に
も入力される。

前述したように、いまステツプカウンタ１３
はステツプ信号S₀を発しており、記憶回路６の
ステツプはS₀にある。最初は書込みがなされて
いないのでＡ≠Ｂで、Ｘ＝１であるから、端子
Q₂の出力も“１”となり、その信号がW_1Nに入
力されるので、記憶回路６は書込み動作となり
ステツプS₀における最初の書込みが行なわれ
る。ステツプS₀における１サイクル（A₀〜
A_o-2）で最初の書込みが行なわれ、２サイク
ル（A₀〜A_o-2）目になると、Ａ＝Ｂとなるか
ら、Ｘ＝０端子Q₂の出力は“０”となつて２
サイクル目からは書込み動作に替つて読出し動
作となる。そして、順次送られてくる信号Ａが
記憶されている信号と同じときすなわちＡ＝Ｂ
が続く限りステツプは歩進せず、ステツプS₀に
おける読出し動作が繰返される。

次に、送られてくる入力信号Ａが、記憶され
ている入力信号Ｂと異なつたときすなわち、Ａ
≠Ｂとなつた場合を説明する。

Ａ≠Ｂであれば、出力信号Ｘは“１”信号と
なり一時記憶回路８のフリツプフロツプ８ａの
端子S₁に“１”信号が入力され、フリツプフロ
ツプ８ｂはアドレスカウンタ３の出力パルス信
号n_-1のタイミングパルスの立上り時点で端子
Q₂に“１”信号を出力し切替スイツチ９の接
点K₁を通してアンド回路１０に“１”信号を
伝える。アンド回路１０はパルス信号が
“１”の間、“１”信号を書込み指令として記憶
回路６の端子W_1Nに入力し、記憶回路６は書込
み動作となり、端子D_1Nの入力信号を指定され
たアドレスに書込む（記憶する）。パルス信号
CKが“０”になると同時に記憶回路６は読出
し動作となり、前記のように記憶回路６の記憶
を即ち入力信号Ｂを端子D_putより排他的論理和
回路７に送る。

一方、Ａ≠Ｂになつたとき、前述のパルス信
号n_-1のタイミングパルスの立上り時に出力さ
れる端子Q₂が発する“１”信号出力がオア回
路１１を経由してステツプカウンタ１３に歩進
信号SHを与えるので、ステツプカウンタ１３
からステツプ信号S₁が発せられ、ステツプはS₀
からS₁にシフトする。一時記憶回路８は前述し
たように、その端子Q₂の出力が“１”信号と
なつたとき、アドレスカウンタ３の発するアド
レス信号A₀〜A_o-2の間連続して“１”信号に
保持され、その期間中は書き込み（新しい書き
込み）のみが行なわれる。

以上のように電気制御回路Ｅの要素e₀，e₁…
…e_nからの信号電圧V₀，V₁……V_o-2が変らな
いときには書込みは行なわれず読出しのみが行
なわれ、工作機械等のステツプに応じて信号電
圧V₀，V₁……が変つたときのみステツプカウ
ンタ１３が歩進し記憶回路６の新しいステツプ
にその状態を書込み、以上の動作のくり返し、
工作機械等の全ステツプに対応した書込み（記
憶）を完了する。

(2) 次に電気制御回路Ｅの動作を本発明装置の記
憶と比較して各その要素e₀，e₁……の診断を行
なう。このときには書込み−診断動作切替スイ
ツチ９を診断動作用の接点K₂側に切替える。
すると切替スイツチ１２は一たん接点C₁に切
替つた後接点C₂側に切替わる。そして接点C₁
に切替つた時にリセツト信号REが入力するこ
とによりステツプカウンタ１３はステツプ信号
S₀を発し、ステツプアドレスはS₀にもどる。

この場合も前の書込み動作の場合と同様にア
ドレスカウンタ３によつて指示されたデータセ
レクタ５からの入力信号Ａと記憶回路６からの
入力信号Ｂがそれぞれ排他的論理和回路７に入
力される。

若しＡ≠Ｂであれば、出力Ｘは“１”信号と
なり、一時記憶回路８のフリツプフロツプ８ａ
の端子S₁に“１”信号を入力し、その端子Q₁
に第２図イのグラフ中符号Ｍで示すような
“１”信号を出力する。この出力を受けたフリ
ツプフロツプ８ｂはアドレスカウンタ３の出力
パルスn_-1の立上り時点で端子S₂に“１”信号
を出力し、その端子Q₂に第２図ロのグラフ中
符号Ｎで示すような信号を出力する。この出力
信号は切替スイツチ９の接点K₂を通してイン
バータ回路１４およびタイマー回路１５に送ら
れる。これによつてインバータ回路１４は上記
“１”信号を“０”信号に反転してオア回路１
１に送り、切替スイツチ１２の接点C₂を通し
てステツプカウンタ１３に“０”信号が入力さ
れるので、ステツプカウンタ１３に歩進信号
SHが入らない。一方タイマー１５は動作を開
始する。而して第２図示のようにアドレス信号
A₀〜A_o-2の１サイクルが完了し、次のサイク
ルにおいてＡ＝Ｂとなるとアドレスカウンタ３
の出力パルス信号n_-1の立上り時にフリツプフ
ロツプ８ｂの端子Q₂出力は第２図ロのグラフ
中符号Ｐで示すように１→０に変化し、この変
化はインバータ回路１４により反転して第３図
示のようにステツプカウンタ１３には０→１に
変化して歩進信号SHが入力し、ステツプカウ
ンタ１３は次のステツプ信号S₁を発する。また
タイマー１５には“０”信号が入力されるので
動作を停止し、かつリセツトされる。

このように各要素e₀，e₁，……の信号電圧
V₀，V₁，……が記憶と一致するとステツプカ
ウンタ１３はステツプ信号S₀〜S_oを発して記憶
回路６の次のステツプの記憶を読み出し、以下
同様にして順次各ステツプの診断を行うもので
ある。このくり返しにより書込み時に記憶され
ていたステツプまでの診断を行ない１サイクル
を完了し、診断動作はこのサイクルを続行す
る。そして一のステツプから次のステツプに歩
進する時間が予め設定した時間（タイマー１５
の設定時間）内に行なわれている限り、上記サ
イクルが続行され、電気回路に異状がないこと
が確められるのである。

(3) 故障或いは劣化が起つた場合 若し、電気制御回路Ｅの各要素e₀，e₁，……
の任意のものに故障或いは劣化が起ると信号電
圧V₀，V₁……が記憶と一致することがなく、
Ａ＝Ｂとならず第２図イの点線Ｗで示すような
“１”信号が生じ、したがつて第２図ロの点線
Ｕで示すようにフリツプフロツプ８ｂの端子
Q₂は“１”信号の出力が持続する。したがつ
てタイマー１５においてはタイマー設定時間内
に端子Q₂の出力が“０”信号にならないので
タイマーアツプの信号即ち、警報信号T_OUTを
出力してこれを表示回路１６に送り、表示回路
１６はこのＡ≠Ｂにおける信号電圧V₀〜V_o-2、
アドレス信号A₀〜A_o-2、ステツプS₀〜S_o及び
信号ＡがＨレベルかＬレベルかをそれぞれ表示
する。したがつて上記故障或いは劣化した要素
及びその故障或いは劣化の状態を知ることがで
きるものである。

なお、上記実施例では本装置をワイヤードロ
ジツク回路で構成しているが、これはマイクロ
コンピユータによる制御機器で構成することも
できることは云うまでもない。また上記装置に
おいて、表示回路と共に警報装置を作動するよ
うにしてもよい。また、上記タイマー１５の設
定時間は工作機械の作動ステツプの時間に合わ
せて適当に定め、少くとも工作機械の作動ステ
ツプが同じ状態を持続する時間よりは長くする
のが良い。

以上のようにして本発明により電気回路の各要
素の良、不良或いは劣化を診断することができる
ものであるが、本発明の効果を摘記すると以下の
通りである。

１ 電気回路の正常動作を自動的に記憶し、次に
要素の出力電圧をこの記憶したデータと比較し
て診断を行なつているので、汎用性に富むと共
にプログラミングの必要がなく、種々の電気回
路に直ちに適用できる。

２ 電気回路の要素の出力電圧が変わらないとき
は書込みは行なわず、それが変わつたときに書
込みを行なつているので記憶量は最少必要限度
ですみ、記憶容量を節減しうる。

３ 要素の良、不良を常に自動的に監視できるの
で、保全員の人手を節減しうると共に故障が発
生すれば直ちに発見でき、また故障した要素は
直ちに表示されるので、修復を迅速に行なうこ
とができ、工作機械等の稼動率を向上できる。

４ 要素の不良のみならず、その劣化も直ちに発
見できるので電気回路の故障を未然に防止で
き、工作機械の稼動率を更に向上しうる。

【図面の簡単な説明】

第１図は本発明の一実施例の概要を示すブロツ
ク図、第２図イはフリツプフロツプ８ａのQ₁端
子の出力信号を示すグラフ、ロは同８ｂのQ₂端
子の出力信号を示すグラフ、第３図はステツプカ
ウンタ１３の歩進を示す説明図である。 ４……比較回路、６……記憶回路、７……回
路、１６……表示回路。

Claims (1)

【特許請求の範囲】
1. １ 工作機械等における電気制御回路の各要素の
   電気的信号を入力し、これらを予め設定した基準
   値と比較してデジタル信号を出力する比較回路
   と、前記電気回路の各要素の数に見合うアドレス
   の数及び前記工作機械等のステツプの数に見合う
   ステツプの数の相乗値に相当する数のビツトの記
   憶容量を有し前記比較回路の出力信号を順次入力
   して記憶する記憶回路と、この記憶回路にアドレ
   ス信号を入力するアドレスカウンタと、前記記憶
   回路にステツプ信号を入力するステツプカウンタ
   と、前記比較回路から発せられる入力信号と前記
   記憶回路に記憶された入力信号とを入力する排他
   的論理和回路と、この排他的論理和回路の出力を
   入力する一時記憶回路と、この一時記憶回路と前
   記ステツプカウンタ及び前記記憶回路との間に設
   けた書込診断動作切替スイツチと、この書込診断
   動作切替スイツチの診断動作側接点に接続された
   タイマーと、このタイマーに接続された表示回路
   とを備え、前記書込−診断動作切替スイツチを書
   込動作側に切替えることにより前記電気制御回路
   の各要素の正常状態を前記記憶回路に記憶し、前
   記書込−診断動作切替スイツチを診断動作側に切
   替えることにより前記電気制御回路の各要素の状
   態を前記正常状態と比較して判断できるようにし
   たことを特徴とする電気回路の故障診断装置。