JPS646546Y2

JPS646546Y2 -

Info

Publication number: JPS646546Y2
Application number: JP4602783U
Authority: JP
Priority date: 1983-03-30
Filing date: 1983-03-30
Publication date: 1989-02-20
Also published as: JPS59151290U

Description

【考案の詳細な説明】本考案は、カーソル表示装置に関するものであ
る。更に詳述すると、高分解能のCRTでも使用
できるように工夫をこらしたカーソル表示装置に
関するものである。

ラスタスキヤン形のグラフイツク表示装置のカ
ーソルの発生回路では、水平方向はドツトパルス
をカウントし、垂直方向は水平同期信号をカウン
トして指定された位置（カウント数）と一致した
とき、VIDEO信号をオンとしてカーソル図形を
表示させるようにしている。このようなカーソル
表示装置において、CRTの表示分解能を上げる
（水平方向ドツトパルスの数を増加させる）と、
それにつれてドツトパルスの周波数が高くなる。
そして、ドツトパルスの周波数が50MHz位になる
と、市販されているIC（TTL）の動作可能の周波
数を越えてしまう。したがつて、このような場合
にはICの周波数特性によりCRTの表示分解能が
定まつてしまう。本考案はこのような点を改良す
べくなされたものであるが、以下本考案を説明す
る前に従来のカーソル表示装置の一例について第
１図をもつて説明する。

第１図において、１０は水平方向の、２０は垂
直方向のカーソルビデオ信号発生回路である。水
平方向のカーソルビデオ信号発生回路１０におい
て、１１はＸレジスタで、これにはカーソルの中
心点の座表がドツトを単位として格納されてい
る。１２はプリセツタブルなダウンカウンタであ
る。HSは水平同期信号で、この同期信号により
Ｘレジスタ１１の内容はダウンカウンタ１２にプ
リセツトされる。DPはダウンカウンタ１２にて
カウントされるドツトパルスを示すものである。
１３はカウンタ１２の出力が“０”のとき全出力
のネガテイブアンドをとるノアゲート回路、１
４はカウンタ１２の出力の適当な上位ビツトのネ
ガテイブアンドをとるノアゲート回路、１５は
カウンタ１２の出力の適当な上位ビツトのアンド
をとるアンドゲート回路、１６はナンドゲート回
路１４とアンドゲート回路１５のオアをとるオア
ゲート回路である。

垂直方向のカーソルビデオ信号発生回路２０に
おいて、２１はＹレジスタで、これにはカーソル
の中心点の座表がラインを単位として格納されて
いる。２２はプリセツタブルなダウンカウンタで
ある。VSは垂直同期信号で、この同期信号によ
りＹレジスタ２１の内容がダウンカウンタ２２に
プリセツト値として与えられる。２３，２４は前
記した水平方向のカーソルビデオ信号発生回路１
０におけるゲート１３，１４に相当するノアゲー
ト回路、２５はゲート１５に相当するアンドゲー
ト回路である。４０はカーソル発生用のゲート回
路で、４１，４２はアンドゲート回路、４３はオ
アゲート回路である。オアゲート回路４３の出力
端子よりカーソルビデオ信号が取り出される。こ
のような構成の従来装置の動作について第２図の
波形図を用いて説明すると次の如くなる。

例えば、計算器３０の出力によりＸレジスタ１
１に値Ｍが与えられる。このＸレジスタの内容は
水平同期信号HSにより呼び出され、ダウンカウ
ンタ１２には値Ｍがセツトされる。これと共にカ
ウンタ１２は第２図のＢに示すドツトパルスをク
ロツクとしてダウンカウントを開始する。この状
態を第２図のＡに示す。カウンタ１２の出力が
“０”になつたとき、即ちドツトパルスがダウン
カウンタ１２にＭ個加わつたとき、このカウンタ
の全出力はノアゲート回路１３でネガテイブアン
ドが取られる。これにより、ゲート回路１３の出
力端には第２図のＤに示すパルスが取り出され
る。一方、ダウンカウンタ１２の出力の上位のビ
ツトはナンドゲート回路１４とアンドゲート回路
１５に加えられ、両ゲートの出力はオアゲート回
路１６に加えられてオアが取られる。その結果、
オアゲート回路１６の出力端には第２図のＣに示
すパルス信号が取り出される。

一方、Ｙレジスタ１１に計算器３０により値Ｎ
が与えられるとすると、このＹレジスタの内容は
垂直同期信号VSにより、ダウンカウンタ２２に
セツトされる。ダウンカウンタ２２は水平同期信
号HSをクロツクとしてプリセツト値Ｎよりダウ
ンカウントを行なう。各ゲート回路２３〜２６は
前記した水平方向のカーソルビデオ信号発生回路
１０における各ゲート回路１３〜１６と同様に動
作し、オアゲート回路２６の出力端子には第２図
Ｃと同様なパルス信号Ｃ１が得られ、アンドゲー
ト回路２３の出力端子には第２図Ｄと同様なパル
ス信号Ｄ１が得られる。

４０は前記し如くカーソルビデオ信号発生用の
ゲート回路で、アンドゲート回路４１には回路１
０で得られるＣ信号と回路２０で得られるＤ１信
号とが加えられ、両信号のアンドが取られること
により、このアンドゲート回路の出力端子には横
線のビデオが得られる。一方、アンドゲート回路
４２には回路１０で得られるＤ信号と回路２０で
得られるＣ１信号とが加えられ、両信号のアンド
が取られることにより、このアンドゲート回路の
出力端子には縦線のビデオが得られる。アンドゲ
ート回路４１，４２が出力する横、縦のビデオ信
号はオアゲート回路４３に加えられる。その結
果、オアゲート回路４３の出力端子には＋で示す
如くカーソルビデオ信号が得られる。

このような構成のカーソル表示装置は従来より
用いられているが、前記したようにCRTの分解
能は市販のICの動作可能周波数に依存し、高分
解能のカーソル装置を得ることができない。本考
案は市販のICを使用して高分解能のカーソル装
置を得たものであつて、その実施例を第３図に示
す。なお、第３図において第１図と同一部分は第
１図と同一付号を付してそれらの再説明は省略す
る。

第３図において、DPはドツトパルスで、この
ドツトパルスは第４図のＢに示す如く第１図装置
の場合の1/2のクロツクパルス（duty50％）が用
いられている。５０はエクスクルシブオア回路、
５１はアンドゲート回路である。エクスクルシブ
オア回路５０の一方の入力端子にはドツトパルス
DPが加えられ、他方の入力端子にはＸレジスタ
１１の最下位ビツト（LSB）の出力が加えられ
ている。このエクスクルシブオア回路の出力端子
はアンドゲート回路５１の一方の入力端子に接続
され、アンドゲート回路５１の他方の入力端子に
は前記したアンドゲート回路１３の出力端子が接
続され、アンドゲート回路５１の出力端子はアン
ドゲート回路４２の入力端子に接続されている。
プリセツタブルなダウンカウンタ１２にはＸレジ
スタ１１の最下位ビツト（LSB）を除いた値が
プリセツトされるようになつている。このような
構成の本考案装置の動作を説明すると次の如くな
る。

計算器３０の出力によりＸレジスタ１１には値
Ｍが格納され、プリセツタブルなダウンカウンタ
１２には水平同期信号HSによりＸレジスタ１１
のLSBを除いた値がプリセツトされる。ダウン
カウンタ１２は1/2の周波数のドツトパルスDPを
ダウンカウントする。その状態を第４図Ａに示
す。第４図Ｃはアゲート回路１６の出力を、又第
４図Ｄはアンドゲート回路１３の出力を示す。こ
こで、 (1) Ｘレジスタ１１の値Ｍが偶数（2k，ｋ＝整
数）の場合。

この場合、Ｘレジスタ１１におけるLSB出
力は“０”であるから、エクスクルシブオア回
路５０の出力は1/2ドツトパルスDPである入力
クロツクと同一である。したがつて、アンドゲ
ート回路５１の出力は第４図のＥ１で示す如く
ドツトパルスDPの前半と同期したパルスとな
る。

(2) Ｘレジスタ１１の値Ｍが奇数（2k＋１）の
場合。

この場合、Ｘレジスタ１１におけるLSBは
“１”であるから、エクスクルシブオア回路５
０の出力は1/2ドツトパルスDPである入力クロ
ツクを反転したものとなる。したがつて、アン
ドゲート回路５１の出力は第４図のＥ２で示す
如くドツトパルスDPの後半に同期したパルス
となる。

このようなアンドゲート回路５１の出力パルス
はアンドゲート回路４２において回路２０のオア
ゲート回路２６の出力Ｃ１とアンドが取られ、そ
の出力はオアゲート回路４３に加えられる。

このように、本考案においてはダウンカウンタ
１２でカウントされるクロツクをドツトパルス
DPの1/2にしたにもかかわらず、Ｘレジスタ１１
にはドツトパルスDPの個数（Ｘ座表値）Ｍを設
定すれば、ドツトパルスがＭ個入力されたと同じ
分解能でパルスを得ることができる。なお、クロ
ツク周波数が高いと問題になるのはＸ方向のカウ
ントであり、Ｙ方向については第１図における回
路２０と同じ方式で十分である。

したがつて、本考案によれば従来装置に簡単な
改良を施すことにより、市販のICの動作可能の
周波数を越えたドツトパルスで動作する高分解能
のカーソル表示装置を得ることができる。

【図面の簡単な説明】

第１図はカーソル表示装置の従来の回路図、第
２図は第１図の動作を説明する為の波形図、第３
図は本考案に係るカーソル表示装置の一実例の回
路図、第４図は第３図の動作を説明する為の波形
図である。１１……Ｘレジスタ、２１……Ｙレジスタ、１
２，２２……プリセツタブルなダウンカウンタ、
DP……1/2ドツトパルス、５０……エクスクルシ
ブオア回路。

Claims

【実用新案登録請求の範囲】ＸレジスタとこのＸレジスタの値がプリセツト
される水平方向のカーソルビデオ信号発生用のダ
ウンカウンタを有し、このダウンカウンタでドツ
トパルスをカウントするようにした水平方向のカ
ーソルビデオ信号発生回路と、Ｙレジスタとこの
Ｙレジスタの値がプリセツトされる垂直方向のカ
ーソルビデオ信号発生用のダウンカウンタを有
し、このダウンカウンタで水平同期信号をカウン
トするようにした垂直方向のカーソルビデオ信号
発生回路を具備し、前記両発生回路の出力が一致
した時ビデオ信号をオンにしてカーソル図形を表
示させるようにした装置において、前記ドツトパルスの周波数を1/2にする手段、
前記水平方向のカーソルビデオ信号発生用のダウ
ンカウンタにＸレジスタの最下位ビツトを除いた
値をプリセツトする手段、及び前記1/2の周波数
のドツトパルスと前記Ｘレジスタの最下位ビツト
を利用して実効的に１ドツトパルスをクロツクと
して前記Ｘレジスタでカウントした場合と同じ時
間的分解能を得る手段を設けたことを特徴とする
カーソル表示装置。