JPS646582B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、ビデオ信号と共にデータブロツクの
形で磁気テープに付加的に記録された２つの自己
クロツク方式のデータ信号を適正な位相で相互に
配列する方法であつて、該データ信号のデータブ
ロツクはSMPTEのタイムコード基準ないしイユ
ロピアンブロードキヤストユニオン基準に従つて
コード化されており、また各データブロツクは時
間情報、ユーザ情報並びに同期化情報を伝送する
ために備えられた個々のデータブロツクに分割さ
れており、その際同期部分は所属の情報部分より
時間的に後に現われる、２つのデータ信号を適正
な位相で相互に配列する方法、およびその方法を
実施するための装置に関する。

タイムコード規準に従つてコード化されたデー
タ信号（時間コード信号）は各ビデオ信号に配属
されている。磁気テープでは、ビデオ信号が斜め
方向トラツクに、時間コード信号が長手方向トラ
ツクに記録されている。ビデオ信号に配属された
時間コード信号は時間コード発生器により形成さ
れる。

例えば２つの記録されたビデオ信号間で電子編
集をしようとする場合、まずビデオ信号の画像シ
ーンに基づいて正確なカツテイング時点を求めな
ければならない。カツテイング時点に所属する時
間情報はビデオ信号に並列的に記録されたタイム
コード信号から得られる。このようにして検出さ
れたカツテイング時点に依存して、実際の電子編
集が行われる。ビデオ信号に配属された、時間情
報、ユーザ情報並びに同期化情報は必ずビデオ信
号と並列的に磁気テープに記録されていなければ
ならない。従つて本発明では、終了しようとする
データ信号のみならず配列されるべきデータ信号
も磁気テープに記録されている。

“ジヤーナル オブ ザ SMPTE”、1973年
６月、第82号、第482〜491頁から、ビデオ磁気テ
ープの縦方向トラツクに、それぞれのテープ位置
を表わす２進コード化されたデータ信号を記録す
ることは公知である。このデータ信号は連続する
パルス信号の形式で80ビツト―データ語の組とし
て記録され、かつ時間、分、秒の形式の時間情報
と画像番号を伝送するために用いられる情報と用
途に関連する情報と同期情報とを有する。その場
合時間情報と画像番号の伝送のために用いられる
情報と用途に関連する情報とに64ビツトを要し、
同期語に残りの16ビツトを要する。またこのデー
タ信号のコード化は、世界的にイユロピアン ブ
ロードキヤスト ユニオン（欧州放送連盟）のE.
B.U.書簡の技術条項第3097号で標準化された２
相―マーク―コード、即ち自己クロツク方式のコ
ードで行われる。このコードの場合、論理“０”
は１つのビツトが終了する際のレベル変動によつ
て、また論理“１”はビツトセルの中間位置での
付加的なレベル変動によつて表わされる。それ故
斯様な80ビツト―データ語の情報内容にしたがつ
て、データ語のレベル瞬時値は所定位置、例えば
中間位置または終位置で異つた振幅を有すること
がある。また記録すべきテレビジヨン情報を相互
に配列する際、時間コードとして示されたデータ
信号を縦方向トラツクに障害なくかつ連続的に記
録することが所望される。このためにコード読取
器と称する装置で、先行する記録の終了の際の時
間コードを読取り、識別しかつデータ信号の発生
のために必要な時間コード―発生器を位相同期す
べきである。このようにすれば理論的にはそれぞ
れの80ビツト―データ語の任意で、読取られた時
間コードから記録すべき時間コードへの切換が可
能である。

位相シフトされた信号列のめんどうな相互配列
の際、ビツトセルが誤つて過多に又は過少に合成
データ語に生ずることがあり、またはオーバラツ
プ過程で、合成データ語の評価を困難にしたり不
可能にしたりする好ましくない振幅の低下が生ず
ることがある。

ドイツ連邦共和国特許第2503296号明細書によ
れば、前述の基準にしたがつて記録されたデータ
信号の誤り検出を行う装置が提案されており、そ
の場合64ビツトの時間情報のうち所定のビツトが
常時空いており、それ故それぞれの80ビツト―デ
ータ語の内部で等しく評価される事実を利用して
いる。公知の装置はAND素子を有し、そのAND
素子に、同期情報の合致していることが示された
場合１つの特性信号が供給され、かつ所定の空き
データビツトの合致の場合第２の特性信号が供給
される。それ故２回合致していることを検査され
た信号だけが評価のために伝送される。

然るに斯様な誤り検出装置の作用は、時間情報
内の空きデータビツトの存在に依存して変化す
る。然るに斯様な目下空いているデータビツトを
常に利用しかつそのデータビツトの評価を変化す
ることも考えられる。

それに対して、終了しようとするデータ信号の
同期部分の位相と位置を捕捉検出し、配列される
べきデータ信号を、前記同期部分の発生と共に該
同期部分の位相位置に相応して変調することを特
徴とする本発明の方法は、連続するデータの流れ
の内部の、所定の空きビツトセルの存在には無関
係に行われるので有利である。また時間情報を有
するデータ信号の連続する記録を阻止する障害
は、かなり確実に防止されるので有利である。

時間コード信号の各語は連続する80ビツトから
なる。ビツト番号０から63までには、時、分、秒
および画像番号情報の形の時間情報と８つの群に
分割されたユーザ情報とが含まれる。ビツト番号
64から79までは同期化情報を表わす。２つの磁気
テープから読み出された２つの時間コード信号を
適正な位相で相互配列する際、本発明による方法
では時間コード信号が“位相同期”される。それ
により語、すなわち２つの時間コード信号のデー
タが位相同期して並列的に経過する。データブロ
ツクの終了（ビツト６３）時に、同期語（ビツト
６４）の開始と共に、２つの時間コード信号の相
互配列されるべきデータブロツク間のオーバーラ
ツプが行われる。適正位相での同期化とそれに続
くオーバラツプを行うためにはその際に、磁気テ
ープから読み出された時間信号の語中の同期化情
報、時間情報およびユーザ情報が評価されなけれ
ばならない。従つて本発明では、終了しようとす
るデータ信号を基に、同期化情報、時間情報およ
びユーザ情報などの情報内容と同期部分の位相位
置とに関して評価し、適合した配列されるべきデ
ータ信号を形成するのである。

本発明の方法を実施する回路装置は、たんに僅
かな論理素子で構成できるので、場所をとらず安
価であり、また集積回路で構成できるので非常に
有利である。

次に本発明を図示の実施例につき詳しく説明す
る。

記憶装置、例えば磁気テープの縦方向トラツク
から検出された時間情報を有するデータ信号は
（図示されてない）増幅段およびリミツタ段で処
理されてから、線路２０を介して微分装置２１の
入力側に供給される。同時にデータ信号は変調器
２３の入力側２２に供給される。微分装置２１は
パルス幅変調記録方式、即ち２相―マーク―コー
ドでコード化されたデータ信号の縁部を微分す
る。微分によつて得られたパルス信号は、一方で
ゲート装置２４の入力側にタイミング抽出のため
に供給されると同時に、変調器２３の第２の入力
側２５と同期語検出のための回路２７の入力側２
６に供給される。ゲート装置２４の出力側に生ず
るパルス信号は、入力コードの基本クロツク信号
である。このパルス信号は検出回路２７の入力側
２８に供給される。同時にこの基本クロツク信号
は切換スイツチ３０に供給され、かつそこから位
相結合された発振器３２の入力側３１に導かれ
る。

回路３２は、前置接続された位相比較器によつ
て調整電圧が供給される電圧制御された発振器を
有する。PLL（位相ロツクループ）―回路３２の
出力側３３と３４に、0゜と90゜の位相関係を有す
る２相クロツク信号が生ずる。位相比較のための
帰還結合として、出力側３３に生するクロツク信
号T0゜は切換スイツチ３０を介して位相比較回路
３２の第２の入力側３５に供給される。PLL―
回路３２の出力側３４に生じかつクロツク信号
T0゜に対して90゜だけ位相のずれたクロツク信号
T90゜は、一方でビツトセルの中間位置に生ずる
レベル変動を阻止するためゲート装置２４の入力
側３６に供給されると同時に、同期語検出回路２
７の入力側３７に供給される。検出回路２７は入
力側２８に供給される基本クロツク信号と90゜だ
け位相のずれたクロツク信号とから、線路２０に
供給されるデータ情報と同期情報とを有するデー
タ語のビツトパターンを検出する。回路２７に設
けられた比較器は、同期語のビツトパターンをプ
リセツトされたビツトパターンと比較し、かつ検
出回路２７の出力側３８に、それぞれのデータ語
の終位置でパルスを発生するように作動される。
分周器３９は計数器を有し、計数器のクロツク入
力側４０にPLL―回路３２の出力側３３から基
本クロツク信号T0゜が供給される。また計数器の
リセツト入力側４１に、検出回路２７の出力側３
８に生ずるパルスが供給される。計数器の入力側
４１に供給されるそれぞれのパルスで計数器がリ
セツトされ、次いで入力側４０に生ずる基本クロ
ツクのサイクルで計数開始される。分周比８０を
有する分周器は、データ語の繰返し周波数に合致
するパルス列を発生する。この分周器の出力側４
２に生ずるパルス列は切換スイツチ３０に供給さ
れ、また切換スイツチ３０のもう１つの接点には
基準信号として画像繰返し周波数２Ｖが加わる。

データ信号を連続して伝送するための“記録”
命令は制御回路４６の１つの入力側４５に加わ
る。制御回路４６の第２の入力側４７に、画像繰
返し周波数２Ｖが供給される。制御回路４６内の
記憶回路は、入力側４７に画像繰返しパルス２Ｖ
が加わつた場合、“記録”命令を受取るように作
動される。そして制御回路４６の出力側４８に、
データ語の開始と共に生じかつ80ビツトから成る
データ語のビツトセル６４で終了するパルスが生
ずる。それぞれのパルスは、分周器３９の出力側
５０から制御回路４６の入力側５１に供給される
リセツトパルスによつて終了する。制御回路４６
の第２の出力側４９には遅延して切換スイツチ３
０に対する切換命令が生ずる。この切換命令は、
新たな記録の開始と共にPLL―回路３２内の電
圧制御された発振器が画像切換信号２Ｖに結合さ
れるように作用する。

第２図は第１図の変調器２３の回路を詳しく示
す。制御回路４６の出力側４８にパルスが生じた
場合、２相―マーク―コードでコード化されたデ
ータ信号はゲート７または６を介して、一方でフ
リツプフロツプ回路８のＪ―入力側に供給され、
かつ他方では反転されてフリツプフロツプ回路８
のＫ―入力側に供給される。そこでフリツプフロ
ツプ回路８の出力側５２に、変調器２３の入力側
２２の２相―マーク―コードでコード化されたデ
ータ信号が生ずる。制御回路４６の出力側４８の
パルスが終了した際、２相―マーク―コードでコ
ード化された信号に対しゲト７と６は遮断されか
つフリツプフロツプ回路８の入力側ＪとＫに“Ｈ
レベル”の信号が加わる。PLL回路３２のクロ
ツク信号T0゜は変調器２３の入力側５４に供給さ
れる。微分装置９で上昇縁部が微分され、その上
昇縁部はゲート２に供給され、かつゲート５に転
送される。そこでフリツプフロツプ回路８のクロ
ツク入力側に供給される基本クロツク信号が生ず
る。また入力側５４に加わるクロツク信号は、も
う１つの微分装置１０で下降縁部が微分されかつ
ゲート１を介して反転されて、もう１つのゲート
３に供給される。２相―マーク―コードでコード
化されたデータ信号（入力側２２）の連続供給の
ために用いられる２進コード化データ信号（入力
側５３）はゲート３に供給される。

ゲート３において、微分装置１０で微分された
クロツク信号５４の下降クロツク縁部が変調され
る。斯様に変調されたクロツク信号は、ゲート３
の出力側からゲート５に供給され、基本クロツク
信号に付加され、Ｊ―Ｋフリツプフロツプ回路８
のクロツク入力側に供給される。制御回路４６
（第１図参照）の出力側４８に生ずるパルス
“Sync EN”の終了によつてフリツプフロツプ回
路８で瞬時に保持される位相位置は、ゲート５の
クロツクパルスによつて連続される。変調器２３
の出力側５２に、以前の２相―マーク―コードで
コード化された信号に対して、位相が連続する２
相―マーク―コードでコード化された信号が生ず
る。

【図面の簡単な説明】

第１図は本発明による自己クロツク方式のデー
タ信号を適正な位相で連続的に伝送する回路装置
を示すブロツク図、第２図は本発明による２相―
マーク―コードでコード化されたデータ信号を適
正な位相で変調する変調回路を示すブロツク図で
ある。 ９，１０，２１…微分装置、２３…変調器、２
４…ゲート装置、２７…同期語検出回路、３０…
切換スイツチ、３２…発振器、３９…分周器、４
６…制御回路。

Claims (1)

1. 【特許請求の範囲】 １ ビデオ信号と共にデータブロツクの形で磁気
   テープに付加的に記録されている２つの自己クロ
   ツク方式のデータ信号を適正な位相で相互に配列
   する方法であつて、該データ信号のデータブロツ
   クはSMPTEのタイムコード基準ないしイユロピ
   アンブロードキヤストユニオン基準に従つてコー
   ド化されており、また各データブロツクは時間情
   報、ユーザ情報並びに同期化情報を伝送するため
   に備えられた個々のデータブロツクに分割されて
   おり、その際同期部分は所属の情報部分より時間
   的に後に現われる、２つのデータ信号を適正な位
   相で相互に配列する方法において、終了しようと
   するデータ信号の同期部分の位相と位置を捕捉検
   出し、配列されるべきデータ信号を、前記同期部
   分の発生と共に該同期部分の位相位置に相応して
   変調することを特徴とする２つのデータ信号を適
   正な位相で相互配列する方法。 ２ 終了しようとするデータ信号を基に、情報内
   容と同期部分の位相位置とに関して適合した配列
   されるべきデータ信号を形成する特許請求の範囲
   第１項記載の方法。 ３ 相互配列する前に、終了しようとするデータ
   信号の基本クロツク信号を得て該信号を、配列さ
   れるべき信号をクロツク制御する位相調整回路３
   ２に基準信号として供給し、また相互配列後に
   は、前記位相調整回路３２がビデオ信号の１フレ
   ームの周期期間に相当するデータ繰返し周波数を
   示す信号２Ｖと前記配列されるべきデータ信号と
   を位相同期する特許請求の範囲第１項記載の方
   法。 ４ 終了しようとするデータ信号の２つの縁部を
   微分し、当該微分信号を位相調整回路３２の出力
   側からの位相同期されたクロツク信号と共にJK
   ―フリツプフロツプ回路のクロツク入力側に供給
   し、また前記フリツプフロツプ回路のＪ―入力側
   にはデータ信号を直接に供給しかつＫ―入力側に
   はデータ信号を反転して供給する特許請求の範囲
   第１項記載の方法。 ５ ビデオ信号と共にデータブロツクの形で磁気
   テープに付加的に記録された２つの自己クロツク
   方式のデータ信号を適正な位相で相互に配列する
   ための回路装置であつて、該データ信号のデータ
   ブロツクはSMPTEのタイムコード基準ないしイ
   ユロピアンブロードキヤストユニオン基準に従つ
   てコード化されており、また各データブロツクは
   時間情報、ユーザ情報並びに同期化情報を伝送す
   るために備えられた個々のデータブロツクに分割
   されており、その際同期部分は所属の情報部分よ
   り時間的に後に現われる、２つのデータ信号を適
   正な位相で相互に配列するための回路装置におい
   て、終了しようとするデータ信号の２つの縁部を
   微分するための微分回路２１と、クロツク信号ゲ
   ート装置２４と、データ信号の同期部分を検出す
   るための検出回路２７と、その２つの出力側に相
   互に90゜位相のずれた２つのクロツク信号T0゜，
   T90゜を発生する位相調整回路３２と、一方の出
   力側４８に制御命令を発生し、また他方の出力側
   ４９に切換命令を発生するための制御回路４６
   と、前記位相調整回路の位相関係を切換えるた
   め、クロツク信号ゲート装置２４の出力側からデ
   ータ繰返し周波数信号２Ｖ線路へ切換える切換ス
   イツチ３０と、終了しようとするデータ信号と配
   列されるべきデータ信号とが供給されかつ正しい
   位相で継続伝送するための変調回路２３とが設け
   られており、前記微分回路２１の出力側は前記ク
   ロツク信号ゲート装置２４、前記検出回路２７お
   よび前記変調回路２３と接続されており、またク
   ロツク信号ゲート装置２４の出力側は検出回路２
   ７、および前記切換スイツチ３０を介して位相調
   整回路３２と接続されており、さらに位相調整回
   路３２の一方のクロツク信号T90゜は検出回路２
   ７に供給されかつ他方のクロツク信号T0゜は変調
   回路２３に供給され、そして制御回路４６によつ
   て変調回路２３と切換スイツチ３０とが制御され
   ることを特徴とする回路装置。 ６ 変調回路２３は第１の微分装置９とそれに並
   列な第２の微分装置１０とを有し、該２つの微分
   装置の入力側をクロツク信号入力側５４に接続
   し、第２の微分装置１０の出力側に、出力側が第
   １のNAND回路３の入力側に接続された反転装
   置１を接続し、第２のNAND回路２の入力側第
   １の微分装置９の出力側に接続し、第３の
   NAND回路７の入力側を終了しようとするデー
   タ信号のデータ入力側２２に接続し、第４の
   NANDゲート４の１つの入力側を、前記微分回
   路２１にて微分された信号を受信する入力側２５
   に接続し、第３のNANDゲート７の出力側を第
   ５のNANDゲート６の入力側に接続し、第４の
   NANDゲート４、第５のNANDゲート６および
   第３のNANDゲート７の第２の入力側は直接に、
   かつ第２及び第１のNANDゲート２および３の
   第２の入力側は反転装置１１を介して制御回路４
   ６の出力側４８に接続し、第１のNANDゲート
   ３の第３の入力側は入力側５３を介して２進コー
   ド化された配列されるべきデータ信号を受信し、
   第２、第１および第４のNANDゲート２，３お
   よび４の出力側を第６のNANDゲート５の入力
   側に接続し、第６のNANDゲート５の出力側を
   JKフリツプフロツプ回路（２安定装置８）のク
   ロツク入力側に接続し、ゲート６の出力側をＪ―
   入力側に接続し、第３のNANDゲート７の出力
   側をＫ―入力側に接続し、かつJK―フリツプフ
   ロツプ回路（２安定装置８）のＱ―出力側が変調
   器２３の出力側５２を形成する特許請求の範囲第
   ５項記載の回路装置。