JPS64665B2 - - Google Patents
Info
- Publication number
- JPS64665B2 JPS64665B2 JP59044883A JP4488384A JPS64665B2 JP S64665 B2 JPS64665 B2 JP S64665B2 JP 59044883 A JP59044883 A JP 59044883A JP 4488384 A JP4488384 A JP 4488384A JP S64665 B2 JPS64665 B2 JP S64665B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- signal
- power supply
- positive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、電子式電力量計の改良に関する。
第１図は従来の電子式電力量計の構成を示す図
である。この電力量計は、給電線の負荷電圧およ
び消費電流に比例した信号に変換する補助変圧器
１および補助変流器２と、これらの変圧器１およ
び変流器２の両出力を乗算して得た電力を電圧に
変換する乗算回路３と、この乗算回路３の出力電
圧とその電圧値に比例した周波数のパルスに変換
する積分回路４と、この積分回路４の出力パルス
を分周してパルスに重みづけを施こす分周回路５
と、この分周出力を積算して電圧量として表示す
る表示部６とを備えたものであり、さらに積分回
路４の入出力端間にオフセツト電圧抽出回路７が
接続されている。このオフセツト電圧抽出回路７
は、積分回路４の出力を積分してオフセツト電圧
に相応する信号電圧を取り出し、これを積分回路
４の入力端に負帰還することにより、特に軽負荷
のときのオフセツト電圧による影響を少なくする
ものである。
である。この電力量計は、給電線の負荷電圧およ
び消費電流に比例した信号に変換する補助変圧器
１および補助変流器２と、これらの変圧器１およ
び変流器２の両出力を乗算して得た電力を電圧に
変換する乗算回路３と、この乗算回路３の出力電
圧とその電圧値に比例した周波数のパルスに変換
する積分回路４と、この積分回路４の出力パルス
を分周してパルスに重みづけを施こす分周回路５
と、この分周出力を積算して電圧量として表示す
る表示部６とを備えたものであり、さらに積分回
路４の入出力端間にオフセツト電圧抽出回路７が
接続されている。このオフセツト電圧抽出回路７
は、積分回路４の出力を積分してオフセツト電圧
に相応する信号電圧を取り出し、これを積分回路
４の入力端に負帰還することにより、特に軽負荷
のときのオフセツト電圧による影響を少なくする
ものである。
ここで、オフセツト電圧抽出回路７の動作原理
について述べる。積分回路４の出力パルスのパル
スデユーテイが第２図のように１：１であると
し、このとき、仮にオフセツト電圧が零で理想的
な状態にある場合には、積分回路４から出力され
るパルスをオフセツト電圧抽出回路７で積分する
と零になる。一方、積分回路４の出力にオフセツ
ト電圧eSが含まれる場合には、積分回路４から出
力されるパルスをオフセツト電圧抽出回路７によ
り積分すれば、そのオフセツト電圧eSに相応する
信号電圧を取り出すことができる。従つて、オフ
セツト電圧抽出回路７で取り出した信号電圧を積
分回路４の入力端に負帰還してやれば、乗算回路
３、積分回路４等によつて生じたオフセツト電圧
eSを消去することができる。
について述べる。積分回路４の出力パルスのパル
スデユーテイが第２図のように１：１であると
し、このとき、仮にオフセツト電圧が零で理想的
な状態にある場合には、積分回路４から出力され
るパルスをオフセツト電圧抽出回路７で積分する
と零になる。一方、積分回路４の出力にオフセツ
ト電圧eSが含まれる場合には、積分回路４から出
力されるパルスをオフセツト電圧抽出回路７によ
り積分すれば、そのオフセツト電圧eSに相応する
信号電圧を取り出すことができる。従つて、オフ
セツト電圧抽出回路７で取り出した信号電圧を積
分回路４の入力端に負帰還してやれば、乗算回路
３、積分回路４等によつて生じたオフセツト電圧
eSを消去することができる。
〔背景技術の問題点〕
ところで、オフセツト電圧eSの影響を受けない
直線性の良い電流特性をもつた電力量計を実現す
るためには、特に軽負荷においてオフセツト電圧
が完全に消去されなければならない。
直線性の良い電流特性をもつた電力量計を実現す
るためには、特に軽負荷においてオフセツト電圧
が完全に消去されなければならない。
ところが、第１図の電力量計では、オフセツト
電圧抽出回路７が積分処理によりオフセツト電圧
eSに相応する信号電圧を得るようにしているの
で、オフセツト電圧eSを完全に消去する条件とし
て、オフセツト電圧抽出回路７その他の回路３〜
６に使用する正・負の電源電圧が互いに等しくな
ければならない。その理由は、正・負の電源電圧
が異なると、積分回路４から出力されるパルスの
波高値が正側と負側では等しくならず、結果とし
てオフセツト電圧eSが消去されないためである。
電圧抽出回路７が積分処理によりオフセツト電圧
eSに相応する信号電圧を得るようにしているの
で、オフセツト電圧eSを完全に消去する条件とし
て、オフセツト電圧抽出回路７その他の回路３〜
６に使用する正・負の電源電圧が互いに等しくな
ければならない。その理由は、正・負の電源電圧
が異なると、積分回路４から出力されるパルスの
波高値が正側と負側では等しくならず、結果とし
てオフセツト電圧eSが消去されないためである。
本発明は、上記実情にかんがみてなされたもの
で、電源のトラツキング性を含めて正・負の電源
電圧のアンバランスが生じても確実にオフセツト
電圧を消去し得、よつて軽負荷特性を大幅に改善
できる電子式電力量計を提供することにある。
で、電源のトラツキング性を含めて正・負の電源
電圧のアンバランスが生じても確実にオフセツト
電圧を消去し得、よつて軽負荷特性を大幅に改善
できる電子式電力量計を提供することにある。
本発明は、電力給電線の負荷電圧および消費電
流に比例する２つの信号をパルス幅変調回路を用
いて時分割乗算するとともに、この乗算電圧を積
分回路でパルス周波数に変換し、このパルスを積
分機能をもつたオフセツト電圧抽出回路によつて
オフセツト電圧に相応する信号電圧を取り出して
前記積分回路の入力端へ負帰還信号として与える
とともに、電源の正・負電圧を比較しその差電圧
を取り出して前記積分回路の入力端に加えて正・
負電源電圧のアンバランスおよびオフセツト電圧
を消去する電子式電力量計である。
流に比例する２つの信号をパルス幅変調回路を用
いて時分割乗算するとともに、この乗算電圧を積
分回路でパルス周波数に変換し、このパルスを積
分機能をもつたオフセツト電圧抽出回路によつて
オフセツト電圧に相応する信号電圧を取り出して
前記積分回路の入力端へ負帰還信号として与える
とともに、電源の正・負電圧を比較しその差電圧
を取り出して前記積分回路の入力端に加えて正・
負電源電圧のアンバランスおよびオフセツト電圧
を消去する電子式電力量計である。
以下、本発明の一実施例について第３図ないし
第５図を参照して説明する。第３図は電子式電力
量計の全体構成を示すブロツク図、第４図は乗算
回路の一部を示す具体的構成図、第５図は加算回
路の一具体例を示す図である。第３図において１
１および１２は電力給電線の負荷電圧および消費
電流に比例する信号ev，eiに変換する補助変圧器
および補助変流器であつて、これらの補助変圧器
１１および補助変流器１２で変換された信号ev，
eiは乗算回路１３に入力される。この乗算回路３
は、パルス幅変調回路（第４図参照）によつて構
成され、この回路によつて得たパルス幅デユーテ
イ・サイクル信号を用いて複数個のアナログスイ
ツチを選択的にオン・オフ制御して前記信号±ei
を取り込んで時分割乗算を実行し、信号evとeiの
乗算電圧を得るものである。１４は乗算回路１３
から出力される乗算電圧に比例する周波数のパル
スに変換する積分回路であつて、この回路１４の
出力パルスは分周回路１５によつて重みづけされ
た後、表示部１６により電力量として表示され
る。また、積分回路１４の負帰還ラインにはオフ
セツト電圧抽出回路１７が設けられている。この
オフセツト電圧抽出回路１７は、積分回路１４か
ら出力されるパルスを積分してオフセツト電圧に
相応する信号電圧を取り出して積分回路１４の入
力端へ負帰還するように構成されている。１８は
各回路１３〜１７に電源電圧を給電する電源であ
つて、この電源１８の正・負電源電圧は後続の加
算回路１９に送られ、ここで両電圧の差電圧を取
出して積分回路１４の入力端へ加えるようにして
いる。
第５図を参照して説明する。第３図は電子式電力
量計の全体構成を示すブロツク図、第４図は乗算
回路の一部を示す具体的構成図、第５図は加算回
路の一具体例を示す図である。第３図において１
１および１２は電力給電線の負荷電圧および消費
電流に比例する信号ev，eiに変換する補助変圧器
および補助変流器であつて、これらの補助変圧器
１１および補助変流器１２で変換された信号ev，
eiは乗算回路１３に入力される。この乗算回路３
は、パルス幅変調回路（第４図参照）によつて構
成され、この回路によつて得たパルス幅デユーテ
イ・サイクル信号を用いて複数個のアナログスイ
ツチを選択的にオン・オフ制御して前記信号±ei
を取り込んで時分割乗算を実行し、信号evとeiの
乗算電圧を得るものである。１４は乗算回路１３
から出力される乗算電圧に比例する周波数のパル
スに変換する積分回路であつて、この回路１４の
出力パルスは分周回路１５によつて重みづけされ
た後、表示部１６により電力量として表示され
る。また、積分回路１４の負帰還ラインにはオフ
セツト電圧抽出回路１７が設けられている。この
オフセツト電圧抽出回路１７は、積分回路１４か
ら出力されるパルスを積分してオフセツト電圧に
相応する信号電圧を取り出して積分回路１４の入
力端へ負帰還するように構成されている。１８は
各回路１３〜１７に電源電圧を給電する電源であ
つて、この電源１８の正・負電源電圧は後続の加
算回路１９に送られ、ここで両電圧の差電圧を取
出して積分回路１４の入力端へ加えるようにして
いる。
次に、第４図は時分割乗算方式をとつた乗算回
路１３の一部分の構成であるパルス幅変調回路を
示す図である。即ち、このパルス幅変調回路は、
演算増幅器Ａ１、抵抗Ｒ１およびコンデンサＣ１
で構成され、入力信号evを積分する積分器１３１
と、この積分出力およびこの積分出力を受けてヒ
ステリシスで生じる比較用基準電圧ehの比較によ
つて２値の論理信号を出力するコンパレータＡ２
と、この２値の論理信号に対応する電圧±erをイ
ンバータINで反転させた後、分圧抵抗Ｒ３，Ｒ
４で分圧して比較用基準電圧ehを取り出す基準電
圧作成回路１３２と、コンパレータＡ２の出力±
erを抵抗Ｒ２を介して演算増幅器Ａ１の反転入力
端へ導入し、正・負の積分傾斜を示す積分動作を
行なわせる手段とで構成されている。なお、乗算
回路１３は、第４図に示すパルス幅変調回路のほ
かに、複数個のアナログスイツチが設けられ、コ
ンパレータＡ２の非反転および反転出力を用いて
アナログスイツチを交互にオンすることにより、
補助変流器１２の出力信号±eiを交互に取込んで
乗算電圧を得るものである。
路１３の一部分の構成であるパルス幅変調回路を
示す図である。即ち、このパルス幅変調回路は、
演算増幅器Ａ１、抵抗Ｒ１およびコンデンサＣ１
で構成され、入力信号evを積分する積分器１３１
と、この積分出力およびこの積分出力を受けてヒ
ステリシスで生じる比較用基準電圧ehの比較によ
つて２値の論理信号を出力するコンパレータＡ２
と、この２値の論理信号に対応する電圧±erをイ
ンバータINで反転させた後、分圧抵抗Ｒ３，Ｒ
４で分圧して比較用基準電圧ehを取り出す基準電
圧作成回路１３２と、コンパレータＡ２の出力±
erを抵抗Ｒ２を介して演算増幅器Ａ１の反転入力
端へ導入し、正・負の積分傾斜を示す積分動作を
行なわせる手段とで構成されている。なお、乗算
回路１３は、第４図に示すパルス幅変調回路のほ
かに、複数個のアナログスイツチが設けられ、コ
ンパレータＡ２の非反転および反転出力を用いて
アナログスイツチを交互にオンすることにより、
補助変流器１２の出力信号±eiを交互に取込んで
乗算電圧を得るものである。
次に、第５図は第３図に示す加算回路１９の構
成図である。この回路１９は、電源１８の正電源
電圧VDDおよび負電源電圧VSSが入力される入力
端１９１，１９２と、これらの入力端１９１，１
９２にそれぞれ接続された同じ抵抗値をもつた抵
抗Ｒ１１，Ｒ１１と、この抵抗Ｒ１１，Ｒ１１の
他端が負入力端に接続されかつ正入力端が接地さ
れている演算増幅器Ａ３と、この演算増幅器Ａ３
の負入力端と出力端の間に介挿され、R11＝
2R12の抵抗値をもつた抵抗Ｒ１２とからなつて
いる。
成図である。この回路１９は、電源１８の正電源
電圧VDDおよび負電源電圧VSSが入力される入力
端１９１，１９２と、これらの入力端１９１，１
９２にそれぞれ接続された同じ抵抗値をもつた抵
抗Ｒ１１，Ｒ１１と、この抵抗Ｒ１１，Ｒ１１の
他端が負入力端に接続されかつ正入力端が接地さ
れている演算増幅器Ａ３と、この演算増幅器Ａ３
の負入力端と出力端の間に介挿され、R11＝
2R12の抵抗値をもつた抵抗Ｒ１２とからなつて
いる。
次に、上記電子式電力量計の動作を説明する。
補助変圧器１１で得られた電力給電線の負荷電圧
に比例する信号evは乗算回路１３のパルス幅変調
回路（第４図参照）に入力される。このパルス幅
変調回路としては、コンパレータＡ２の出力が論
理信号“１”のとき＋er、論理信号“０”のとき
−erの振幅の電圧が出力されるようになつてい
る。今、前記補助変圧器１１の出力がev＝０でコ
ンパレータＡ２の出力が論理信号“１”で整定さ
れているとすると、コンパレータＡ２の負入力端
にはR3＝R4のとき−er／２の基準電圧が印加され ていることになる。さらに、コンパレータＡ２の
出力＋erは抵抗Ｒ２を介して演算増幅器Ａ１の負
入力端に導入されているので、演算増幅器Ａ１と
しては入力ev＝０に対して負方向への積分傾斜を
示す積分電圧が出力される。そして、演算増幅器
Ａ１を含む積分器１３１の積分電圧ekがeh＝−
er／２に達してek≦ehとなると、コンパレータＡ２ は反転動作を行なつて論理信号“０”を出力す
る。そうすると、今度はコンパレータＡ２の負入
力端へは＋er／２なる基準電圧ehが印加され、一方、 演算増幅器Ａ１の負入力端側には−erが導入され
る。従つて、積分器１３１としては信号evの入力
に対して正方向への積分傾斜を示す積分電圧が出
力される。積分器１３１の積分電圧ekが＋er／２に 達し、ek≧ehとなると、コンパレータＡ２は正転
動作を行なつて論理信号“１”を出力する。この
ようにしてパルス幅変調回路は自励振を繰返しな
がら“１”と“０”とが交互に出力されるもので
ある。
補助変圧器１１で得られた電力給電線の負荷電圧
に比例する信号evは乗算回路１３のパルス幅変調
回路（第４図参照）に入力される。このパルス幅
変調回路としては、コンパレータＡ２の出力が論
理信号“１”のとき＋er、論理信号“０”のとき
−erの振幅の電圧が出力されるようになつてい
る。今、前記補助変圧器１１の出力がev＝０でコ
ンパレータＡ２の出力が論理信号“１”で整定さ
れているとすると、コンパレータＡ２の負入力端
にはR3＝R4のとき−er／２の基準電圧が印加され ていることになる。さらに、コンパレータＡ２の
出力＋erは抵抗Ｒ２を介して演算増幅器Ａ１の負
入力端に導入されているので、演算増幅器Ａ１と
しては入力ev＝０に対して負方向への積分傾斜を
示す積分電圧が出力される。そして、演算増幅器
Ａ１を含む積分器１３１の積分電圧ekがeh＝−
er／２に達してek≦ehとなると、コンパレータＡ２ は反転動作を行なつて論理信号“０”を出力す
る。そうすると、今度はコンパレータＡ２の負入
力端へは＋er／２なる基準電圧ehが印加され、一方、 演算増幅器Ａ１の負入力端側には−erが導入され
る。従つて、積分器１３１としては信号evの入力
に対して正方向への積分傾斜を示す積分電圧が出
力される。積分器１３１の積分電圧ekが＋er／２に 達し、ek≧ehとなると、コンパレータＡ２は正転
動作を行なつて論理信号“１”を出力する。この
ようにしてパルス幅変調回路は自励振を繰返しな
がら“１”と“０”とが交互に出力されるもので
ある。
ちなみに、コンパレータＡ２の出力が論理信号
“１”の時間区間をta、論理信号“０”の時間区
間をtbとすると、積分器１３１の出力ekしては、 ek（ta）＝−（１／R1C1∫ta 0evdt＋１／R2C1∫ta 0erdt
）−er ……(1) が得られる。ここで、R1＝R2とすると、時間区
間taは、 ta＝erR1C1／er＋ev ……(2) となる。一方、時間区間tbにおける積分器１３１
の出力ekとしては、 ek（tb）＝−（１／R1C1∫tb 0evdt−１／R2C1∫tb 0erdt
）＝＋er ……(3) が得られる。このときの時間区間tbは、 tb＝erR1C1／er−ev ……(4) となる。ここで、パルス幅変調回路からは下式の
ようなパルス幅デユーテイ・サイクル信号Ｄ，
が出力される。
“１”の時間区間をta、論理信号“０”の時間区
間をtbとすると、積分器１３１の出力ekしては、 ek（ta）＝−（１／R1C1∫ta 0evdt＋１／R2C1∫ta 0erdt
）−er ……(1) が得られる。ここで、R1＝R2とすると、時間区
間taは、 ta＝erR1C1／er＋ev ……(2) となる。一方、時間区間tbにおける積分器１３１
の出力ekとしては、 ek（tb）＝−（１／R1C1∫tb 0evdt−１／R2C1∫tb 0erdt
）＝＋er ……(3) が得られる。このときの時間区間tbは、 tb＝erR1C1／er−ev ……(4) となる。ここで、パルス幅変調回路からは下式の
ようなパルス幅デユーテイ・サイクル信号Ｄ，
が出力される。
Ｄ＝ta／ta＋tb＝er−ev／2er ……(5)
＝tb／ta＋tb＝er＋ev／2er ……(6)
そして、これらのパルス幅デユーテイ・サイク
ル信号Ｄ，は、複数のアナログスイツチへ交互
にオン信号として導入され、これによつて補助変
流器１２からの＋eiと−eiとは交互に取り込まれ
て時分割乗算が実行される。ここで、乗算回路１
３は時分割乗算を実行することにより、 epp＝ei（）＋（−ei）Ｄ＝evei／er ……(7) epo＝ei(D)＋（−ei）＝−evei／er ……(8) なる乗算電圧を交互に出力し、この電圧が積分回
路１４の入力端に供給される。なお、er，−erは
コンパレータＡ２の出力電圧であるが、これは同
時に各回路１３〜１７の正・負電源電圧と考えら
れる。
ル信号Ｄ，は、複数のアナログスイツチへ交互
にオン信号として導入され、これによつて補助変
流器１２からの＋eiと−eiとは交互に取り込まれ
て時分割乗算が実行される。ここで、乗算回路１
３は時分割乗算を実行することにより、 epp＝ei（）＋（−ei）Ｄ＝evei／er ……(7) epo＝ei(D)＋（−ei）＝−evei／er ……(8) なる乗算電圧を交互に出力し、この電圧が積分回
路１４の入力端に供給される。なお、er，−erは
コンパレータＡ２の出力電圧であるが、これは同
時に各回路１３〜１７の正・負電源電圧と考えら
れる。
そこで、この電子式電力量計にあつては、電源
１８の正・負電源電圧VDD，VSSを加算回路１９
に導入し、ここで ef＝VDD−VSS／２ ……(9) の演算を行ない、この電圧efを積分回路１４の入
力端に加えるようにしている。これによつて、
正・負電源電圧のアンバランス分が除去され、積
分回路１４からは乗算電圧に比例した周波数の
正・負の波高値の等しいパルスが出力される。一
方、オフセツト電圧抽出回路１７では、正・負の
波高値の等しいパルスを積分することによりオフ
セツト電圧に完全に近い信号電圧を取り出して負
帰還できるので、オフセツト電圧を完全に消去す
ることができる。
１８の正・負電源電圧VDD，VSSを加算回路１９
に導入し、ここで ef＝VDD−VSS／２ ……(9) の演算を行ない、この電圧efを積分回路１４の入
力端に加えるようにしている。これによつて、
正・負電源電圧のアンバランス分が除去され、積
分回路１４からは乗算電圧に比例した周波数の
正・負の波高値の等しいパルスが出力される。一
方、オフセツト電圧抽出回路１７では、正・負の
波高値の等しいパルスを積分することによりオフ
セツト電圧に完全に近い信号電圧を取り出して負
帰還できるので、オフセツト電圧を完全に消去す
ることができる。
なお、本発明は上記実施例に限定されるもので
はない。例えば電源１８は、負荷変動等によつて
トラツキング性がくずれたとき、これを自動的に
補正することによつて更に特性の改善を図ること
もできる。
はない。例えば電源１８は、負荷変動等によつて
トラツキング性がくずれたとき、これを自動的に
補正することによつて更に特性の改善を図ること
もできる。
以上述べたように本発明によれば、給電線の負
荷電圧および消費電流に比例する２つの信号をパ
ルス幅変調回路によつて時分割乗算することによ
り乗算電圧を得ているので、乗算回路からはオフ
セツト電圧の発生を防ぐことができる。また、各
回路に使用する正・負電源電圧の差電圧を取り出
して乗算回路の出力端に接続される積分回路の入
力端に加えているため、正・負電源電圧のアンバ
ランスによる軽負荷時の誤差を少なくでき、しか
も正・負電源電圧のアンバランスの補正により積
分回路から出力されるパルスの正・負の波高値が
等しくなり、これによりオフセツト電圧抽出回路
ではオフセツト電圧に完全に近い信号電圧を取り
出してオフセツト電圧を消去できる。この結果、
重負荷から軽負荷まで直線性のよい精密な特性を
持つた電子式電力量計を実現することができる。
荷電圧および消費電流に比例する２つの信号をパ
ルス幅変調回路によつて時分割乗算することによ
り乗算電圧を得ているので、乗算回路からはオフ
セツト電圧の発生を防ぐことができる。また、各
回路に使用する正・負電源電圧の差電圧を取り出
して乗算回路の出力端に接続される積分回路の入
力端に加えているため、正・負電源電圧のアンバ
ランスによる軽負荷時の誤差を少なくでき、しか
も正・負電源電圧のアンバランスの補正により積
分回路から出力されるパルスの正・負の波高値が
等しくなり、これによりオフセツト電圧抽出回路
ではオフセツト電圧に完全に近い信号電圧を取り
出してオフセツト電圧を消去できる。この結果、
重負荷から軽負荷まで直線性のよい精密な特性を
持つた電子式電力量計を実現することができる。
第１図は従来の電子式電力量計の構成を示すブ
ロツク図、第２図はオフセツト電圧の影響を説明
するパルス波形図、第３図は本発明に係る電子式
電力量計の一実施例を示すブロツク図、第４図は
第３図の乗算回路の一部分を示すパルス変調回路
の構成図、第５図は第３図の加算回路の構成図で
ある。 １１……補助変圧器、１２……補助変流器、１
３……乗算回路、１４……積分回路、１７……オ
フセツト抽出回路、１８……電源、１９……加算
回路。
ロツク図、第２図はオフセツト電圧の影響を説明
するパルス波形図、第３図は本発明に係る電子式
電力量計の一実施例を示すブロツク図、第４図は
第３図の乗算回路の一部分を示すパルス変調回路
の構成図、第５図は第３図の加算回路の構成図で
ある。 １１……補助変圧器、１２……補助変流器、１
３……乗算回路、１４……積分回路、１７……オ
フセツト抽出回路、１８……電源、１９……加算
回路。
Claims (1)
- １ 給電線の負荷電圧に比例する信号をパルス幅
変調回路によりパルス幅デユーテイ・サイクル信
号に変換し、この信号を用いて給電線の消費電流
に比例する正・負の信号を交互に取り込んで時分
割乗算を行なう乗算回路と、この乗算回路による
乗算電圧を積分して乗算電圧に比例する周波数の
パルスに変換する積分回路と、この積分回路から
出力されたパルスを積分してオフセツト電圧に相
応する信号電圧を取り出し、この信号電圧を前記
積分回路の入力端へ負帰還信号として与えるオフ
セツト電圧抽出回路と、この回路および前記乗算
回路などで使用する正・負電源電圧の差電圧を取
り出しこれを前記積分回路の入力端に加えて前記
正・負電源電圧のアンバランスを補正する補正手
段とを備えたことを特徴とする電子式電力量計。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59044883A JPS60188859A (ja) | 1984-03-09 | 1984-03-09 | 電子式電力量計 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59044883A JPS60188859A (ja) | 1984-03-09 | 1984-03-09 | 電子式電力量計 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60188859A JPS60188859A (ja) | 1985-09-26 |
| JPS64665B2 true JPS64665B2 (ja) | 1989-01-09 |
Family
ID=12703886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59044883A Granted JPS60188859A (ja) | 1984-03-09 | 1984-03-09 | 電子式電力量計 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60188859A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0492671U (ja) * | 1990-12-28 | 1992-08-12 |
-
1984
- 1984-03-09 JP JP59044883A patent/JPS60188859A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0492671U (ja) * | 1990-12-28 | 1992-08-12 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60188859A (ja) | 1985-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2593253B2 (ja) | 電流測定回路 | |
| EP0015253B1 (en) | A transducer for sensing a variable parameter and for converting a so-obtained analog signal to a digital signal | |
| US4591810A (en) | Pulse width modulator for electronic watthour metering | |
| GB2119587A (en) | Square-wave current generator | |
| US4775841A (en) | Voltage to frequency conversion circuit with a pulse width to period ratio proportional to input voltage | |
| JPS64665B2 (ja) | ||
| US3934198A (en) | Multi-wire electronic kWh meter | |
| JPS5917566B2 (ja) | アナログ−デジタル変換器 | |
| US4672236A (en) | Voltage-to-frequency converter circuit | |
| US4910456A (en) | Electronic watt-hour meter with combined multiplier/integrator circuit | |
| JP2003143011A (ja) | アナログ−ディジタル変換回路 | |
| JPS61251232A (ja) | アナログ／デジタル変換装置 | |
| JPH0460465A (ja) | 電子式電力量計 | |
| JP3103135B2 (ja) | 電池電流検出回路 | |
| JP2680807B2 (ja) | ダイオード検波出力用増幅回路 | |
| KR840002376B1 (ko) | 전자식 피상 전력량계 | |
| JPS625665Y2 (ja) | ||
| JPS6335943B2 (ja) | ||
| JPH02271266A (ja) | コンデンサ静電容量測定回路 | |
| JPH0715489B2 (ja) | 電圧・周波数変換回路 | |
| KR860001705B1 (ko) | 고전압 가열장치의 정수배주기파형 발생회로 | |
| JP3222974B2 (ja) | リップル電圧測定装置 | |
| JPH0637449Y2 (ja) | 基準電圧発生器 | |
| JPS62149203A (ja) | 信号入力回路 | |
| SU1064207A1 (ru) | Счетчик активной электроэнергии |