JPS647493Y2 - - Google Patents

Info

Publication number
JPS647493Y2
JPS647493Y2 JP3070182U JP3070182U JPS647493Y2 JP S647493 Y2 JPS647493 Y2 JP S647493Y2 JP 3070182 U JP3070182 U JP 3070182U JP 3070182 U JP3070182 U JP 3070182U JP S647493 Y2 JPS647493 Y2 JP S647493Y2
Authority
JP
Japan
Prior art keywords
mute
output
instruction signal
amplifier
recording
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP3070182U
Other languages
English (en)
Other versions
JPS58135027U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP3070182U priority Critical patent/JPS58135027U/ja
Publication of JPS58135027U publication Critical patent/JPS58135027U/ja
Application granted granted Critical
Publication of JPS647493Y2 publication Critical patent/JPS647493Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)

Description

【考案の詳細な説明】 本考案はVTR等に適用するミユート回路の改
良に関する。
VTRにおいて信号処理系は比較的速く正常状
態に達するが機械系の応答がこれより遅れること
が知られている。例えば、プレイ動作指令を
VTRに入力すると、テープの走行系が定常状態
に達していないときに音声信号処理系が能動状態
になり、テープ走行系の異常時の不快音を出力し
てしまうことになる。これを防止するため、テー
プの走行系が定常状態に達するまでの期間く通常
0.5〜1秒程度)にわたつて音声信号処理系の動
作をミユートするようにしている。
第1図は従来のミユート回路を示すものであ
る。図において1は外部指令信号源、2はこの外
部指令信号に応答してプレイ指示信号、再生時ミ
ユート指示信号、記録時ミユート指示信号をそれ
ぞれ独立に出力するシステムコントローラ、3は
音声信号源、4はラインアツプ5、記録アンプ
6、第1ミユート制御回路7及びロジツクコント
ロール8を有する集積回路、9は記録再生兼用ヘ
ツド、10は第2ミユート制御回路、11はライ
ンアウト端子、12はRFコンバータ、13はプ
レイ指示信号に基づき作動されるヘツド9のモー
ド切換スイツチである。ここで、ロジツクコント
ロール8はプレイ指示信号を受けて記録アンプ6
を不動作にさせ、一方第1ミユート制御回路7は
再生時ミユート指示信号を受けてラインアンプ5
を不作動にさせるようにしている。また、第2ミ
ユート制御回路10は記録時ミユート指示信号を
受けて記録アンプ6出力のヘツド9への信号伝送
を実質的に阻止するようにしている。従つて、再
生モード時、再生時ミユート指示信号に基づきラ
インアンプ5は実質的に不作動にされ一方記録ア
ンプ6はプレイ指示信号に基づき無効にされてい
るから、ラインアウト端子11及びRFコンバー
タ12には音声信号源3からの音声信号が再生時
ミユート指示信号の消勢後(即ちテープ走行系の
定常状態への到達後)付与され一方ヘツド9には
全く信号が付与されないようにされている。そし
て、EEモード(記録状態を監視しながら記録す
るモード)又は記録モード時、記録時ミユート指
示信号に基づく第2ミユート制御回路10出力に
応じて記録アンプ6出力を一時的に不作動にする
ようにしている。
この従来回路はシステムコントローラ2の出力
として記録時ミユート指示信号を呈するようにす
る必要がありまた第2ミユート制御回路10を集
積回路4の外部回路として付設する必要があるの
で、回路構成の簡易化を十分に達成できているも
のとは言えない。
本考案はかかる点に鑑みなされたもので、シス
テムコントローラからは再生時ミユート指示信号
と記録時ミユート指示信号を分離して出力しなく
ても済むようになし、また第2ミユート制御回路
に関する機能を集積回路内に収め、もつて回路構
成の簡易化をさらに撤底させようとするものであ
る。すなわち、集積回路内のミユート制御回路は
プレイ指示信号並びに再生時及び記録時ミユート
指示信号(以下単にミユート指示信号という)が
ともに存在するときライン及び記録アンプの出力
導出を実質上停止させ、かつ、ミユート指示信号
だけが存在するとき(即ちVTRがプレイモード
でないとき)記録アンプからの出力導出を実質上
停止させるように構成されていることを特徴とす
るミユート回路を提供しようとするものである。
第2図は本考案回路の実施例を示すものであ
る。図中、第1図と同一図番は同一機能要素であ
ることを示し、その説明を省略する。20は外部
指令信号源1からの信号に応答して、少なくとも
プレイ指示信号及びミユート指示信号をそれぞれ
独立に出力するシステムコントローラである。こ
のコントローラは上記各信号以外にVTRを駆動
するための各種信号を発生するように構成されて
いるが本考案の要旨外に属するので説明を省略す
る。40は内部にライン(第1)アンプ5、記録
(第2)アンプ6、及びミユート制御回路41を
有する集積回路で、音声信号源3からの音声信号
を受ける第1入力端子42と、第1アンプ5出力
を導出する第1出力端子43と、該第1出力端子
からの第1アンプ出力を入力する第2入力端子4
4と、第2アンプ6出力を導出する第2出力端子
45と、プレイ指示信号を入力する第3入力端子
46と、ミユート指示信号を入力する第4入力端
子47とを備えている。この集積回路40につい
ても本考案の要旨から外れる構成について図示省
略している。
ミユート制御回路41は第3入力端子46から
のプレイ指示信号を受けるロジツクコントロール
411と、第4入力端子47からのミユート指示
信号を受け、ミユート時、第2アンプ6の出力導
出を実質的に阻止する第1スイツチ回路412
と、同じく第4入力端子47からのミユート指示
信号を受け、ミユート時、スイツチ413を介し
て第1アンプ5の出力導出を実質的に阻止する第
2スイツチ回路414とを備えている。ロジツク
コントロール411は、プレイ時、スイツチ41
3をオンにさせ、ミユート指示信号の第2スイツ
チ回路414への伝送を許容するようにしてい
る。
この本考案回路において、プレイ動作を指令し
てシステムコントローラ20がプレイ指示信号及
びミユート指示信号を出力すると、ミユート制御
回路41のスイツチ413が閉成されかつ第1、
第2スイツチ回路412,414が何れもオンに
されるので、音声信号源3からの音声信号はライ
ンアウト端子11、RFコンバータ12に伝送さ
れず、またヘツド9にも伝送されない。次いで、
ミユート指示信号の出力が遮断されると、ライン
アウト端子11に音声信号を出力するが、ヘツド
9にはプレイ指示信号で切換スイツチ13がプレ
イ側の設定されているので音声信号が出力されな
い。EEモード(或いは記録モード)のときプレ
イ指示信号が出力されないので切換スイツチ13
は記録モードに設定され第2アンプ6とヘツド9
とは接続されている。また、集積回路40内のス
イツチ413も遮断されている。そして、ミユー
ト指示信号が付与されている期間、ラインアウト
端子11への音声信号の出力を遮断することな
く、第2アンプ6からの出力導出を遮断するよう
にしている。従つて、EEモード時にはラインア
ウト端子に即座に出力導出を行なう一方、ヘツド
での記録は走行系が安定領域に入つたことを示す
ミユート指示信号の遮断に応じて実行される。
以上説明した様に本考案回路は、システムコン
トローラからのミユート指示信号として再生時と
記録時とで分けて出力することなく構成し、また
ミユート制御回路をラインアンプ及び記録アンプ
を含む集積回路肉に収めるように構成したので、
所要動作を達成させるための回路構成を著しく簡
易化させることができ実用的である。
【図面の簡単な説明】
第1図は従来のミユート回路の回路構成図、第
2図は本考案回路の回路構成図である。 20……システムコントローラ、3……音声信
号源、40……集積回路、41……ミユート制御
回路、5……ラインアンプ、6……記録アンプ。

Claims (1)

  1. 【実用新案登録請求の範囲】 外部指令信号に応答してプレイ指示信号と再生
    開始時及び記録開始時の所定期間出力されるミユ
    ート指示信号とをそれぞれ独立に出力するシステ
    ムコントローラと、音声信号源と、 該音声信号源からの音声信号を受ける第1入力
    端子、前記音声信号を増幅するラインアンプ、該
    ラインアンプ出力を導出する第1出力端子、該第
    1出力端子からの前記ラインアンプ出力を入力す
    る第2入力端子、前記ランイアンプ出力を増幅す
    る記録アンプ、該記録アンプ出力を導出する第2
    出力端子、前記プレイ指示信号を入力する第3入
    力端子、前記ミユート指示信号を入力する第4入
    力端子、前記ラインアンプの第1ミユート手段、
    前記記録アンプの第2ミユート手段、前記第2ミ
    ユート手段に前記ミユート指示信号を直接供給す
    る手段、前記プレイ指示信号がプレイ状態を指示
    するときにオンとなるスイツチ、このスイツチを
    介して前記ミユート指示信号を前記第2ミユート
    手段に供給する手段を有する集積回路とを備えて
    なるミユート回路。
JP3070182U 1982-03-03 1982-03-03 ミユ−ト回路 Granted JPS58135027U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3070182U JPS58135027U (ja) 1982-03-03 1982-03-03 ミユ−ト回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3070182U JPS58135027U (ja) 1982-03-03 1982-03-03 ミユ−ト回路

Publications (2)

Publication Number Publication Date
JPS58135027U JPS58135027U (ja) 1983-09-10
JPS647493Y2 true JPS647493Y2 (ja) 1989-02-28

Family

ID=30042399

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3070182U Granted JPS58135027U (ja) 1982-03-03 1982-03-03 ミユ−ト回路

Country Status (1)

Country Link
JP (1) JPS58135027U (ja)

Also Published As

Publication number Publication date
JPS58135027U (ja) 1983-09-10

Similar Documents

Publication Publication Date Title
JPS647493Y2 (ja)
US4340915A (en) Microphone sensitivity-changing apparatus
JPS61196491A (ja) 複合形音響機器の操作装置
JPH0424529Y2 (ja)
US6845413B2 (en) Switchover device and information recording/reproducing apparatus having the switchover device
JPH0418144Y2 (ja)
JPH0430715Y2 (ja)
JP2514708Y2 (ja) 録再生機器における信号処理装置
JPS5939359Y2 (ja) オ−デイオタイマ−
JPH0124732Y2 (ja)
JPH054085Y2 (ja)
JPS6235190Y2 (ja)
JPH087708Y2 (ja) 音声切換増幅器
JPH054083Y2 (ja)
JPH0525046Y2 (ja)
KR940004985B1 (ko) 브이씨알의 녹음 모니터 및 서라운드 음향회로
JPH0426985Y2 (ja)
JPH026552Y2 (ja)
JP2001229609A (ja) オーディオ装置
JPS61188764A (ja) ダブルデツキテ−プレコ−ダ
JPS6220905Y2 (ja)
JPS6211086Y2 (ja)
JPH0416242Y2 (ja)
JPS6246454A (ja) オ−トリバ−ス式カセツトテ−プレコ−ダ
JPS6171420A (ja) テ−プレコ−ダ