JPS647524B2 - - Google Patents
Info
- Publication number
- JPS647524B2 JPS647524B2 JP56164372A JP16437281A JPS647524B2 JP S647524 B2 JPS647524 B2 JP S647524B2 JP 56164372 A JP56164372 A JP 56164372A JP 16437281 A JP16437281 A JP 16437281A JP S647524 B2 JPS647524 B2 JP S647524B2
- Authority
- JP
- Japan
- Prior art keywords
- charge pump
- switch means
- capacitor
- envelope generator
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 76
- 230000009977 dual effect Effects 0.000 claims description 17
- 230000005669 field effect Effects 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 230000002123 temporal effect Effects 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 4
- 238000013139 quantization Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000005070 sampling Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of DC power input into DC power output
- H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
- H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
- H02M3/06—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
- H02M3/073—Charge pumps of the Schenkel-type
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】
本発明は、スイツチ動作されるコンデンサーを
有するフイルターを具備した二重電荷ポンプ包絡
線発生器に関するもので、更に詳細には電子装置
に使用され指数的包絡線電圧を生成するのに使用
するスイツチ動作されるコンデンサーを有するフ
イルターに関するものである。
有するフイルターを具備した二重電荷ポンプ包絡
線発生器に関するもので、更に詳細には電子装置
に使用され指数的包絡線電圧を生成するのに使用
するスイツチ動作されるコンデンサーを有するフ
イルターに関するものである。
従来、電子装置に使用する指数的包絡線電圧を
生成する方法は公知である。この目的の為に第１
図に示したような回路が従来使用されている（例
えば、IEEEジヤーナル・オブ・ソリツドステー
ト・サーキツト、1972年８月版の302乃至304頁に
記載されたデビツト エル・フリード寄稿による
文献〔アナログ サンプル データ フイルタ
ー〕参照）。第１図の回路に於いて、節点２３に
基準電圧Vrefが印加される。この基準電圧は如何
なる公知の方法で与えることも可能であるが、最
も簡単な方法は第１図に示したように節点３０に
於ける電圧源と接地との間に接続された抵抗３１
及び３２で構成した分圧器を用いることである。
第１図の回路を動作させるのに必要な２つの非重
畳型クロツク信号を第２図に示してあり、夫々φ
及びで示してある。第１図の回路に使用したス
イツチはMOSFETトランジスター１１及び１２
で示してあるが、任意の適当なスイツチ手段を使
うことも可能である。第１図の回路を操作する場
合に、最初にコンデンサー１３及び１４に現われ
る電圧はゼロである。最初のクロツク周期の前半
に於いてはが高レベルであり、スイツチ１１は
オンされコンデンサー１３（容量値C1を有する）
はスイツチ１１を介して節点２３に印加された電
圧Vrefに充電される。コンデンサー１３にストア
される電荷量は単にC1Vrefである。最初のクロツ
ク周期の後半部に於いては、φが高レベルであり
φが低レベルである。この為にスイツチ１１はオ
フし、スイツチ１２はオンする。従つて、コンデ
ンサー１３に蓄えられた電荷は開かれたスイツチ
１２によつて与えられる導通路を介してコンデン
サ−14（容量値C2を有する）と電荷分割を行な
う。その結果、コンデンサー１４に得られる電圧
はＱ／（C1＋C2）乃至〔C1／（C1＋C2）〕Vrefで
ある。次いで、φが低レベルになり、が高レベ
ルになる。この第２のクロツク周期の前半部に於
いては、コンデンサー１３はスイツチ１１を介し
て電圧Vrefに再び充電される。第２クロツク周期
の後半部に於いては、が低レベルになりφが高
レベルになるので、コンデンサー１３にストアさ
れた電荷は再びコンデンサー１４と分割されるこ
とになる。従つて、コンデンサー１４上の電圧は
〔C1／（C1＋C2）＋C1C2／（C1＋C2）2〕Vrefとな
る。節点２２で得られる電圧の時間的変化の状態
を図示したものが第３図である。ここで注意すべ
きことは、最初のステツプは比較的大きいが徐々
にクロツクサイクルが進むに従つてステツプは
段々と小さくなつて居り、その結果節点２２に於
ける電圧上昇は略指数的曲線となつている。
生成する方法は公知である。この目的の為に第１
図に示したような回路が従来使用されている（例
えば、IEEEジヤーナル・オブ・ソリツドステー
ト・サーキツト、1972年８月版の302乃至304頁に
記載されたデビツト エル・フリード寄稿による
文献〔アナログ サンプル データ フイルタ
ー〕参照）。第１図の回路に於いて、節点２３に
基準電圧Vrefが印加される。この基準電圧は如何
なる公知の方法で与えることも可能であるが、最
も簡単な方法は第１図に示したように節点３０に
於ける電圧源と接地との間に接続された抵抗３１
及び３２で構成した分圧器を用いることである。
第１図の回路を動作させるのに必要な２つの非重
畳型クロツク信号を第２図に示してあり、夫々φ
及びで示してある。第１図の回路に使用したス
イツチはMOSFETトランジスター１１及び１２
で示してあるが、任意の適当なスイツチ手段を使
うことも可能である。第１図の回路を操作する場
合に、最初にコンデンサー１３及び１４に現われ
る電圧はゼロである。最初のクロツク周期の前半
に於いてはが高レベルであり、スイツチ１１は
オンされコンデンサー１３（容量値C1を有する）
はスイツチ１１を介して節点２３に印加された電
圧Vrefに充電される。コンデンサー１３にストア
される電荷量は単にC1Vrefである。最初のクロツ
ク周期の後半部に於いては、φが高レベルであり
φが低レベルである。この為にスイツチ１１はオ
フし、スイツチ１２はオンする。従つて、コンデ
ンサー１３に蓄えられた電荷は開かれたスイツチ
１２によつて与えられる導通路を介してコンデン
サ−14（容量値C2を有する）と電荷分割を行な
う。その結果、コンデンサー１４に得られる電圧
はＱ／（C1＋C2）乃至〔C1／（C1＋C2）〕Vrefで
ある。次いで、φが低レベルになり、が高レベ
ルになる。この第２のクロツク周期の前半部に於
いては、コンデンサー１３はスイツチ１１を介し
て電圧Vrefに再び充電される。第２クロツク周期
の後半部に於いては、が低レベルになりφが高
レベルになるので、コンデンサー１３にストアさ
れた電荷は再びコンデンサー１４と分割されるこ
とになる。従つて、コンデンサー１４上の電圧は
〔C1／（C1＋C2）＋C1C2／（C1＋C2）2〕Vrefとな
る。節点２２で得られる電圧の時間的変化の状態
を図示したものが第３図である。ここで注意すべ
きことは、最初のステツプは比較的大きいが徐々
にクロツクサイクルが進むに従つてステツプは
段々と小さくなつて居り、その結果節点２２に於
ける電圧上昇は略指数的曲線となつている。
第１図の回路と等価なRC回路を第４図に示し
てある。端子２３には基準電圧が印加され、コン
デンサー１４は抵抗４５を介して充電される。そ
の結果、端子２２上には時間の経過と共に指数的
に変化する電圧が現われる。第１図の回路はこの
RC回路を近似したものであつて、抵抗に等価な
コンデンサー１３を使用したものである。第１図
の回路の時定数はtC2／C1であつて、ここでｔは
クロツクパルスφ及びの周期である。従つて、
スイツチ動作されるコンデンサーを有する等価回
路の時定数は単にφ及びの周期を変えることに
よつて変化させることが可能である。更に、
MOS集積回路に於いては、製造上の制限がある
為に抵抗値を高精度に制御することは困難である
が、容量値の比を高精度に制御することが可能で
ある。何故ならば、コンデンサーの寸法を制御す
ることは極めて容易であり、絶縁層の厚さは各半
導体チツプ全面に渡つて極めて一様性が高いから
である。遅い指数電圧を生成する為に必要とされ
る高抵抗値は半導体チツプ上の過大の面積を必要
とするので実際的ではない。これらの理由の為
に、MOS分野に於いては単純なRC回路よりもス
イツチ動作されるコンデンサーを有する抵抗等価
の回路を使用することが望ましい。
てある。端子２３には基準電圧が印加され、コン
デンサー１４は抵抗４５を介して充電される。そ
の結果、端子２２上には時間の経過と共に指数的
に変化する電圧が現われる。第１図の回路はこの
RC回路を近似したものであつて、抵抗に等価な
コンデンサー１３を使用したものである。第１図
の回路の時定数はtC2／C1であつて、ここでｔは
クロツクパルスφ及びの周期である。従つて、
スイツチ動作されるコンデンサーを有する等価回
路の時定数は単にφ及びの周期を変えることに
よつて変化させることが可能である。更に、
MOS集積回路に於いては、製造上の制限がある
為に抵抗値を高精度に制御することは困難である
が、容量値の比を高精度に制御することが可能で
ある。何故ならば、コンデンサーの寸法を制御す
ることは極めて容易であり、絶縁層の厚さは各半
導体チツプ全面に渡つて極めて一様性が高いから
である。遅い指数電圧を生成する為に必要とされ
る高抵抗値は半導体チツプ上の過大の面積を必要
とするので実際的ではない。これらの理由の為
に、MOS分野に於いては単純なRC回路よりもス
イツチ動作されるコンデンサーを有する抵抗等価
の回路を使用することが望ましい。
第１図に示した従来回路に於ける１つの欠点は
MOSFETトランジスターに固有の寄生容量に起
因するものである。このような寄生容量は、第１
図に於いてMOSFET１２のゲート９とドレイン
１０との間に現われるコンデンサー１５として点
線で示してある。従つて、コンデンサー１５と電
荷分割が行なわれる為に、コンデンサー１４にス
トアされ節点２２で得られる出力電圧が劣化され
る。故に、第１クロツク周期の後に、φが低レベ
ルになりスイツチ１２がオフされると、コンデン
サー１４上に得られる実際の電圧は略〔C1C2／
（C1＋C2）（C2＋C3）〕Vrefに等しくなる。ここ
で、C3は寄生容量１５の容量値である。このよ
うな電圧劣化は“ビツクオフ”と呼称される。こ
のようなビツクオフは、コンデンサ１４上にノイ
ズ成分を生成し、このノイズ成分は節点２２上に
現われる。ビツクオフの周波数はサンプリング周
波数〓と同じである。
MOSFETトランジスターに固有の寄生容量に起
因するものである。このような寄生容量は、第１
図に於いてMOSFET１２のゲート９とドレイン
１０との間に現われるコンデンサー１５として点
線で示してある。従つて、コンデンサー１５と電
荷分割が行なわれる為に、コンデンサー１４にス
トアされ節点２２で得られる出力電圧が劣化され
る。故に、第１クロツク周期の後に、φが低レベ
ルになりスイツチ１２がオフされると、コンデン
サー１４上に得られる実際の電圧は略〔C1C2／
（C1＋C2）（C2＋C3）〕Vrefに等しくなる。ここ
で、C3は寄生容量１５の容量値である。このよ
うな電圧劣化は“ビツクオフ”と呼称される。こ
のようなビツクオフは、コンデンサ１４上にノイ
ズ成分を生成し、このノイズ成分は節点２２上に
現われる。ビツクオフの周波数はサンプリング周
波数〓と同じである。
本発明は、以上の点に鑑みなされたものであつ
て、特になめらかな指数的変化を可能とした二重
電荷ポンプ包絡線発生器を提供することを目的と
する。本発明では、直列接続され異つたクロツク
周波数で操作されるとともに、スイツチ動作され
るコンデンサーを有する２つの電荷ポンプを利用
している。このような構成とすることにより、出
力電圧のステツプ（段階）周波数を増加させるこ
とが可能であり、その結果発生される指数的に変
化する電圧はよりなめらかな曲線となつている。
従つて、従来技術のものとくらべ出力電圧に対す
るフイルター条件はより緩和されている。又、本
発明回路ではサンプリング周波数がより高くなつ
ているので、出力電圧のステツプの大きさが減少
されており出力信号に対するノイズ効果も減少す
ることを可能としている。本発明回路のフイルタ
ーへの入力信号がA.C.信号である場合に、本発
明でのサンプリング周波数はより高くなつている
ので量子化雑音に起因する出力信号への影響は減
少されている。さらに、本発明は従来技術とくら
べより電力散逸の少ない回路を提供するものであ
る。又、本発明においては二つの論理状態におい
て、各クロツクがスイツチ動作するので寄生容量
に基づく出力電圧における変動は除去されてお
り、その結果ビツクオフも除去されている。
て、特になめらかな指数的変化を可能とした二重
電荷ポンプ包絡線発生器を提供することを目的と
する。本発明では、直列接続され異つたクロツク
周波数で操作されるとともに、スイツチ動作され
るコンデンサーを有する２つの電荷ポンプを利用
している。このような構成とすることにより、出
力電圧のステツプ（段階）周波数を増加させるこ
とが可能であり、その結果発生される指数的に変
化する電圧はよりなめらかな曲線となつている。
従つて、従来技術のものとくらべ出力電圧に対す
るフイルター条件はより緩和されている。又、本
発明回路ではサンプリング周波数がより高くなつ
ているので、出力電圧のステツプの大きさが減少
されており出力信号に対するノイズ効果も減少す
ることを可能としている。本発明回路のフイルタ
ーへの入力信号がA.C.信号である場合に、本発
明でのサンプリング周波数はより高くなつている
ので量子化雑音に起因する出力信号への影響は減
少されている。さらに、本発明は従来技術とくら
べより電力散逸の少ない回路を提供するものであ
る。又、本発明においては二つの論理状態におい
て、各クロツクがスイツチ動作するので寄生容量
に基づく出力電圧における変動は除去されてお
り、その結果ビツクオフも除去されている。
以下、添付の図面を参考に本発明の具体的実施
の態様につき説明する。第５図は、本発明に基づ
いて構成された二重電荷ポンプ包絡線発生器を示
す回路図である。図示の如く、節点２３に印加さ
れる基準電圧Vrefの電圧源として抵抗３１及び３
２で構成された分圧器が設けられている。勿論、
この基準電圧を与える方法は任意の方法を用いる
ことが可能である。MOSトランジスタースイツ
チ９及び１０とコンデンサー１３及び１４とで、
第１図に示した従来技術回路と同一の回路を構成
している。しかしながら、これらの回路と直列接
続して入力節点２３とMOSトランジスター９と
の間にスイツチ動作されるコンデンサーを有する
第２の電荷ポンプ回路が設けられており、該回路
はMOSトランジスタースイツチ７及び８と貯蔵
用コンデンサー１１及び１２とで構成されてい
る。周波数分割器６（従来用いられている任意の
タイプのものを使用可能）が設けられており、
MOSトランジスター７及び８を第１図の従来技
術回路のクロツク周波数φ及びと同じクロツク
周波数の位相の重ならない一対の非重畳型クロツ
ク信号であつて、MOSトランジスタスイツチ９
及び１０を動作させるためのクロツク周波数より
も小さなクロツク周波数の一対の非重畳型クロツ
ク信号で動作させることを可能としている。した
がつて、周波数分割器６が８進カウンターの場合
には、MOSトランジスタースイツチ７及び８は
周波数7＝8＝１／８9＝１／８10で動作される
。な お、7，8，9，10はそれぞれMOSスイツチ７，
８，９，１０のクロツク周波数である。勿論、周
波数分割器６の分割比は任意の値に設定可能であ
り、本発明を使用すべき特定の回路に対し最も適
した値に設定することが可能である。
の態様につき説明する。第５図は、本発明に基づ
いて構成された二重電荷ポンプ包絡線発生器を示
す回路図である。図示の如く、節点２３に印加さ
れる基準電圧Vrefの電圧源として抵抗３１及び３
２で構成された分圧器が設けられている。勿論、
この基準電圧を与える方法は任意の方法を用いる
ことが可能である。MOSトランジスタースイツ
チ９及び１０とコンデンサー１３及び１４とで、
第１図に示した従来技術回路と同一の回路を構成
している。しかしながら、これらの回路と直列接
続して入力節点２３とMOSトランジスター９と
の間にスイツチ動作されるコンデンサーを有する
第２の電荷ポンプ回路が設けられており、該回路
はMOSトランジスタースイツチ７及び８と貯蔵
用コンデンサー１１及び１２とで構成されてい
る。周波数分割器６（従来用いられている任意の
タイプのものを使用可能）が設けられており、
MOSトランジスター７及び８を第１図の従来技
術回路のクロツク周波数φ及びと同じクロツク
周波数の位相の重ならない一対の非重畳型クロツ
ク信号であつて、MOSトランジスタスイツチ９
及び１０を動作させるためのクロツク周波数より
も小さなクロツク周波数の一対の非重畳型クロツ
ク信号で動作させることを可能としている。した
がつて、周波数分割器６が８進カウンターの場合
には、MOSトランジスタースイツチ７及び８は
周波数7＝8＝１／８9＝１／８10で動作される
。な お、7，8，9，10はそれぞれMOSスイツチ７，
８，９，１０のクロツク周波数である。勿論、周
波数分割器６の分割比は任意の値に設定可能であ
り、本発明を使用すべき特定の回路に対し最も適
した値に設定することが可能である。
第５図の回路の動作につき説明すると、コンデ
ンサー１１，１２，１３，１４上の電圧は最初す
べてゼロである。第１の周期ないしサイクルにお
ける前半部において、は高レベルであり、φは
低レベルである。節点２０にクロツクから高レ
ベルが与えられ、周波数分割器６を介して
MOSFET７のゲイト９０に高レベルが与えられ
ると、MOSFETスイツチ７はONされコンデン
サー１１をVrefの電圧に充電させる。同時に、ク
ロツクから節点２０に高レベルが与えられ、
MOSFETスイツチ９がONされる。
ンサー１１，１２，１３，１４上の電圧は最初す
べてゼロである。第１の周期ないしサイクルにお
ける前半部において、は高レベルであり、φは
低レベルである。節点２０にクロツクから高レ
ベルが与えられ、周波数分割器６を介して
MOSFET７のゲイト９０に高レベルが与えられ
ると、MOSFETスイツチ７はONされコンデン
サー１１をVrefの電圧に充電させる。同時に、ク
ロツクから節点２０に高レベルが与えられ、
MOSFETスイツチ９がONされる。
しかしながら、この時点においてコンデンサー
１２にストアされた電圧はゼロであるので、
MOSFETスイツチ９を介しての電荷移動は起ら
ない。第１クロツク周期の後半部において、φが
高レベルとなりが低レベルとなる。したがつ
て、スイツチ７及び９がオフされる。節点２１に
はクロツクφによつて高レベルが与えられるの
で、MOSFETスイツチ８はONされ、第１図の
従来技術回路における如く、コンデンサー１１に
ストアされた電荷がコンデンサー１２と分割され
る。節点２１にクロツクφによつて高レベルが与
えられると、MOSFETスイツチ１０がONされ
る。しかしながら、この時点においてはコンデン
サー１３にストアされている電荷はゼロであるの
で、MOSFETスイツチ１０がONされることに
よつて電荷移動が起ることはない。
１２にストアされた電圧はゼロであるので、
MOSFETスイツチ９を介しての電荷移動は起ら
ない。第１クロツク周期の後半部において、φが
高レベルとなりが低レベルとなる。したがつ
て、スイツチ７及び９がオフされる。節点２１に
はクロツクφによつて高レベルが与えられるの
で、MOSFETスイツチ８はONされ、第１図の
従来技術回路における如く、コンデンサー１１に
ストアされた電荷がコンデンサー１２と分割され
る。節点２１にクロツクφによつて高レベルが与
えられると、MOSFETスイツチ１０がONされ
る。しかしながら、この時点においてはコンデン
サー１３にストアされている電荷はゼロであるの
で、MOSFETスイツチ１０がONされることに
よつて電荷移動が起ることはない。
第２クロツク周期の前半部において、φが高レ
ベルであり、φが低レベルである。従つて、スイ
ツチ８及び１０がオフされる。周波数分割器６が
８進カウンターであるので、クロツクによつて
節点２０に印加される高レベルがMOSFETスイ
ツチ７に印加されることはない。クロツクによ
つて節点２０に印加される高レベルはMOSFET
スイツチ９に印加され、該スイツチをONさせ
る。MOSFETスイツチ９がONされると、コン
デンサー１２にストアされた電荷はコンデンサー
１３と分割される。第２クロツク周期の後半部に
おいて、が低レベルとなりφが高レベルとな
る。この場合にも、周波数分割器６が８進カウン
ターであるから、クロツクφによつて節点２１に
印加される高レベルはMOSFETスイツチ８には
印加されない。クロツクφによつて節点２０に印
加される高レベルはMOSFETスイツチ１０に印
加され、該スイツチをONさせる。これによつ
て、コンデンサー１３に貯蔵された電荷が出力貯
蔵用コンデンサー１４と分割され、出力電圧にお
ける最初の増加分が出力端子２２に与えられる。
ベルであり、φが低レベルである。従つて、スイ
ツチ８及び１０がオフされる。周波数分割器６が
８進カウンターであるので、クロツクによつて
節点２０に印加される高レベルがMOSFETスイ
ツチ７に印加されることはない。クロツクによ
つて節点２０に印加される高レベルはMOSFET
スイツチ９に印加され、該スイツチをONさせ
る。MOSFETスイツチ９がONされると、コン
デンサー１２にストアされた電荷はコンデンサー
１３と分割される。第２クロツク周期の後半部に
おいて、が低レベルとなりφが高レベルとな
る。この場合にも、周波数分割器６が８進カウン
ターであるから、クロツクφによつて節点２１に
印加される高レベルはMOSFETスイツチ８には
印加されない。クロツクφによつて節点２０に印
加される高レベルはMOSFETスイツチ１０に印
加され、該スイツチをONさせる。これによつ
て、コンデンサー１３に貯蔵された電荷が出力貯
蔵用コンデンサー１４と分割され、出力電圧にお
ける最初の増加分が出力端子２２に与えられる。
３番目のクロツク周期から８番目のクロツク周
期の間は、MOSFETスイツチ９及び１０が交互
にオン・オフ動作され、各周期の前半部において
コンデンサー１２上にストアされた電荷がコンデ
ンサー１３と分割され、各周期の後半部において
コンデンサー１３と１４との間で電荷貯蔵が行わ
れる。
期の間は、MOSFETスイツチ９及び１０が交互
にオン・オフ動作され、各周期の前半部において
コンデンサー１２上にストアされた電荷がコンデ
ンサー１３と分割され、各周期の後半部において
コンデンサー１３と１４との間で電荷貯蔵が行わ
れる。
９番目の周期の前半部において、は高レベル
となりφは低レベルとなる。クロツクによつて
高レベルがMOSFETスイツチ７に印加されるの
で、コンデンサー１１は再び電圧Vrefに充電され
る。
となりφは低レベルとなる。クロツクによつて
高レベルがMOSFETスイツチ７に印加されるの
で、コンデンサー１１は再び電圧Vrefに充電され
る。
MOSFETスイツチ９にはクロツクによつて
高レベルが印加され、コンデンサー１２とコンデ
ンサー１３との間で電荷分割を行わせる。17番目
の周期の後半部において、は低レベルとなりφ
は高レベルとなる。クロツクφによつて高レベル
がMOSFETスイツチ８に印加されるので、コン
デンサー１１にストアされた電荷がコンデンサー
１２と分割される。同時に、クロツクφによつて
高レベルがMOSFETスイツチ１０に印加される
ので、コンデンサー１３と出力コンデンサー１４
との間で電荷分割が行われる。このような工程が
何千もの周期にわたつて継続され、その結果出力
貯蔵用コンデンサー１４に蓄えられる電圧は指数
的に上昇しその電圧は出力端子２２からとりだす
ことが可能である。
高レベルが印加され、コンデンサー１２とコンデ
ンサー１３との間で電荷分割を行わせる。17番目
の周期の後半部において、は低レベルとなりφ
は高レベルとなる。クロツクφによつて高レベル
がMOSFETスイツチ８に印加されるので、コン
デンサー１１にストアされた電荷がコンデンサー
１２と分割される。同時に、クロツクφによつて
高レベルがMOSFETスイツチ１０に印加される
ので、コンデンサー１３と出力コンデンサー１４
との間で電荷分割が行われる。このような工程が
何千もの周期にわたつて継続され、その結果出力
貯蔵用コンデンサー１４に蓄えられる電圧は指数
的に上昇しその電圧は出力端子２２からとりだす
ことが可能である。
第６図は、周波数分割器６が８進カウンターで
ある場合にコンデンサー１２に貯蔵される電圧の
時間的変化を図示したものである。ここで重要な
ことは、コンデンサー１２にストアされる電圧の
ステツプ上の各上昇分はクロツクパルスφ及び
の８つ目の周期ごとに発生するということであ
る。第７図は、出力端子２２で得られる出力電圧
の大きさの時間的変化を図示したものである。第
６図の各電圧上昇ステツプに対応して第７図にお
いては弧状の電圧ステツプとなつている点に注意
すべきであり、この弧状ステツプは８つのより小
さな増加ステツプで形成されているものである。
出力端子２２における出力電圧はコンデンサ１２
上の電圧の８倍の多くのステツプを有するもので
あつて、これらのより小さな電圧上昇ステツプは
MOSFETスイツチ９及び１０で構成される第５
図に示した二重電荷ポンプ包絡線発生器が
MOSFETトランジスタースイツチ７及び８で構
成される第１段の動作周波数の８倍の周波数で動
作することによつて得られるものである。従つ
て、出力端子２２を介して出力コンデンサー１４
から得られる出力電圧は、従来技術の出力電圧と
比べよりなめらかになつており、全体的に指数曲
線的な波形を維持している。これにより、本発明
では第１図の従来技術回路と比べフイルター条件
を緩和することを可能としている。又、コンデン
サー１４の電荷ポンプ周波数を基本的には８倍に
増加させているので、入力端子２３に印加される
入力信号としてA.C.信号を使用する場合にも、
量子化雑音の可能性を従来技術の回路と比べ著し
く減少させている。
ある場合にコンデンサー１２に貯蔵される電圧の
時間的変化を図示したものである。ここで重要な
ことは、コンデンサー１２にストアされる電圧の
ステツプ上の各上昇分はクロツクパルスφ及び
の８つ目の周期ごとに発生するということであ
る。第７図は、出力端子２２で得られる出力電圧
の大きさの時間的変化を図示したものである。第
６図の各電圧上昇ステツプに対応して第７図にお
いては弧状の電圧ステツプとなつている点に注意
すべきであり、この弧状ステツプは８つのより小
さな増加ステツプで形成されているものである。
出力端子２２における出力電圧はコンデンサ１２
上の電圧の８倍の多くのステツプを有するもので
あつて、これらのより小さな電圧上昇ステツプは
MOSFETスイツチ９及び１０で構成される第５
図に示した二重電荷ポンプ包絡線発生器が
MOSFETトランジスタースイツチ７及び８で構
成される第１段の動作周波数の８倍の周波数で動
作することによつて得られるものである。従つ
て、出力端子２２を介して出力コンデンサー１４
から得られる出力電圧は、従来技術の出力電圧と
比べよりなめらかになつており、全体的に指数曲
線的な波形を維持している。これにより、本発明
では第１図の従来技術回路と比べフイルター条件
を緩和することを可能としている。又、コンデン
サー１４の電荷ポンプ周波数を基本的には８倍に
増加させているので、入力端子２３に印加される
入力信号としてA.C.信号を使用する場合にも、
量子化雑音の可能性を従来技術の回路と比べ著し
く減少させている。
第８図は、本発明の二重電荷ポンプ回路の第２
実施例を示す回路図であつて、よりなめらかな出
力電圧を与える構成としたものである。第８図に
示した回路は、基本的には、MOSFETスイツチ
９及び１０で構成された第２段の並列的に動作さ
れ、スイツチ動作されるコンデンサーを有する第
２電荷ポンプを使用するものである。各周期の前
半部において、は高レベルでありφは低レベル
である。これによつてMOSFETスイツチ９が
ONされ、コンデンサー１２にストアされた電荷
がコンデンサー１３と分割される。クロツクが
高レベルであると、MOSFETスイツチ１１０も
ONされ、コンデンサー１１３にストアされた電
荷が出力コンデンサー１４と分割され、その結果
出力端子２２で得られる出力電圧が増加される。
各周期の後半部において、φは高レベルであり
は低レベルである。クロツクφによつて高レベル
が端子１２０に与えられると、MOSFETスイツ
チ１０９がONされ、その結果コンデンサー１２
にストアされた電荷がコンデンサー１１３と分割
される。同時に、クロツクφによつて高レベルが
端子２１に印加されるので、MOSFETスイツチ
１０がONされ、その結果コンデンサー１３にス
トアされた電荷が出力コンデンサー１４と分割さ
れ、これによつて出力端子２２に得られる出力電
圧が増加される。従つて、第８図に示した回路に
おいて、各クロツク周期に対しコンデンサー１４
にストアされる出力電圧には２つのステツプが発
生されている。これにより第５図の回路の出力ス
テツプ周波数と比べ２倍の出力ステツプ周波数と
なつており、その結果発生される出力電圧はより
なめらかとなつている。第８図のコンデンサー１
３と１１３とを第５図のコンデンサー１３の容量
値の半分の容量を有すべく構成した場合には、第
８図の出力端子で２２で発生される出力波形の形
状は第５図の出力端子２２で発生される出力波形
とほぼ同一のものとなる。従つて、第８図の回路
によつて得られる出力ステツプ周波数は第１図の
従来技術の回路で得られる出力ステツプ周波数と
比べ16倍の大きさになつている。このように、出
力周波数を増加させることによつて発生される出
力電圧をよりなめらかなものとしており、その結
果出力電圧のフイルター条件を極小化させてい
る。さらに、本実施例においては第１図の従来技
術回路と比べ出力ステツプが16倍の周波数で発生
されるので基準電圧VrefとしてA.C.信号が使用さ
れた場合に量子化雑音の効果が著しく減少されて
いる。又、スイツチ動作されるコンデンサー回路
の断続動作に基き本回路のクロツク周波数よりも
大きな周波数を有する不要の信号からなる量子化
雑音は通過帯域に属している。
実施例を示す回路図であつて、よりなめらかな出
力電圧を与える構成としたものである。第８図に
示した回路は、基本的には、MOSFETスイツチ
９及び１０で構成された第２段の並列的に動作さ
れ、スイツチ動作されるコンデンサーを有する第
２電荷ポンプを使用するものである。各周期の前
半部において、は高レベルでありφは低レベル
である。これによつてMOSFETスイツチ９が
ONされ、コンデンサー１２にストアされた電荷
がコンデンサー１３と分割される。クロツクが
高レベルであると、MOSFETスイツチ１１０も
ONされ、コンデンサー１１３にストアされた電
荷が出力コンデンサー１４と分割され、その結果
出力端子２２で得られる出力電圧が増加される。
各周期の後半部において、φは高レベルであり
は低レベルである。クロツクφによつて高レベル
が端子１２０に与えられると、MOSFETスイツ
チ１０９がONされ、その結果コンデンサー１２
にストアされた電荷がコンデンサー１１３と分割
される。同時に、クロツクφによつて高レベルが
端子２１に印加されるので、MOSFETスイツチ
１０がONされ、その結果コンデンサー１３にス
トアされた電荷が出力コンデンサー１４と分割さ
れ、これによつて出力端子２２に得られる出力電
圧が増加される。従つて、第８図に示した回路に
おいて、各クロツク周期に対しコンデンサー１４
にストアされる出力電圧には２つのステツプが発
生されている。これにより第５図の回路の出力ス
テツプ周波数と比べ２倍の出力ステツプ周波数と
なつており、その結果発生される出力電圧はより
なめらかとなつている。第８図のコンデンサー１
３と１１３とを第５図のコンデンサー１３の容量
値の半分の容量を有すべく構成した場合には、第
８図の出力端子で２２で発生される出力波形の形
状は第５図の出力端子２２で発生される出力波形
とほぼ同一のものとなる。従つて、第８図の回路
によつて得られる出力ステツプ周波数は第１図の
従来技術の回路で得られる出力ステツプ周波数と
比べ16倍の大きさになつている。このように、出
力周波数を増加させることによつて発生される出
力電圧をよりなめらかなものとしており、その結
果出力電圧のフイルター条件を極小化させてい
る。さらに、本実施例においては第１図の従来技
術回路と比べ出力ステツプが16倍の周波数で発生
されるので基準電圧VrefとしてA.C.信号が使用さ
れた場合に量子化雑音の効果が著しく減少されて
いる。又、スイツチ動作されるコンデンサー回路
の断続動作に基き本回路のクロツク周波数よりも
大きな周波数を有する不要の信号からなる量子化
雑音は通過帯域に属している。
半導体集積回路の設計製造に携わる当業者等は
スタンダードな設計及び製造技術を使用して本発
明を集積回路の形態に構成させることが可能であ
る。本発明を半導体集積回路の形態に構成するこ
とが好適であり、その場合には寸法をより小さく
することが可能であり、又電力消費をより低くす
ることが可能となつて低価格化を図ることが可能
となる。
スタンダードな設計及び製造技術を使用して本発
明を集積回路の形態に構成させることが可能であ
る。本発明を半導体集積回路の形態に構成するこ
とが好適であり、その場合には寸法をより小さく
することが可能であり、又電力消費をより低くす
ることが可能となつて低価格化を図ることが可能
となる。
尚、本発明の具体的実施の態様につき詳細に説
明したが、本発明はこれら実施例に限定されるべ
きものではなく、本発明の技術的範囲を逸脱する
ことなく種々の変形が可能であることはもちろん
である。
明したが、本発明はこれら実施例に限定されるべ
きものではなく、本発明の技術的範囲を逸脱する
ことなく種々の変形が可能であることはもちろん
である。
第１図は単チヤンネルでデジタル的にスイツチ
動作されるコンデンサーを有する従来のフイルタ
ーを示した回路図、第２図は第１図の回路を動作
させるのに必要なクロツクパルスを示した説明
図、第３図は第１図の貯蔵用コンデンサー１４に
おける電圧の時間的変化を示したグラフ図、第４
図は第１図のスイツチ動作されるコンデンサーを
有するフイルター回路と等価なRC回路の回路図、
第５図は本発明の二重電荷ポンプ回路の一実施例
を示した回路図、第６図は第５図の回路の貯蔵用
コンデンサー１２上にストアされる電圧の時間的
変化を示したグラフ図、第７図は第５図の回路の
貯蔵用コンデンサー１４にストアされる電圧の時
間的変化を示したグラフ図、第８図は本発明の二
重電荷ポンプ回路の第２の実施例を示した回路
図、である。 （符号の説明）、６：８進カウンター、７，８，
９，１０：MOSFETスイツチ、１１，１２，１
３，１４：貯蔵用コンデンサー、２２：出力端
子、２３：入力端子。
動作されるコンデンサーを有する従来のフイルタ
ーを示した回路図、第２図は第１図の回路を動作
させるのに必要なクロツクパルスを示した説明
図、第３図は第１図の貯蔵用コンデンサー１４に
おける電圧の時間的変化を示したグラフ図、第４
図は第１図のスイツチ動作されるコンデンサーを
有するフイルター回路と等価なRC回路の回路図、
第５図は本発明の二重電荷ポンプ回路の一実施例
を示した回路図、第６図は第５図の回路の貯蔵用
コンデンサー１２上にストアされる電圧の時間的
変化を示したグラフ図、第７図は第５図の回路の
貯蔵用コンデンサー１４にストアされる電圧の時
間的変化を示したグラフ図、第８図は本発明の二
重電荷ポンプ回路の第２の実施例を示した回路
図、である。 （符号の説明）、６：８進カウンター、７，８，
９，１０：MOSFETスイツチ、１１，１２，１
３，１４：貯蔵用コンデンサー、２２：出力端
子、２３：入力端子。
Claims (1)
- 【特許請求の範囲】 １ 夫々が、直列に接続した一対のスイツチ手段
の間の接続点と基準電位との間に接続したコンデ
ンサを有すると共にその出力側のスイツチ手段の
出力リードと基準電位との間に接続したコンデン
サを有する各電荷ポンプ回路を一対直列に接続し
て設け、入力側の電荷ポンプ回路のスイツチ手段
を出力側の電荷ポンプ回路のスイツチ手段を動作
させるクロツク周波数よりも低いクロツク周波数
の一対の非重畳型クロツク信号で動作させること
を特徴とする二重電荷ポンプ包絡線発生器。 ２ 特許請求の範囲第１項において、前記入力側
又は出力側の一方の電荷ポンプ回路のスイツチ手
段へ前記一対の非重畳型クロツクパルスを供給
し、他方の電荷ポンプ回路のスイツチ手段へは周
波数分割器を介して供給させることを特徴とする
二重電荷ポンプ包絡線発生器。 ３ 特許請求の範囲第２項において、前記周波数
分割器がカウンタであることを特徴とする二重電
荷ポンプ包絡線発生器。 ４ 特許請求の範囲第１項乃至第３項の内のいず
れか１項において、前記各スイツチ手段がMOS
電界効果型トランジスタで構成されていることを
特徴とする二重電荷ポンプ包絡線発生器。 ５ 夫々が、直列に接続した一対のスイツチ手段
の間の接続点と基準電位との間に接続したコンデ
ンサを有すると共にその出力側のスイツチ手段の
出力リードと基準電位との間に接続したコンデン
サを有する各電荷ポンプ回路を一対直列に接続し
て設け、更に出力側の電荷ポンプ回路はその一対
のスイツチ手段に並列接続された別の直列接続さ
れた一対のスイツチ手段を有すると共に該別の一
対のスイツチ手段の間の接続点と基準電位との間
に接続したコンデンサを有しており、入力側の電
荷ポンプ回路のスイツチ手段を出力側の電荷ポン
プ回路のスイツチ手段を動作させるクロツク周波
数よりも低いクロツク周波数の一対の非重畳型ク
ロツク信号で動作させることを特徴とする二重電
荷ポンプ包絡線発生器。 ６ 特許請求の範囲第５項において、前記入力側
又は出力側の一方の電荷ポンプ回路のスイツチ手
段へは前記一対の非重畳型クロツクパルスを供給
し、他方の電荷ポンプ回路のスイツチ手段へは周
波数分割器を介して供給させることを特徴とする
二重電荷ポンプ包絡線発生器。 ７ 特許請求の範囲第６項において、前記周波数
分割器がカウンタであることを特徴とする二重電
荷ポンプ包絡線発生器。 ８ 特許請求の範囲第５項乃至第７項の内のいず
れか１項において、前記各スイツチ手段がMOS
電界効果型トランジスタで構成されていることを
特徴とする二重電荷ポンプ包絡線発生器。 ９ 特許請求の範囲第５項乃至第７項の内のいず
れか１項において、出力側の電荷ポンプ回路内に
おける二対のスイツチ手段は互いに逆位相で動作
されることを特徴とする二重電荷ポンプ包絡線発
生器。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/200,284 US4468798A (en) | 1980-10-24 | 1980-10-24 | Dual charge pump envelope generator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57103423A JPS57103423A (en) | 1982-06-28 |
| JPS647524B2 true JPS647524B2 (ja) | 1989-02-09 |
Family
ID=22741061
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56164372A Granted JPS57103423A (en) | 1980-10-24 | 1981-10-16 | Double charge pump envelope generator |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4468798A (ja) |
| JP (1) | JPS57103423A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02277622A (ja) * | 1989-04-19 | 1990-11-14 | Sekisui Chem Co Ltd | 自動車用内装材 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970003232B1 (ko) * | 1987-05-22 | 1997-03-15 | 가부시기가이샤 히다찌세이사꾸쇼 | 내부전압 발생회로를 구비하는 반도체장치 |
| FR2690748A1 (fr) * | 1992-04-30 | 1993-11-05 | Sgs Thomson Microelectronics | Circuit de détection de seuil de tension à très faible consommation. |
| DE19630416C1 (de) | 1996-07-26 | 1997-10-23 | Sgs Thomson Microelectronics | SC-Filter mit intrinsischer Anti-Aliasing-Funktion sowie damit ausgerüsteter Audiosignalprocessor |
| US5828095A (en) * | 1996-08-08 | 1998-10-27 | Micron Technology, Inc. | Charge pump |
| DE19750922C1 (de) * | 1997-11-17 | 1998-12-17 | Sgs Thomson Microelectronics | Integrierte Schaltung mit geschaltetem Kondensator |
| JP4861566B2 (ja) * | 2001-05-08 | 2012-01-25 | 富士通セミコンダクター株式会社 | スイッチド・キャパシタ・フィルタ回路 |
| GB2384123A (en) * | 2002-01-11 | 2003-07-16 | Zarlink Semiconductor Inc | Resampling filter for analog PLL |
| CN101562442B (zh) * | 2009-03-30 | 2012-09-19 | Bcd半导体制造有限公司 | 抖频电路及低频三角波发生器 |
| JP5919827B2 (ja) * | 2012-01-11 | 2016-05-18 | 株式会社リコー | 電源装置、電源制御方法及び電源制御プログラム |
| US9590650B1 (en) * | 2016-03-08 | 2017-03-07 | International Business Machines Corporation | Charge sharing circuit |
| TWI602386B (zh) * | 2016-12-14 | 2017-10-11 | 矽統科技股份有限公司 | 電荷泵浦電路 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL155155B (nl) * | 1968-04-23 | 1977-11-15 | Philips Nv | Inrichting voor het omzetten van een fysisch patroon in een elektrisch signaal als functie van de tijd, daarmede uitgevoerde televisiecamera, alsmede halfgeleiderinrichting voor toepassing daarin. |
| DE2324914A1 (de) * | 1973-05-17 | 1974-12-05 | Itt Ind Gmbh Deutsche | Integrierte igfet-eimerkettenschaltung |
| US4180807A (en) * | 1977-11-17 | 1979-12-25 | General Electric Company | Charge transfer circuit with voltage threshold compensating means |
-
1980
- 1980-10-24 US US06/200,284 patent/US4468798A/en not_active Expired - Lifetime
-
1981
- 1981-10-16 JP JP56164372A patent/JPS57103423A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02277622A (ja) * | 1989-04-19 | 1990-11-14 | Sekisui Chem Co Ltd | 自動車用内装材 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57103423A (en) | 1982-06-28 |
| US4468798A (en) | 1984-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4344050A (en) | Dual channel digitally switched capacitor filter | |
| CA1060543A (en) | Boosting circuit | |
| US4068295A (en) | Voltage multiplier for an electronic time apparatus | |
| US4331894A (en) | Switched-capacitor interolation filter | |
| KR950014095B1 (ko) | 샘플화된 아날로그 전류 축전용 회로장치 | |
| JPS647524B2 (ja) | ||
| US5066870A (en) | Charge pump having pull-up circuit operating with two clock pulse sequences | |
| JPH0435793B2 (ja) | ||
| US4539495A (en) | Voltage comparator | |
| US4302804A (en) | DC Voltage multiplier using phase-sequenced CMOS switches | |
| US4425550A (en) | Charge pump amplifier | |
| US4743872A (en) | Switched capacitor circuit | |
| US3683201A (en) | Logic interconnections | |
| US3983411A (en) | Frequency divider | |
| US4635037A (en) | Analog to digital converter | |
| US4488129A (en) | Device for current-reading of a quantity of electric charges and a charge-transfer filter equipped with said device | |
| JPH0691462B2 (ja) | アナログカウンタ回路 | |
| CA1118100A (en) | M-bit analog to digital ccd silicon integrated circuit | |
| US4083045A (en) | Mos analog to digital converter | |
| US4513265A (en) | 3-Phase switched capacitor circuit having an inductive characteristic | |
| US3539838A (en) | Switching apparatus having a 4 rc time constant | |
| US4446532A (en) | Surface charge signal processing apparatus | |
| Sealer et al. | A dual differential charge-coupled analog delay device | |
| JPH0450631B2 (ja) | ||
| JPS5942352B2 (ja) | 比較回路 |