JPS647528B2 - - Google Patents
Info
- Publication number
- JPS647528B2 JPS647528B2 JP57034051A JP3405182A JPS647528B2 JP S647528 B2 JPS647528 B2 JP S647528B2 JP 57034051 A JP57034051 A JP 57034051A JP 3405182 A JP3405182 A JP 3405182A JP S647528 B2 JPS647528 B2 JP S647528B2
- Authority
- JP
- Japan
- Prior art keywords
- section
- polling frame
- transmission
- control device
- communication control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005540 biological transmission Effects 0.000 claims description 37
- 238000000034 method Methods 0.000 claims description 3
- 230000001934 delay Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 6
- 230000003111 delayed effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/50—Circuit switching systems, i.e. systems in which the path is physically permanent during the communication
- H04L12/52—Circuit switching systems, i.e. systems in which the path is physically permanent during the communication using time division techniques
- H04L12/525—Circuit switching systems, i.e. systems in which the path is physically permanent during the communication using time division techniques involving a stored program control
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Communication Control (AREA)
- Small-Scale Networks (AREA)
Description
【発明の詳細な説明】
（技術分野）
本発明はループ状の伝送路を用いた伝送システ
ムにおいて、１次局からループ状の伝送路に送信
されたグループポーリングに応答して送信された
２次局からの電文を、１次局が受信する通信制御
装置に関する。
ムにおいて、１次局からループ状の伝送路に送信
されたグループポーリングに応答して送信された
２次局からの電文を、１次局が受信する通信制御
装置に関する。
（背景技術）
従来から実施されているループ状の伝送路を用
いた伝送システムを第１図に示す。第１図におい
て、この伝送システムは１次局Ｐと複数の２次局
ａ，ｂ，ｃ，ｄとが順次接続され、ここではいわ
ゆるハイレベル・データ・リンク・コントロール
回線（HDLC回線という）を構成しているものと
する。第２図イ，ロは、それぞれこのHDLC回線
上に送信される電文フレームIo（ｎは２次局のア
ドレスａ，ｂ，ｃ，ｄのいずれか１つを示す）、
ポーリングフレームUPの一例を示す。第２図に
おいて、Ｆは同期パターン、Ａはアドレスパー
ト、Ｃはコントロールパート、Ｉは電文パート、
FCSはフレームチエツクシーケンス、Ｂはグロー
バルアドレス、UPはポーリングコマンドである。
第３図は第１図に示す伝送システムにおいて、１
次局Ｐが２次局ａ，ｃ，ｄ宛の電文フレームIa，
Ic，Idに続けてグループポーリングUP1を一括し
てHDLC回線に送信し、一方送信要求のある２次
局ａ，ｃがこのポーリングUP1に続けて電文Ia1，
Ic1を送信し、１次局Ｐが受信を行なう様子を示
したタイムチヤートである。第３図に示すよう
に、１次局Ｐは自局が送信した電文フレームIa，
Ib，IcやポーリングフレームUP1及び２次局ａ，
ｃから送信された電文フレームIa1，Ic1を順次受
信する。１次局Ｐは、何らかの手段により自局が
送信した電文Ia，Ib，Icと２次局から送信された
電文Ia1，Ic1とを区別しなければならない。従来
このための種々の方法が考えられてきた。
いた伝送システムを第１図に示す。第１図におい
て、この伝送システムは１次局Ｐと複数の２次局
ａ，ｂ，ｃ，ｄとが順次接続され、ここではいわ
ゆるハイレベル・データ・リンク・コントロール
回線（HDLC回線という）を構成しているものと
する。第２図イ，ロは、それぞれこのHDLC回線
上に送信される電文フレームIo（ｎは２次局のア
ドレスａ，ｂ，ｃ，ｄのいずれか１つを示す）、
ポーリングフレームUPの一例を示す。第２図に
おいて、Ｆは同期パターン、Ａはアドレスパー
ト、Ｃはコントロールパート、Ｉは電文パート、
FCSはフレームチエツクシーケンス、Ｂはグロー
バルアドレス、UPはポーリングコマンドである。
第３図は第１図に示す伝送システムにおいて、１
次局Ｐが２次局ａ，ｃ，ｄ宛の電文フレームIa，
Ic，Idに続けてグループポーリングUP1を一括し
てHDLC回線に送信し、一方送信要求のある２次
局ａ，ｃがこのポーリングUP1に続けて電文Ia1，
Ic1を送信し、１次局Ｐが受信を行なう様子を示
したタイムチヤートである。第３図に示すよう
に、１次局Ｐは自局が送信した電文フレームIa，
Ib，IcやポーリングフレームUP1及び２次局ａ，
ｃから送信された電文フレームIa1，Ic1を順次受
信する。１次局Ｐは、何らかの手段により自局が
送信した電文Ia，Ib，Icと２次局から送信された
電文Ia1，Ic1とを区別しなければならない。従来
このための種々の方法が考えられてきた。
第４図は、中央処理装置CPUに接続された処
理部CTLとループ伝送路LOOPに接続された回
線接続部LCTとを備えた通信制御装置CCEを示
す。第４図において、回線接続部LCTは、伝送
路LOOPとの間で信号を授受する送信部１及び受
信部２と、受信判定部３とから構成される。受信
部２は、送信部１から送信された電文、ポーリン
グフレーム及び２次局から送信された電文を受信
する。受信判定部３は、受信した電文が自局から
送信された電文か否かを判断し、自局から送信さ
れた電文、ポーリングフレームは処理部CTLに
送らず、２次局から送信された電文のみを処理部
CTLに送る。しかしながら、一般に１次局の通
信制御装置CCEは、受信部２に対応して受信判
定部３もその数だけ設けることになり、回線数の
増加に伴ない装置に占めるスペースの増大、組
立、調整工数の増大、ひいては価格の上昇が避け
られない。
理部CTLとループ伝送路LOOPに接続された回
線接続部LCTとを備えた通信制御装置CCEを示
す。第４図において、回線接続部LCTは、伝送
路LOOPとの間で信号を授受する送信部１及び受
信部２と、受信判定部３とから構成される。受信
部２は、送信部１から送信された電文、ポーリン
グフレーム及び２次局から送信された電文を受信
する。受信判定部３は、受信した電文が自局から
送信された電文か否かを判断し、自局から送信さ
れた電文、ポーリングフレームは処理部CTLに
送らず、２次局から送信された電文のみを処理部
CTLに送る。しかしながら、一般に１次局の通
信制御装置CCEは、受信部２に対応して受信判
定部３もその数だけ設けることになり、回線数の
増加に伴ない装置に占めるスペースの増大、組
立、調整工数の増大、ひいては価格の上昇が避け
られない。
第５図は他の通信制御装置CCEを示し、送信
部１から送信された電文フレーム、ポーリングフ
レーム及び２次局から送信された電文フレームを
全部受信部２で受信して処理部CTLに送り、処
理部CTLのソフトウエアに従つて自局から送信
された電文か否かを判断し、２次局からの電文の
みを有効として処理する。しかしながら、伝送路
LOOPはループ状となつているので、１次局Ｐは
自局の送信中にも自局の送信した２次局宛の電文
を受信することになり、従つて通信制御装置
CCEは送信と受信を同時に制御しなければなら
ず、通信制御装置CCEにとつてみれば全二重通
信となつて不要な負荷がかかり、トータルスルー
プツトの低下を招く。
部１から送信された電文フレーム、ポーリングフ
レーム及び２次局から送信された電文フレームを
全部受信部２で受信して処理部CTLに送り、処
理部CTLのソフトウエアに従つて自局から送信
された電文か否かを判断し、２次局からの電文の
みを有効として処理する。しかしながら、伝送路
LOOPはループ状となつているので、１次局Ｐは
自局の送信中にも自局の送信した２次局宛の電文
を受信することになり、従つて通信制御装置
CCEは送信と受信を同時に制御しなければなら
ず、通信制御装置CCEにとつてみれば全二重通
信となつて不要な負荷がかかり、トータルスルー
プツトの低下を招く。
（発明の目的）
本発明の目的はこれらの欠点を除去するため、
回線接続部の送信部と伝送路ループとの間に遅延
回路部を従属接続し、該遅延回路部は送信部から
送信された電文フレーム、ポーリングフレームを
ある時間だけ遅延させて前記伝送路LOOPに送信
し、かつ前記回線接続部の受信部は前記送信部が
前記ポーリングフレームを送信完了後に受信を開
始して、前記ポーリングフレーム以後に受信した
電文は２次局からのものとして処理することによ
り、半二重通信を達成することにある。
回線接続部の送信部と伝送路ループとの間に遅延
回路部を従属接続し、該遅延回路部は送信部から
送信された電文フレーム、ポーリングフレームを
ある時間だけ遅延させて前記伝送路LOOPに送信
し、かつ前記回線接続部の受信部は前記送信部が
前記ポーリングフレームを送信完了後に受信を開
始して、前記ポーリングフレーム以後に受信した
電文は２次局からのものとして処理することによ
り、半二重通信を達成することにある。
（発明の構成及び作用）
第６図は本発明の一実施例を示すブロツク図で
ある。遅延回路部４は、回線接続部LCTの送信
部１に従属接続され、その先に伝送路LOOPが接
続されている。第７図に遅延回路部４の詳細を示
す。５は送信回路で、第６図に示す送信部１の一
部分であり、例えば市販のLSI等で構成される。
６はシフトレジスタ書込み回路、７はシフトレジ
スタ、８はシフトレジスタ読出し回路である。
ある。遅延回路部４は、回線接続部LCTの送信
部１に従属接続され、その先に伝送路LOOPが接
続されている。第７図に遅延回路部４の詳細を示
す。５は送信回路で、第６図に示す送信部１の一
部分であり、例えば市販のLSI等で構成される。
６はシフトレジスタ書込み回路、７はシフトレジ
スタ、８はシフトレジスタ読出し回路である。
次に動作を説明する。
第３図において、１次局Ｐはポーリングフレー
ムUP1を送信完了後直ちに受信を開始したとすれ
ば、自局の送信したポーリングフレームUP1の一
部を受信することができず、受信不能区間T0が
生ずる。そこで第６図に示すように遅延回路部４
を設け、送信部１からの信号をある時間だけ遅延
させて伝送路LOOPに送信し、一方ポーリングフ
レームUP1を送信部１が遅延回路部４に送信完了
後、直ちに受信部２が受信を開始するようにし、
ポーリングフレームUP1を失うことなく受信でき
るようにする。
ムUP1を送信完了後直ちに受信を開始したとすれ
ば、自局の送信したポーリングフレームUP1の一
部を受信することができず、受信不能区間T0が
生ずる。そこで第６図に示すように遅延回路部４
を設け、送信部１からの信号をある時間だけ遅延
させて伝送路LOOPに送信し、一方ポーリングフ
レームUP1を送信部１が遅延回路部４に送信完了
後、直ちに受信部２が受信を開始するようにし、
ポーリングフレームUP1を失うことなく受信でき
るようにする。
ここで本発明に基づく一実施例として、遅延回
路部４がポーリングフレームUP1が送信される時
間に相当する長さの遅延時間を与える場合につい
て説明する。第６図において、送信部１から電文
フレームIa，Ic，Id及びポーリングフレームUP1
が遅延回路部４に送られて来た場合、遅延回路部
４は、ポーリングフレームUP1が送信される時間
に相当する長さの遅延時間を与えるように設計さ
れているので、遅延回路部４から伝送路LOOPに
送信される電文フレームIa等はその分だけ遅延し
て出力される。すなわち第８図において、１次局
は受信を開始した時点tRにおいて、ポーリングフ
レームUP1が未だ遅延回路部４にあることになり
（Ｂ点）、自局の送信したポーリングフレームUP1
を完全に受信することができる（Ｃ点）。従つて、
ポーリングフレームUP1以後の電文は、送信要求
のある２次局からの電文フレームIa1、Ic1である
として処理部CTLに渡される。一方、送信はtRの
時点で完了しているので、処理部CTLには負荷
がかからない。かくして半二重通信が達成され
る。
路部４がポーリングフレームUP1が送信される時
間に相当する長さの遅延時間を与える場合につい
て説明する。第６図において、送信部１から電文
フレームIa，Ic，Id及びポーリングフレームUP1
が遅延回路部４に送られて来た場合、遅延回路部
４は、ポーリングフレームUP1が送信される時間
に相当する長さの遅延時間を与えるように設計さ
れているので、遅延回路部４から伝送路LOOPに
送信される電文フレームIa等はその分だけ遅延し
て出力される。すなわち第８図において、１次局
は受信を開始した時点tRにおいて、ポーリングフ
レームUP1が未だ遅延回路部４にあることになり
（Ｂ点）、自局の送信したポーリングフレームUP1
を完全に受信することができる（Ｃ点）。従つて、
ポーリングフレームUP1以後の電文は、送信要求
のある２次局からの電文フレームIa1、Ic1である
として処理部CTLに渡される。一方、送信はtRの
時点で完了しているので、処理部CTLには負荷
がかからない。かくして半二重通信が達成され
る。
送信部１からの情報を遅延させるための作用
は、第７図に示すシフトレジスタ７が行なう。通
常ポーリングフレームUP1は48ビツトで構成され
ているので、上記実施例の場合では、シフトレジ
スタ７により48ビツト分シフトすればよい。すな
わち、ポーリングフレームUP1の48ビツトが送信
される時間に相当する長さの遅延時間を得ること
ができる。
は、第７図に示すシフトレジスタ７が行なう。通
常ポーリングフレームUP1は48ビツトで構成され
ているので、上記実施例の場合では、シフトレジ
スタ７により48ビツト分シフトすればよい。すな
わち、ポーリングフレームUP1の48ビツトが送信
される時間に相当する長さの遅延時間を得ること
ができる。
（発明の効果）
以上説明したように本発明では、送信部に遅延
回路部を従属接続することにより、伝送効率を落
さずに１次局の負荷を軽減すべく半二重通信を達
成し、通信制御装置のトータルスループツトを有
効に利用できる。
回路部を従属接続することにより、伝送効率を落
さずに１次局の負荷を軽減すべく半二重通信を達
成し、通信制御装置のトータルスループツトを有
効に利用できる。
第１図はループ状の伝送路により１次局と２次
局が接続された状態を示す模式図、第２図は
HDLC回線における電文フレーム、ポーリングフ
レームの例を示すパターン図、第３図は送信、受
信を示すタイムチヤート、第４図、第５図は従来
の通信制御装置を示すブロツク図、第６図は本発
明の一実施例を示す通信制御装置のブロツク図、
第７図は遅延回路部４の詳細なブロツク図、第８
図は本発明の一実施例による送信、受信を示すタ
イムチヤートである。 Ｐ……１次局、ａ，ｂ，ｃ，ｄ……２次局、Ａ
……ループ状の伝送路、LCT……回線接続部、
CCE……通信制御装置、CTL……処理部、１…
…送信部、２……受信部、３……受信判定部、４
……遅延回路部、５……送信回路、６……シフト
レジスタ書込み回路、７……シフトレジスタ、８
……シフトレジスタ読出し回路。
局が接続された状態を示す模式図、第２図は
HDLC回線における電文フレーム、ポーリングフ
レームの例を示すパターン図、第３図は送信、受
信を示すタイムチヤート、第４図、第５図は従来
の通信制御装置を示すブロツク図、第６図は本発
明の一実施例を示す通信制御装置のブロツク図、
第７図は遅延回路部４の詳細なブロツク図、第８
図は本発明の一実施例による送信、受信を示すタ
イムチヤートである。 Ｐ……１次局、ａ，ｂ，ｃ，ｄ……２次局、Ａ
……ループ状の伝送路、LCT……回線接続部、
CCE……通信制御装置、CTL……処理部、１…
…送信部、２……受信部、３……受信判定部、４
……遅延回路部、５……送信回路、６……シフト
レジスタ書込み回路、７……シフトレジスタ、８
……シフトレジスタ読出し回路。
Claims (1)
- 【特許請求の範囲】 １ １次局と複数の２次局とをループ状の伝送路
で接続し、１次局から２次局にグループポーリン
グを行ない、送信要求のある２次局はこのポーリ
ングに続けて電文を送信するようにした１次局の
通信制御装置において、通信制御装置が伝送路に
結合する送信部と受信部を具備する回線接続部を
有し、回線接続部の送信部と伝送路との間に遅延
回路部を従属接続し、該遅延回路部は送信部から
送信された電文フレーム、ポーリングフレーム
を、少なくとも、ポーリングフレームの長さで定
まる時間だけ遅延させて前記伝送路に送信し、か
つ前記回線接続部の受信部は、前記送信部が前記
ポーリングフレームを送信完了後受信を開始し
て、前記ポーリングフレーム以後に受信した電文
は２次局からのものとして処理することを特徴と
する通信制御装置。 ２ 遅延回路部はポーリングフレームが送信され
る時間に相当する長さの遅延時間を有することを
特徴とする特許請求の範囲第１項に記載の通信制
御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57034051A JPS58151744A (ja) | 1982-03-05 | 1982-03-05 | 通信制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57034051A JPS58151744A (ja) | 1982-03-05 | 1982-03-05 | 通信制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58151744A JPS58151744A (ja) | 1983-09-09 |
| JPS647528B2 true JPS647528B2 (ja) | 1989-02-09 |
Family
ID=12403492
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57034051A Granted JPS58151744A (ja) | 1982-03-05 | 1982-03-05 | 通信制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58151744A (ja) |
-
1982
- 1982-03-05 JP JP57034051A patent/JPS58151744A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58151744A (ja) | 1983-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62107542A (ja) | 無線通信方式 | |
| US6219353B1 (en) | Message hub | |
| JPS647528B2 (ja) | ||
| JP2767990B2 (ja) | マイクロプロセッサの制御方法 | |
| JPS5826707B2 (ja) | 多重伝送方式 | |
| JP3267348B2 (ja) | データ通信システムの一斉ダウンロード方法 | |
| JP3130604B2 (ja) | 通信回線制御方式 | |
| JPH05336194A (ja) | データ伝送方式 | |
| JPS6055755A (ja) | ル−プ伝送装置 | |
| JP2541492B2 (ja) | マイクロプロセッサ遠隔リセット方式 | |
| JP2001016233A (ja) | データ通信方法 | |
| JPS6155139B2 (ja) | ||
| JPH0666803B2 (ja) | デ−タ伝送システムにおける情報の伝送方法 | |
| JPS6180926A (ja) | ル−プ式デ−タ伝送制御装置 | |
| JP2949118B1 (ja) | バス通信型エンコーダ装置のエンコーダデータ出力方法 | |
| JP2672630B2 (ja) | ネットワークシステムの時刻合わせ方法 | |
| JPH0145785B2 (ja) | ||
| JP2758762B2 (ja) | オートフォールバック装置及び方法 | |
| JPS6059837A (ja) | 送達確認方式 | |
| JP3146862B2 (ja) | 単方向ループ型伝送回路 | |
| JPH05216819A (ja) | パケットバスの転送制御方式 | |
| JPS62299139A (ja) | 同報通信方式 | |
| JPH08195707A (ja) | 同報通信方式 | |
| JPS63227148A (ja) | 同報通信方式 | |
| JPS58111540A (ja) | ル−プ通信方式 |