JPS647539B2 - - Google Patents

Description

【発明の詳細な説明】 本発明はフアクシミリにおける画信号符号化回
路に関する。

文書フアクシミリの高速化に対する要求は強
く、この要求を満すために信号の符号化方式は１
次元符号化方式から２次元符号化方式へと発展し
ている。２次元符号化方式（例えばREAD方式）
は１次元符号化方式と比べてより高い冗長度抑圧
比が得られ、システムコストをほとんど増大する
ことなく、しかも符号誤りによつて大きな画質劣
化を生ずることもなく、文書伝送の高速化を図る
ことができる。

ところで、２次元符号化においては第１図に示
すように、符号化済みのラインを参照ラインと呼
び、符号化を行おうとするラインを符号化ライン
と呼ぶ。また走査信号列の２値信号値の一方から
他方へ変化した画素を変化画素と呼ぶ。今、第１
図に示すC₀を符号化の出発点となる符号化ライ
ン上の起点画素とすると、符号化ライン上のC₁，
C₂、参照ライン上のR₁，R₂は共に変化画素であ
る。これらの変化画素は次のように定義される。

C₁：符号化ライン上の起点画素C₀の次の変化画
素 C₂：符号化ライン上の変化画素C₁の次の変化画
素 R₁：起点画素C₀の直上の参照ライン上の画素よ
り後に生起するC₀と反対色の第１番目の変化
画素 R₂：参照ライン上の変化画素R₁の次の変化画素 そして、この２次元符号化において、ランレン
グスモードおよび相関モードを定め、これらにつ
いて独自の符号化処理を行う。第２図は各モード
を説明するためのもので、「ランレングスモード」
とは符号化ライン上の２個の変化画素C₁，C₂の
距離すなわちC₀C₁，C₁C₂を特定の１次元符号で
符号化することをいう。また「相関モード」とは
参照ライン上の変化画素R₁と符号化ライン上の
変化画素C₁との相対距離C₁，R₁を符号化するこ
とをいう。なお２次元符号化に際しては他のモー
ドも定められているが本発明の説明上特に必要と
しないので説明を省略する。

さて、符号化にあたつては符号化ライン上の直
前の変化画素または符号化ラインの直上の参照ラ
イン上の変化画素の情報を用いる。そして符号化
ラインを１ラインずつ符号化する。符号化を終了
した符号化ラインは次の符号化ラインのための参
照ラインとなる。符号化ラインの符号化にあたつ
ては起点画素C₀を出発点とする。そして符号化
ラインおよびその直前の参照ライン上の画素を同
時に照合し、両走査線上の変化画素を順次検出す
る。そして前記した各モードのいずれかが識別さ
れる毎に所定の符号を発生させる。

このようにして所定の符号が各モードについて
発生されると、起点画素を定義しなおし、同様に
符号化を進めて１ラインの符号化を終了させる。

ところで第３図ａ〜ｃに示すように、参照ライ
ン上に変化画素Ｒ１を検出する以前の段階で起点
画素C₀の次に符号化ライン上で変化画素C₁を検
出するような場合、次のように選択的に符号化が
行われる。まずC₀，C₁の距離を基にして符号化
を行い、その時の符号化ビツト長α（以下、単に
ビツト長αという。）を求める。次にC₁，R₁の距
離を基にして同様に符号化を行い、その時のビツ
ト長β（以下、単にビツト長βという。）を求め
る。そして双方のビツト長α、βを比較し短い方
の符号化を採用する。

ところがこのような処理方法を採る従来の符号
化回路では、第３図ｂに示すようにC₁，R₁のビ
ツト長βがC₀，C₁のビツト長αよりも大きくな
る場合であつてもC₁，R₁のビツト長βを求める
手順を完了し、この後双方のビツト長を比較して
採用すべき符号化を決めていた。また同図ｃに示
すようにC₀，C₁のビツト長αの符号化によつて
とり得る最大ビツト長がわかつていて、R₁検出
後C₁検出中に前記最大ビツト長より長くなるこ
とが判明しても、C₁，R₁のビツト長βを求め、
双方のビツト長を比較して採用すべき符号化を求
めていた。すなわちこのような画一的処理を行つ
ていたために、符号化処理時間あるいは変化点検
出時間を充分短縮させることができず、フアクシ
ミリの高速化に充分対処することができなかつ
た。

本発明は上記した事情に鑑みてなされたもの
で、２次元符号化方式において更に画信号処理速
度を向上させることのできる画信号符号化回路を
提供することを目的とする。

本発明の画信号符号化回路は各走査線の変化点
を検出する変化点検出器と、変化点間の距離を計
数する計数器、ならびに計数器の計数値によりそ
の後の符号化処理を簡略にする機能を有する符号
化処理回路を備え前記した目的を達成する。

以下実施例につき本発明を詳細に説明する。

第４図は本発明の一実施例を示す符号化処理回
路である。本回路において参照ラインおよびその
直下の符号化ラインの画信号１はラインバツフア
メモリ入力制御回路２およびライン３を介してラ
インバツフアメモリ４へ逐次入力される。ライン
バツフアメモリ４には３走査線分のバツフアメモ
リが設けられており、このうち２つのバツフアメ
モリには現在符号化処理中の画信号が書き込まれ
ている。従つてもう１つの読み出し済みバツフア
メモリに次に処理を行う画信号の１ライン分が書
き込まれる。この場合ラインバツフアメモリ４の
書き込みアドレスの指定はラインバツフアメモリ
入力制御回路２からラインバツフアメモリ４に入
力される制御信号５により行われる。また書き込
みアドレスの歩進はラインバツフアメモリ入力制
御回路２に入力するタイミングクロツク６により
行われる。

ラインバツフアメモリ４内の２つの書き込み済
みラインバツフア内には参照ラインおよびその直
下の符号化ラインの画信号が書き込まれている。
ラインバツフアメモリ出力制御回路７はラインバ
ツフアメモリ４および符号化処理回路８へ制御信
号９を出力し、ラインバツフアメモリ４の読み出
しアドレスを指定する。そして符号化処理回路８
からラインバツフアメモリ出力制御回路７等へ出
力されるリードクロツク１０によりアドレスを歩
進する。

このようにしてラインバツフアメモリ４から参
照ライン、符号化ライン同時に読み出された画信
号は、それぞれライン１１，１２を経て変化点検
出回路１３に供給される。変化点検出回路１３は
参照ラインおよび符号化ラインそれぞれの変化点
を検出する。そして符号化処理回路８から供給さ
れるリードクロツク１０に従つて、変化点検出信
号をそれぞれのライン１４，１５に出力する。こ
れら変化点検出信号は符号化処理回路に入力され
る。

符号処理回路は変化点検出信号が入力される毎
にラインバツフアメモリ４の読み出しアドレス９
を取り込み、所定の符号化を行う。またリードク
ロツク１０を入力し２進数でその計数を行う計数
器１６に対してライン１７を介して規定値Ａをセ
ツトする。ここで、規定値Ａとは次の値をいう。
すなわち第３図ｂに示すように変化画素C₁が変
化画素R₁よりも前にあるとき、Ｃ０，Ｃ１のビ
ツト長αが規定値Ａとなる。また同図ｃに示すよ
うに変化画素R₁が変化画素C₁の前にあるとき、
規定値Ａは水平モードの符号化によつてとり得る
所定の最大ビツト長となる。

符号化処理回路８はこのようにしてセツトされ
た規定値Ａに計数器１６の計数値が達するか否か
を監視する。そして符号化処理回路８は、入力さ
れる参照ラインと符号化ラインの変化点検出信号
により、変化画素Ｃ１が変化画素Ｒ１よりも前に
あると判断した場合、変化画素Ｃ１の検出信号
（変化点検出信号）が得られた時点で規定値Ａを
Ｃ０，Ｃ１のビツト長αとし、計数器１６にセツ
トする。その後、計数器１６からの信号により計
数値が規定値Ａに達したと判断した時点（変化画
素Ｃ１検出後この変化画素Ｃ１からスタートして
変化画素Ｒ１を検出する前に規定値Ａに達してし
まつた時点）で符号化処理回路８は変化画素R₁
の検索を中断する。そしてこの場合C₀，C₁によ
る符号化を採用して符号化を行う。また符号化処
理回路８は、変化点検出信号により変化画素Ｒ１
が変化画素Ｃ１よりも前にあると判断した合、変
化画素Ｒ１の検出信号（変化点検出信号）が得ら
れた時点で規定値Ａを符号化によつてとり得る所
定の最大ビツト長とし、計数器１６にセツトす
る。その後、計数器１６からの信号により計数値
が規定値Ａに達したと判断した時点（変化画素Ｒ
１検出後この変化画素Ｒ１からスタートして変化
画素Ｃ１を検出する前に規定値Ａに達してしまつ
た時点）で符号化処理回路８はＣ１，Ｒ１による
符号化は行わずＣ０，Ｃ１による符号化を採用す
る。以上の各場合に該当しないときは従来と同様
な符号化処理が行われる。

このように本発明によれば、２つの走査線の
白／黒の変化点の間の距離に対応して２種類の符
号化を行いこのうちビツト長の短い符号を採用す
る符号化処理回路に、変化点検出処理の停止と、
一方の符号化処理の停止とを行い、直ぐに、符号
化ライン上の第１の変化画素又は参照ライン上の
第１の変化画素に基づく一方の符号化処理のみを
行う回路部分を付け加えたので次のような処理時
間上の効果がある。

符号ライン上で変化点を検出した後、参照ラ
イン上の変化点を検出する前に変化点間の距離
が規定値を超えた場合。

この場合その超えた部分の変化点検出処理並
びに一方の符号化処理、更に双方のビツト長の
比較処理が不要となり、符号化処理時間がこの
分だけ短縮化される。

参照ライン上で変化点を検出した後、符号化
ライン上の変化点を検出する前に変化点間の距
離が規定値を越えた場合。

この場合一方の符号化と双方のビツト長の比
較処理が不要となり、この分だけ処理時間が短
縮される。

【図面の簡単な説明】

第１図〜第３図は２次元逐次符号化方式を説明
するためのもので、このうち第１図は起点画素お
よび変化画素を定義するためのパターン構成図、
第２図は垂直モード並びに水平モードを定義する
ためのパターン構成図、第３図は符号化処理のた
めの３つの典型的な画素パターンを示したパター
ン構成図、第４図は本発明の一実施例における画
信号符号化回路のブロツク図である。 ８……符号化処理回路、１３……変化点検出回
路、１６……計数器。

Claims (1)

1. 【特許請求の範囲】 １ 参照のための参照ラインおよびこのラインと
   隣接した符号化を行う符号化ライン上の白黒の変
   化点を検出する変化点検出回路を用い、起点とな
   る画素Ｃ０と符号化ライン上の第１の変化画素Ｃ
   １との間の距離と、この第１の変化画素Ｃ１と参
   照ライン上の第１の変化画素Ｒ１との間の距離と
   を各々符号化処理し、これらの符号化によるビツ
   ト長を比較して短いビツト長の符号化を採用する
   画信号の符号化回路において、 各変化画素間の距離を計数する計数器と、 前記起点となる画素Ｃ０に対して前記符号化ラ
   インの変化画素Ｃ１が前記参照ラインの変化画素
   Ｒ１よりも手前にある場合前記画素Ｃ０と前記符
   号化ラインの変化画素Ｃ１との距離に基づく符号
   化ビツト長を規定値として前記計数器にセツト
   し、一方、前記起点となる画素Ｃ０に対して前記
   参照ラインの変化画素Ｒ１が前記符号化ラインの
   変化画素Ｃ１よりも手前にある場合符号化でとり
   得る最大符号化ビツト長を規定値として前記計数
   器にセツトし、前記変化画素Ｒ１又はＣ１の検出
   以前に前記計数器がこの規定値まで計数したとき
   には前記参照ラインによる符号化処理を行わずに
   前記符号化ライン上の変化画素Ｃ０及びＣ１の距
   離に基づく符号化処理のみ採用する符号化処理回
   路と を備えたことを特徴とする画信号符号化回路。