JPS64772B2 - - Google Patents
Info
- Publication number
- JPS64772B2 JPS64772B2 JP6788179A JP6788179A JPS64772B2 JP S64772 B2 JPS64772 B2 JP S64772B2 JP 6788179 A JP6788179 A JP 6788179A JP 6788179 A JP6788179 A JP 6788179A JP S64772 B2 JPS64772 B2 JP S64772B2
- Authority
- JP
- Japan
- Prior art keywords
- contact
- relay
- terminal thyristor
- thyristor
- parallel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 230000020169 heat generation Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
- H01H9/00—Details of switching devices, not covered by groups H01H1/00 - H01H7/00
- H01H9/54—Circuit arrangements not adapted to a particular application of the switching device and for which no provision exists elsewhere
- H01H9/541—Contacts shunted by semiconductor devices
Landscapes
- Keying Circuit Devices (AREA)
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、サイリスタ、トライアツク等の半導
体スイツチング素子を用いて電路を遮断するため
のスイツチング回路に関する。
体スイツチング素子を用いて電路を遮断するため
のスイツチング回路に関する。
[従来の技術]
従来、この種のものとしては、第1図に示すも
のがある。これは、無接点の半導体スイツチング
素子と電流容量の大なる機械的な接点とを用いる
ことにより両者の利点を組合せ、スイツチングが
アークの発生を伴うことはなく行なえることを特
徴としている。
のがある。これは、無接点の半導体スイツチング
素子と電流容量の大なる機械的な接点とを用いる
ことにより両者の利点を組合せ、スイツチングが
アークの発生を伴うことはなく行なえることを特
徴としている。
具体的には、1は交流電源、2は負荷、3はこ
れらの直列回路に直列に接続されたサイリスタ、
4は直流電源、5は操作スイツチ、6はリレー
で、操作スイツチ5を閉じることにより入力信号
を受け、この入力信号によつて励磁される。ra,
rbはリレー6の常開の接点で、動作タイミングが
ずらされており、接点raはサイリスタ3のゲート
と交流電源1間に、接点rbはサイリスタ3に並列
にそれぞれ接続される。しかして、操作スイツチ
5を閉じてリレー6を励磁すると、先に接点raが
閉じてサイリスタ3のゲートにゲート電流を流し
てこれをオンする。その後遅れて接点rbが閉じ、
負荷(交流)電流の零交叉により、サイリスタ3
はその両端での電位差が零となりオフとなり、以
後負荷電流は接点rbを通つて流れる。従つてアー
クの発生を伴うことなく、サイリスタ3も最大半
サイクル程度の瞬間的なオン状態であるため、電
流容量が少なくてよく発熱もない。
れらの直列回路に直列に接続されたサイリスタ、
4は直流電源、5は操作スイツチ、6はリレー
で、操作スイツチ5を閉じることにより入力信号
を受け、この入力信号によつて励磁される。ra,
rbはリレー6の常開の接点で、動作タイミングが
ずらされており、接点raはサイリスタ3のゲート
と交流電源1間に、接点rbはサイリスタ3に並列
にそれぞれ接続される。しかして、操作スイツチ
5を閉じてリレー6を励磁すると、先に接点raが
閉じてサイリスタ3のゲートにゲート電流を流し
てこれをオンする。その後遅れて接点rbが閉じ、
負荷(交流)電流の零交叉により、サイリスタ3
はその両端での電位差が零となりオフとなり、以
後負荷電流は接点rbを通つて流れる。従つてアー
クの発生を伴うことなく、サイリスタ3も最大半
サイクル程度の瞬間的なオン状態であるため、電
流容量が少なくてよく発熱もない。
[発明が解決しようとする課題]
しかしながら、従来のものにあつては、接点rb
が閉じてこれに負荷電流が流れているとき、これ
が機械的接点であるため、接触抵抗が増大してサ
イリスタ3の両端に電位差を生ずることがある。
この電位差は、負荷電流をIL、接触抵抗をRと
すると、IL×Rであり、この電位差が所定値を
越えると、ゲートにゲート電流が流れてサイリス
タ3はオンし、そのため発熱が生じ、極端な場合
焼損するという問題点があつた。
が閉じてこれに負荷電流が流れているとき、これ
が機械的接点であるため、接触抵抗が増大してサ
イリスタ3の両端に電位差を生ずることがある。
この電位差は、負荷電流をIL、接触抵抗をRと
すると、IL×Rであり、この電位差が所定値を
越えると、ゲートにゲート電流が流れてサイリス
タ3はオンし、そのため発熱が生じ、極端な場合
焼損するという問題点があつた。
本発明は、上記事由に鑑みてなしたもので、そ
の目的とするところは、かかる問題点を除去し、
サイリスタの寿命を長期化することができるスイ
ツチング回路の提供にある。
の目的とするところは、かかる問題点を除去し、
サイリスタの寿命を長期化することができるスイ
ツチング回路の提供にある。
[課題を解決するための手段]
かかる課題を解決するため、本発明のスイツチ
ング回路は、交流電源1と負荷2の直列回路に直
列に接続された3端子サイリスタ3と、入力信号
によつて励磁されるリレー6と、該リレーに連動
せしめられる3個の接点rx,ry,rzよりなり、リ
レーの第1の接点rxは、常開であつて3端子サ
イリスタ3に並列に接続され、リレーの第2の接
点ryは、3端子サイリスタ3のゲートと交流電源
1間に接続され、リレー6が消磁されている状態
に基づく自己の状態はゲート電流が流れないよう
にすべく、常開又は3端子サイリスタに並列とな
る電路にも接続されて3端子サイリスタ3を短絡
する常閉とし、リレーの第3の接点rzは、常開で
あつてリレー6が励磁されている状態に基づく自
己の状態はゲート電流が流れないようにすべく、
第2の接点ryが常開である場合3端子サイリスタ
3に並列となる電路を第2の接点ryとともに形成
するように、第2の接点ryが常閉である場合第2
の接点ryに並列となるように接続され、しかもリ
レー6が励磁されたときは、第2の接点ry、第1
の接点rx、第3の接点rzの順に作動し、リレー6
が消磁されたときは、第3の接点rz、第1の接点
rx、第2の接点ryの順に作動するようにしてあ
る。
ング回路は、交流電源1と負荷2の直列回路に直
列に接続された3端子サイリスタ3と、入力信号
によつて励磁されるリレー6と、該リレーに連動
せしめられる3個の接点rx,ry,rzよりなり、リ
レーの第1の接点rxは、常開であつて3端子サ
イリスタ3に並列に接続され、リレーの第2の接
点ryは、3端子サイリスタ3のゲートと交流電源
1間に接続され、リレー6が消磁されている状態
に基づく自己の状態はゲート電流が流れないよう
にすべく、常開又は3端子サイリスタに並列とな
る電路にも接続されて3端子サイリスタ3を短絡
する常閉とし、リレーの第3の接点rzは、常開で
あつてリレー6が励磁されている状態に基づく自
己の状態はゲート電流が流れないようにすべく、
第2の接点ryが常開である場合3端子サイリスタ
3に並列となる電路を第2の接点ryとともに形成
するように、第2の接点ryが常閉である場合第2
の接点ryに並列となるように接続され、しかもリ
レー6が励磁されたときは、第2の接点ry、第1
の接点rx、第3の接点rzの順に作動し、リレー6
が消磁されたときは、第3の接点rz、第1の接点
rx、第2の接点ryの順に作動するようにしてあ
る。
[作用]
負荷2に電流を流すべくリレー6を励磁する
と、まず第2の接点ryが作動(反転)してゲート
電流を流し、3端子サイリスタ3をオンしてこれ
に負荷電流ILを流し、次いで第1の接点rxが作
動(反転)してこれにも負荷電流ILを流し、そ
して第3の接点rzが作動(反転)してゲート電流
を流さないようにし、その後負荷電流ILの零交
叉により3端子サイリスタ3がオフし、負荷電流
ILは第1の接点rxにのみ流れる。
と、まず第2の接点ryが作動(反転)してゲート
電流を流し、3端子サイリスタ3をオンしてこれ
に負荷電流ILを流し、次いで第1の接点rxが作
動(反転)してこれにも負荷電流ILを流し、そ
して第3の接点rzが作動(反転)してゲート電流
を流さないようにし、その後負荷電流ILの零交
叉により3端子サイリスタ3がオフし、負荷電流
ILは第1の接点rxにのみ流れる。
この状態では、3端子サイリスタ3は、第2の
接点ry及び第3の接点rzにより、あるいは第3の
接点rzにより短絡されているので、例え両端に電
位差を生じたとしても、オンすることがない。
接点ry及び第3の接点rzにより、あるいは第3の
接点rzにより短絡されているので、例え両端に電
位差を生じたとしても、オンすることがない。
[実施例]
以下、本発明の第1実施例を第2図及び第3図
に基づいて説明する。なお、第1図に示した従来
のものと同一部分は、同一符号を付してその説明
を省略する。
に基づいて説明する。なお、第1図に示した従来
のものと同一部分は、同一符号を付してその説明
を省略する。
rx,ry,rzは、リレー6に連動せしめられる3
個の接点であり、リレー6が励磁されたときは、
第2の接点ry、第1の接点rx、第3の接点rzの順
に作動(反転)し、リレー6が消磁されたとき
は、第3の接点rz、第1の接点rx、第2の接点ry
の順に作動(反転)するようにしてある。
個の接点であり、リレー6が励磁されたときは、
第2の接点ry、第1の接点rx、第3の接点rzの順
に作動(反転)し、リレー6が消磁されたとき
は、第3の接点rz、第1の接点rx、第2の接点ry
の順に作動(反転)するようにしてある。
リレー6の第1の接点rxは、常開であつて3
端子サイリスタ3に並列に接続されている。
端子サイリスタ3に並列に接続されている。
リレー6の第2の接点ryは、常閉であつて3端
子サイリスタ3のゲートと交流電源1間に接続さ
れている。この第2の接点ryは、リレー6が消磁
されている状態に基づく自己の状態(閉成状態)
において、ゲート電流が流れないようにすべく、
3端子サイリスタに並列となる電路にも接続され
ており、従つてその状態では3端子サイリスタ3
を短絡している。
子サイリスタ3のゲートと交流電源1間に接続さ
れている。この第2の接点ryは、リレー6が消磁
されている状態に基づく自己の状態(閉成状態)
において、ゲート電流が流れないようにすべく、
3端子サイリスタに並列となる電路にも接続され
ており、従つてその状態では3端子サイリスタ3
を短絡している。
リレー6の第3の接点rzは、常開であつて第2
の接点ryに並列となるように接続されている。こ
の第3の接点rzは、リレー6が励磁されている状
態に基づく自己の状態(閉成状態)はゲート電流
が流れないようにすべく作用する。つまり第3の
接点rzは、リレー6が消磁されている状態の第2
の接点ryの如くに作用するのである。
の接点ryに並列となるように接続されている。こ
の第3の接点rzは、リレー6が励磁されている状
態に基づく自己の状態(閉成状態)はゲート電流
が流れないようにすべく作用する。つまり第3の
接点rzは、リレー6が消磁されている状態の第2
の接点ryの如くに作用するのである。
このものの動作を第3図とともに説明する。
今、負荷2に電流を流すべく操作スイツチ5を閉
じてリレー6を励磁すると、まず第2の接点ryが
作動(反転=開成)してゲート電流を流し、3端
子サイリスタ3をオンしてこれに負荷電流ILを
流し、次いで第1の接点rxが作動(反転=閉成)
してこれにも負荷電流ILを流し、そして第3の
接点rzが作動(反転=閉成)することにより3端
子サイリスタ3を短絡してゲート電流を流さない
ようにし、その後負荷電流ILの零交叉により3
端子サイリスタ3がオフし、以後負荷電流ILは
第1の接点rxにのみ流れる。
今、負荷2に電流を流すべく操作スイツチ5を閉
じてリレー6を励磁すると、まず第2の接点ryが
作動(反転=開成)してゲート電流を流し、3端
子サイリスタ3をオンしてこれに負荷電流ILを
流し、次いで第1の接点rxが作動(反転=閉成)
してこれにも負荷電流ILを流し、そして第3の
接点rzが作動(反転=閉成)することにより3端
子サイリスタ3を短絡してゲート電流を流さない
ようにし、その後負荷電流ILの零交叉により3
端子サイリスタ3がオフし、以後負荷電流ILは
第1の接点rxにのみ流れる。
この動作において、3端子サイリスタ3がオン
する時間は、半サイクルを越えず、またこの状態
では、3端子サイリスタ3は、第3の接点rzによ
り短絡されているので、例え両端に電位差を生じ
たとしても、オンすることがない。
する時間は、半サイクルを越えず、またこの状態
では、3端子サイリスタ3は、第3の接点rzによ
り短絡されているので、例え両端に電位差を生じ
たとしても、オンすることがない。
一方、負荷電流ILを遮断すべく操作スイツチ
5を開いてリレー6を消磁すると、まず第3の接
点rzが作動(反転=開成)してゲート電流を粒
し、3端子サイリスタ3をオンしてこれにも負荷
電流ILを流し、次いで第1の接点rxが作動(反
転=開成)してこれには負荷電流ILを流さない
ようにし、そして第2の接点ryが作動(反転=閉
成)することにより3端子サイリスタ3を短絡し
てゲート電流を流さないようにし、その後負荷電
流ILの零交叉により3端子サイリスタ3がオフ
して負荷電流ILが遮断される。
5を開いてリレー6を消磁すると、まず第3の接
点rzが作動(反転=開成)してゲート電流を粒
し、3端子サイリスタ3をオンしてこれにも負荷
電流ILを流し、次いで第1の接点rxが作動(反
転=開成)してこれには負荷電流ILを流さない
ようにし、そして第2の接点ryが作動(反転=閉
成)することにより3端子サイリスタ3を短絡し
てゲート電流を流さないようにし、その後負荷電
流ILの零交叉により3端子サイリスタ3がオフ
して負荷電流ILが遮断される。
この動作においても、3端子サイリスタ3がオ
ンする時間は、半サイクルを越えることがない。
ンする時間は、半サイクルを越えることがない。
第4図は、本発明の第2実施例である。このも
ののリレー6の第2の接点ryは、3端子サイリス
タ3のゲートと交流電源1間に接続され、リレー
6が消磁されている状態に基づく自己の状態はゲ
ート電流が流れないようにすべく、常開としてあ
る。またリレー6の第3の接点rzは、常開であつ
てリレー6が励磁されている状態に基づく自己の
状態(閉成状態)はゲート電流が流れないように
すべく、3端子サイリスタ3に並列となる電路を
第2の接点ryとともに形成するように接続されて
いる。
ののリレー6の第2の接点ryは、3端子サイリス
タ3のゲートと交流電源1間に接続され、リレー
6が消磁されている状態に基づく自己の状態はゲ
ート電流が流れないようにすべく、常開としてあ
る。またリレー6の第3の接点rzは、常開であつ
てリレー6が励磁されている状態に基づく自己の
状態(閉成状態)はゲート電流が流れないように
すべく、3端子サイリスタ3に並列となる電路を
第2の接点ryとともに形成するように接続されて
いる。
このものも、第1実施例と略同様に動作する。
第5図は、本発明の第3実施例である。このも
のは第1実施例の変形例とも言うべきもので、リ
レー6の第2の接点ryと第3接点rzとは、可動接
点を共通としている。この両接点ry,rzは厳密に
は並列とは言わないかもしれないが、実質的には
第1実施例と同様の作用をなすものであるから、
本発明における並列はこれも含む。
のは第1実施例の変形例とも言うべきもので、リ
レー6の第2の接点ryと第3接点rzとは、可動接
点を共通としている。この両接点ry,rzは厳密に
は並列とは言わないかもしれないが、実質的には
第1実施例と同様の作用をなすものであるから、
本発明における並列はこれも含む。
第6図は、本発明の第4実施例である。このも
のも第1実施例の変形例とも言うべきもので、リ
レー6の第1の接点rxと第2接点ryとは、可動
接点を共通としている。このものも第1実施例と
同様の作用をなす。
のも第1実施例の変形例とも言うべきもので、リ
レー6の第1の接点rxと第2接点ryとは、可動
接点を共通としている。このものも第1実施例と
同様の作用をなす。
[発明の効果]
本発明のスイツチング回路は、上記した如く構
成したから、3端子サイリスタは、負荷電流を流
し始める時点と遮断する時点の極めて短い時間に
オンするだけであり、その発熱や焼損が防止で
き、また第1の接点を通つて負荷電流を流してい
る状態において、第2の接点及び/又は第3の接
点により3端子サイリスタは短絡された状態にあ
るので、ゲート電流は流れることなく、従つて不
用意に3端子サイリスタがオンすることもなく、
よつて従来の問題点を除去してサイリスタの寿命
を長期化することができるものとなる。
成したから、3端子サイリスタは、負荷電流を流
し始める時点と遮断する時点の極めて短い時間に
オンするだけであり、その発熱や焼損が防止で
き、また第1の接点を通つて負荷電流を流してい
る状態において、第2の接点及び/又は第3の接
点により3端子サイリスタは短絡された状態にあ
るので、ゲート電流は流れることなく、従つて不
用意に3端子サイリスタがオンすることもなく、
よつて従来の問題点を除去してサイリスタの寿命
を長期化することができるものとなる。
第1図は、従来例を示す回路図、第2図は、本
発明の第1実施例を示す回路図、第3図は、その
動作を示す波形図、第4図は、本発明の第2実施
例を示す回路図、第5図は、本発明の第3実施例
を示す回路図、第6図は、本発明の第4実施例を
示す回路図。 1……交流電源、2……負荷、3……3端子サ
イリスタ、6……リレー、rx……リレーの第1
の接点、ry……リレーの第2の接点、rz……リレ
ーの第3の接点。
発明の第1実施例を示す回路図、第3図は、その
動作を示す波形図、第4図は、本発明の第2実施
例を示す回路図、第5図は、本発明の第3実施例
を示す回路図、第6図は、本発明の第4実施例を
示す回路図。 1……交流電源、2……負荷、3……3端子サ
イリスタ、6……リレー、rx……リレーの第1
の接点、ry……リレーの第2の接点、rz……リレ
ーの第3の接点。
Claims (1)
- 【特許請求の範囲】 1 交流電源と負荷の直列回路に直列に接続され
た3端子サイリスタと、入力信号によつて励磁さ
れるリレーと、該リレーに連動せしめられる3個
の接点よりなり、 上記リレーの第1の接点は、常開であつて3端
子サイリスタに並列に接続され、 上記リレーの第2の接点は、3端子サイリスタ
のゲートと交流電源間に接続され、リレーが消磁
されている状態に基づく自己の状態はゲート電流
が流れないようにすべく、常開又は3端子サイリ
スタに並列となる電路にも接続されて3端子サイ
リスタを短絡する常閉とし、 上記リレーの第3の接点は、常開であつてリレ
ーが励磁されている状態に基づく自己の状態はゲ
ート電流が流れないようにすべく、第2の接点が
常開である場合3端子サイリスタに並列となる電
路を第2の接点とともに形成するように、第2の
接点が常閉である場合第2の接点に並列となるよ
うに接続され、 しかも上記リレーが励磁されたときは、第2の
接点、第1の接点、第3の接点の順に作動し、上
記リレーが消磁されたときは、第3の接点、第1
の接点、第2の接点の順に作動するスイツチング
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6788179A JPS55159516A (en) | 1979-05-31 | 1979-05-31 | Switching circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6788179A JPS55159516A (en) | 1979-05-31 | 1979-05-31 | Switching circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55159516A JPS55159516A (en) | 1980-12-11 |
| JPS64772B2 true JPS64772B2 (ja) | 1989-01-09 |
Family
ID=13357682
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6788179A Granted JPS55159516A (en) | 1979-05-31 | 1979-05-31 | Switching circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS55159516A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3304851A1 (de) * | 1983-02-12 | 1984-08-16 | Reinhausen Maschf Scheubeck | Schaltanordnung fuer lastumschalter von stufenschaltern fuer stufentransformatoren |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5026013A (ja) * | 1973-07-09 | 1975-03-18 |
-
1979
- 1979-05-31 JP JP6788179A patent/JPS55159516A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55159516A (en) | 1980-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6026413Y2 (ja) | スイツチング回路 | |
| US3944888A (en) | Selective tripping of two-pole ground fault interrupter | |
| JPS62190620A (ja) | ハイブリツド電力制御装置 | |
| US3401303A (en) | Circuit closing and interrupting apparatus | |
| US3389301A (en) | Arc suppressing circuit | |
| RU2321945C2 (ru) | Переключающее устройство для надежного переключения токовых цепей | |
| JPS64772B2 (ja) | ||
| US3515940A (en) | Parallel-assisted circuit interrupting device | |
| US2590302A (en) | Electromagnetic timing relay | |
| KR880001244B1 (ko) | 아크없는 개폐기 | |
| JP2704571B2 (ja) | 交流開閉装置 | |
| JPH04354374A (ja) | ハイブリッドスイッチ | |
| JPH0357076Y2 (ja) | ||
| JP2603662B2 (ja) | 回路保護器 | |
| JPH0346934B2 (ja) | ||
| SU434500A1 (ru) | Коммутационное устройство | |
| Shammas | Combined conventional and solid-state device breakers | |
| JP2728902B2 (ja) | 電源遮断装置 | |
| JPS62139220A (ja) | 開路時のア−ク抑制回路 | |
| JPS63102134A (ja) | 加熱装置 | |
| JPS6149336A (ja) | 多極負荷開閉装置 | |
| JPH04168382A (ja) | 開閉器の動作の監視装置 | |
| JPS5875716A (ja) | スイツチング駆動装置 | |
| JPH0528891A (ja) | リレー回路 | |
| JPS62117226A (ja) | 開閉器の遮断不能検出装置 |