JPS64915B2 - - Google Patents
Info
- Publication number
- JPS64915B2 JPS64915B2 JP16182883A JP16182883A JPS64915B2 JP S64915 B2 JPS64915 B2 JP S64915B2 JP 16182883 A JP16182883 A JP 16182883A JP 16182883 A JP16182883 A JP 16182883A JP S64915 B2 JPS64915 B2 JP S64915B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- switching
- circuit
- switching regulator
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 claims description 10
- 238000001514 detection method Methods 0.000 claims description 3
- 238000006243 chemical reaction Methods 0.000 description 8
- 230000020169 heat generation Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000007774 longterm Effects 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of DC power input into DC power output
- H02M3/22—Conversion of DC power input into DC power output with intermediate conversion into AC
- H02M3/24—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
- H02M3/28—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】
本発明は、定電圧電源としてのスイツチングレ
ギユレータにおける、過電流垂下時に、スイツチ
ング素子を保護することによつてスイツチングレ
ギユレータの信頼性を向上させる方法及び回路に
関するものである。
ギユレータにおける、過電流垂下時に、スイツチ
ング素子を保護することによつてスイツチングレ
ギユレータの信頼性を向上させる方法及び回路に
関するものである。
直流電圧を20kHzないし50kHzの変換周波数を
経て再び整流し、安定化直流を得るスイツチング
レギユレータは周知である。さらに、最近はスイ
ツチングレギユレータの小型化の要請から変換周
波数は100kHz以上のものも実用されている。か
かるスイツングレギユレータの安定化のために
は、変換周波数を固定し、スイツチング素子のオ
ン時間の長さを制御するパルス幅変調方式が多く
使用される。パルス幅変調方式による変換周波数
の高いスイツチングレギユレータでは、スイツチ
ング素子の最小オン時間幅が狭くあり、自動復帰
型の過電流保護回路を有するものでは、スイツチ
ング素子の信頼性に欠ける欠点があつた。これ
は、過電流特に出力短絡状態においてはスイツチ
ング素子の最小オン時間幅が数μs以下となり、ス
イツチング素子のドライブが充分でないことから
損失が多くなり、過電流保護動作が長時間継続す
ると発熱が著しくなつて回路素子の損傷につなが
るためである。すなわち、かかる垂下時には、ス
イツチング素子のオン時間が短縮するに伴い、オ
ン時間におけるキヤリヤ蓄積時間の占める割合が
極めて大きくなり、ベース電流が正方向に流れる
時間が非常に短くなる。このため、スイツチング
素子のコレクタエミツタ間電圧が充分に飽和する
ことができなくなり、スイツチング損失が非常に
大きくなる。この損失によつてスイツチング素子
を温度上昇が顕著となり、長時間の過電流垂下動
作においてはスイツチング素子したがつてスイツ
チングレギユレータの信頼性が低下するという欠
点がある。この傾向は、近時の変換周波数の高い
装置において特に著しい。
経て再び整流し、安定化直流を得るスイツチング
レギユレータは周知である。さらに、最近はスイ
ツチングレギユレータの小型化の要請から変換周
波数は100kHz以上のものも実用されている。か
かるスイツングレギユレータの安定化のために
は、変換周波数を固定し、スイツチング素子のオ
ン時間の長さを制御するパルス幅変調方式が多く
使用される。パルス幅変調方式による変換周波数
の高いスイツチングレギユレータでは、スイツチ
ング素子の最小オン時間幅が狭くあり、自動復帰
型の過電流保護回路を有するものでは、スイツチ
ング素子の信頼性に欠ける欠点があつた。これ
は、過電流特に出力短絡状態においてはスイツチ
ング素子の最小オン時間幅が数μs以下となり、ス
イツチング素子のドライブが充分でないことから
損失が多くなり、過電流保護動作が長時間継続す
ると発熱が著しくなつて回路素子の損傷につなが
るためである。すなわち、かかる垂下時には、ス
イツチング素子のオン時間が短縮するに伴い、オ
ン時間におけるキヤリヤ蓄積時間の占める割合が
極めて大きくなり、ベース電流が正方向に流れる
時間が非常に短くなる。このため、スイツチング
素子のコレクタエミツタ間電圧が充分に飽和する
ことができなくなり、スイツチング損失が非常に
大きくなる。この損失によつてスイツチング素子
を温度上昇が顕著となり、長時間の過電流垂下動
作においてはスイツチング素子したがつてスイツ
チングレギユレータの信頼性が低下するという欠
点がある。この傾向は、近時の変換周波数の高い
装置において特に著しい。
本発明は、上述の従来技術の欠点を解消し、最
大の過電流たる出力短絡時における過電流垂下が
長時間継続しても、スイツチング素子の発熱を低
減し、該スイツチング素子したがつてスイツチン
グレギユレータの信頼性を向上させる方法及び回
路を提供することを目的とする。
大の過電流たる出力短絡時における過電流垂下が
長時間継続しても、スイツチング素子の発熱を低
減し、該スイツチング素子したがつてスイツチン
グレギユレータの信頼性を向上させる方法及び回
路を提供することを目的とする。
この目的は、特許請求の範囲に記載の構成にか
かる方法及び回路によつて達成される。すなわち
スイツチングレギユレータの過電流垂下時に、出
力電圧が前以つて設定された電圧以下になつたこ
とを検出し、該検出に応じてスイツチング素子内
の損失を軽減するために、スイツチング周波数を
低下せしめることによつて達成される。さらに、
特許請求の範囲に記載の構成にかかる回路、すな
わち、スイツチングレギユレータ回路の出力電圧
を基準電圧と比較し、前記出力電圧が前以つて設
定された値より小さくなつた場合又は前記出力電
圧が前以つて設定された値より大きくなつた場合
に、その出力状態を０から１又はその逆に変換す
るヒステリシス回路と、該スイツチングレギユレ
ータのスイツチング素子をパルス幅制御するため
の制御回路であつて、その制御出力周波数が前記
ヒステリシス回路の出力に応じて切り換えられる
ように構成された制御回路とを具備する回路によ
つて達成される。
かる方法及び回路によつて達成される。すなわち
スイツチングレギユレータの過電流垂下時に、出
力電圧が前以つて設定された電圧以下になつたこ
とを検出し、該検出に応じてスイツチング素子内
の損失を軽減するために、スイツチング周波数を
低下せしめることによつて達成される。さらに、
特許請求の範囲に記載の構成にかかる回路、すな
わち、スイツチングレギユレータ回路の出力電圧
を基準電圧と比較し、前記出力電圧が前以つて設
定された値より小さくなつた場合又は前記出力電
圧が前以つて設定された値より大きくなつた場合
に、その出力状態を０から１又はその逆に変換す
るヒステリシス回路と、該スイツチングレギユレ
ータのスイツチング素子をパルス幅制御するため
の制御回路であつて、その制御出力周波数が前記
ヒステリシス回路の出力に応じて切り換えられる
ように構成された制御回路とを具備する回路によ
つて達成される。
本発明にかかる制御方法によれば、たとえ出力
の短絡状態が継続しても、スイツチング素子の発
熱による損傷は生ぜず、したがつてスイツチング
レギユレータの信頼性が向上する。また、本発明
にかかる回路によれば、上述の制御方法が有利に
実施され、所期の目的が達せられる。
の短絡状態が継続しても、スイツチング素子の発
熱による損傷は生ぜず、したがつてスイツチング
レギユレータの信頼性が向上する。また、本発明
にかかる回路によれば、上述の制御方法が有利に
実施され、所期の目的が達せられる。
以下、実施例を示す添付図を参照しつつ本発明
を開示する。
を開示する。
第１図は、従来技術にかかるスイツチングレギ
ユレータに一点鎖線で囲まれた本発明にかかる回
路を付加した回路である。
ユレータに一点鎖線で囲まれた本発明にかかる回
路を付加した回路である。
主回路は、スイツチング用トランジスタTrと
出力トランスＴからなる直列回路によつて、０及
び＋DCの直流入力を変換周波数で断続し、該出
力トランスＴの二次出力をダイオードＤ，Ｄ及び
平滑回路Ｌ，Ｃによつて整流および平滑し、安定
化された直流出力V0を得るものである。スイツ
チング用トランジスタTrはパルストランスPu.T
を介してベースに印加される制御出力a1によつて
おこなわれる。
出力トランスＴからなる直列回路によつて、０及
び＋DCの直流入力を変換周波数で断続し、該出
力トランスＴの二次出力をダイオードＤ，Ｄ及び
平滑回路Ｌ，Ｃによつて整流および平滑し、安定
化された直流出力V0を得るものである。スイツ
チング用トランジスタTrはパルストランスPu.T
を介してベースに印加される制御出力a1によつて
おこなわれる。
比較器１および２、ダイオード３および４、比
較器５ならびにのこぎり波発生回路６からなる過
電流保護回路を含む制御回路は、主回路のスイツ
チング用トランジスタTrをオン・オフ制御する
ために、基準電圧Vrefと出力電圧V0とを比較して
スイツチング用トランジスタTrをオン・オフ制
御し、かつ基準電圧Vrefと直流出力とを比較して
被保護状態を検出しスイツチング用トランジスタ
Trの保護を行うものである。
較器５ならびにのこぎり波発生回路６からなる過
電流保護回路を含む制御回路は、主回路のスイツ
チング用トランジスタTrをオン・オフ制御する
ために、基準電圧Vrefと出力電圧V0とを比較して
スイツチング用トランジスタTrをオン・オフ制
御し、かつ基準電圧Vrefと直流出力とを比較して
被保護状態を検出しスイツチング用トランジスタ
Trの保護を行うものである。
一点鎖線で囲まれた本発明にかかる回路は、ヒ
ステリシス比較器７を有する。このヒステリシス
比較器７の一方の入力には、出力電圧V0を分圧
器８，９によつて分圧した電圧が印加される。ヒ
ステリシス比較器７の出力は分圧器１０，１１で
分圧された後トランジスタ１２のベースに印加さ
れる。トランジスタ１２の出力は抵抗１３を介し
てヒステリシス比較器７の他方の入力に印加され
る。また、トランジスタ１２の出力はアンドゲー
ト１４の一方の入力に印加される。アンドゲート
１４の他方の入力には、制御回路の比較器５の出
力が分周器１５を介して印加される。
ステリシス比較器７を有する。このヒステリシス
比較器７の一方の入力には、出力電圧V0を分圧
器８，９によつて分圧した電圧が印加される。ヒ
ステリシス比較器７の出力は分圧器１０，１１で
分圧された後トランジスタ１２のベースに印加さ
れる。トランジスタ１２の出力は抵抗１３を介し
てヒステリシス比較器７の他方の入力に印加され
る。また、トランジスタ１２の出力はアンドゲー
ト１４の一方の入力に印加される。アンドゲート
１４の他方の入力には、制御回路の比較器５の出
力が分周器１５を介して印加される。
比較器５の出力C1とアンドゲート１４の出力
C2とはノアゲート１６の入力にそれぞれ印加さ
れる。このノアゲート１６の出力d1はパルストラ
ンスPu.Tの一次側回路に直列接続されているト
ランジスタ１７のゲートに印加される。
C2とはノアゲート１６の入力にそれぞれ印加さ
れる。このノアゲート１６の出力d1はパルストラ
ンスPu.Tの一次側回路に直列接続されているト
ランジスタ１７のゲートに印加される。
第１図の回路の動作は以下の通りである。
スイツチングレギユレータの定常動作時におい
ては、過電流検出の信号は存在しないので、比較
器１、ダイオード３の出力は０である。のこぎり
波発生回路６の出力は、比較器５において、出力
電圧V0と基準電圧Vrefとの差を検出した比較器２
の出力と比較される。この比較器５の出力は、パ
ルス幅変調されており、分周器１５及びノアゲー
ト１６の両者に印加される。この分周器１５で分
周された信号はアンドゲート１４に入るが、前述
の通りスイツチングレギユレータの定常動作時に
は、アンドゲート１４の他方の入力にはトランジ
スタ１２によつて０が入力されるように回路が構
成されているため、アンドゲート１４の出力は０
となる。したがつて、ノアゲート１６の出力信号
の周波数は、比較器５の出力信号周波数と同一で
ある。トランジスタ１７はノアゲート１６の出力
信号d1に同期してパルストランスPu.Tを介して
スイツチングトランジスタTrを駆動する。スイ
ツチングトランジスタTrのオン・オフ動作によ
つて０〜＋DC間の直流入力は交流に変換され、
出力トランスＴによつて適宜昇降圧された後二次
回路Ｄ，Ｄ，Ｃ，Ｌによつて整流及び平滑され、
安定化された直流出力が得られる。
ては、過電流検出の信号は存在しないので、比較
器１、ダイオード３の出力は０である。のこぎり
波発生回路６の出力は、比較器５において、出力
電圧V0と基準電圧Vrefとの差を検出した比較器２
の出力と比較される。この比較器５の出力は、パ
ルス幅変調されており、分周器１５及びノアゲー
ト１６の両者に印加される。この分周器１５で分
周された信号はアンドゲート１４に入るが、前述
の通りスイツチングレギユレータの定常動作時に
は、アンドゲート１４の他方の入力にはトランジ
スタ１２によつて０が入力されるように回路が構
成されているため、アンドゲート１４の出力は０
となる。したがつて、ノアゲート１６の出力信号
の周波数は、比較器５の出力信号周波数と同一で
ある。トランジスタ１７はノアゲート１６の出力
信号d1に同期してパルストランスPu.Tを介して
スイツチングトランジスタTrを駆動する。スイ
ツチングトランジスタTrのオン・オフ動作によ
つて０〜＋DC間の直流入力は交流に変換され、
出力トランスＴによつて適宜昇降圧された後二次
回路Ｄ，Ｄ，Ｃ，Ｌによつて整流及び平滑され、
安定化された直流出力が得られる。
もし、比較器１が出力側の過電流を検出すると
過電流の大きさに従つて比較器１のの出力も変化
する。比較器１の出力が比較器２の出力よりも大
となると、比較器５によつて、スイツチングトラ
ンジスタTrのオン時間を短くするようにパルス
幅変調され、出力電圧V0が低下する。出力電圧
V0が前以つて設定された値以下になるとヒステ
リシス比較器７の出力が１から０に反転し、トラ
ンジスタ１２はオフとなる。その結果、アンドゲ
ート１４の一方の入力レベルが１になるため出力
信号は分周器１５によつて分周された周波数とな
る。したがつて、ノアゲート１６の出力信号周波
数は分周された周波数と等しくなる。以上のよう
な動作により、過電流垂下時の任意の出力電圧
V0においてスイツチング周波数を数分の１にす
ることが可能となる。過電流垂下が少なくなり、
出力電圧V0が設定値以上に上昇すれば、上述と
は逆の動作によつてスイツチング周波数は元の状
態に復帰する。
過電流の大きさに従つて比較器１のの出力も変化
する。比較器１の出力が比較器２の出力よりも大
となると、比較器５によつて、スイツチングトラ
ンジスタTrのオン時間を短くするようにパルス
幅変調され、出力電圧V0が低下する。出力電圧
V0が前以つて設定された値以下になるとヒステ
リシス比較器７の出力が１から０に反転し、トラ
ンジスタ１２はオフとなる。その結果、アンドゲ
ート１４の一方の入力レベルが１になるため出力
信号は分周器１５によつて分周された周波数とな
る。したがつて、ノアゲート１６の出力信号周波
数は分周された周波数と等しくなる。以上のよう
な動作により、過電流垂下時の任意の出力電圧
V0においてスイツチング周波数を数分の１にす
ることが可能となる。過電流垂下が少なくなり、
出力電圧V0が設定値以上に上昇すれば、上述と
は逆の動作によつてスイツチング周波数は元の状
態に復帰する。
以下、各部の信号波形を示す第２図及び第３図
を参照して、本発明の効果を説明する。第２図は
従来技術にかかる回路の、そして第３図は本発明
にかかる回路の、スイツチングトランジスタTr
の各部の波形を示すもので、上側a1はベース電流
を、そして下側b1はコレクタエミツタ間電圧、同
b2はコレクタ電流を、それぞれ示すものである。
第２図では、過電流垂下時にはパルス幅変調によ
り制御されたスイツチングトランジスタTrのベ
ース電流a1が正方向に流れる時間は非常に短くな
る。このため、スイツチングトランジスタTrの
コレクタエミツタ間電圧VCE(spt)は、該Trのオン
時間内に十分飽和することができず、斜線部P1
のようにスイツチング損失が大となる。その結
果、スイツチングトランジスタTrの温度上昇が
顕著となり、長時間にわたる過電流垂下動作にお
いてスイツチングトランジスタTrの信頼性が低
下する。
を参照して、本発明の効果を説明する。第２図は
従来技術にかかる回路の、そして第３図は本発明
にかかる回路の、スイツチングトランジスタTr
の各部の波形を示すもので、上側a1はベース電流
を、そして下側b1はコレクタエミツタ間電圧、同
b2はコレクタ電流を、それぞれ示すものである。
第２図では、過電流垂下時にはパルス幅変調によ
り制御されたスイツチングトランジスタTrのベ
ース電流a1が正方向に流れる時間は非常に短くな
る。このため、スイツチングトランジスタTrの
コレクタエミツタ間電圧VCE(spt)は、該Trのオン
時間内に十分飽和することができず、斜線部P1
のようにスイツチング損失が大となる。その結
果、スイツチングトランジスタTrの温度上昇が
顕著となり、長時間にわたる過電流垂下動作にお
いてスイツチングトランジスタTrの信頼性が低
下する。
これに対して、本発明にかかる回路によれば、
過電流垂下時には変換周波数は数分の１、例えば
１／２に低下せしめられるから、第３図のようにス
イツチングトランジスタTrのベース電流a1もド
ライブするのに十分な時間流れることになる。し
たがつて、スイツチング損失P2も第３図下側の
斜線部のようになる。第２図及び第３図の斜線部
P1とP2とを単純に比較するとP1＜P2であるが、
第３図は周波数が数分の１、例えば1/2に低下せ
しめられているので、１秒間における損失は小と
なり、発熱も小さくなる。そのため、スイツチン
グトランジスタTrは保護されることになり、信
頼性が向上する。
過電流垂下時には変換周波数は数分の１、例えば
１／２に低下せしめられるから、第３図のようにス
イツチングトランジスタTrのベース電流a1もド
ライブするのに十分な時間流れることになる。し
たがつて、スイツチング損失P2も第３図下側の
斜線部のようになる。第２図及び第３図の斜線部
P1とP2とを単純に比較するとP1＜P2であるが、
第３図は周波数が数分の１、例えば1/2に低下せ
しめられているので、１秒間における損失は小と
なり、発熱も小さくなる。そのため、スイツチン
グトランジスタTrは保護されることになり、信
頼性が向上する。
第４図は、ノアゲート１６の入出力信号波形で
ある。
ある。
本発明にかかる回路の設定点を、垂下の深い状
態に置けば、変換周波数が低下したことによる部
品定数への影響は、扱う電力が定常動作時に比し
て小さいので、無視することができる。
態に置けば、変換周波数が低下したことによる部
品定数への影響は、扱う電力が定常動作時に比し
て小さいので、無視することができる。
以上のように、本発明にかかる回路を付加する
ことによつて、スイツチングトランジスタTrし
たがつてスイツチングレギユレータの信頼性を大
幅に向上させることができる。なお、第１図の実
施例は、一石フイードフオワード方式スイツチン
グレギユレータ回路を示すものであるが、他方式
においても応用可能である。
ことによつて、スイツチングトランジスタTrし
たがつてスイツチングレギユレータの信頼性を大
幅に向上させることができる。なお、第１図の実
施例は、一石フイードフオワード方式スイツチン
グレギユレータ回路を示すものであるが、他方式
においても応用可能である。
第１図は、本発明にかかるスイツチングレギユ
レータの実施例を示す回路である。第２図は、従
来技術にかかる回路の、第３図は本発明にかる回
路の、スイツチングトランジスタ各部の波形であ
る。第４図は、ノアゲートの入出力波形である。
図中、主な参照符号の対応は、以下の通りであ
る。 １，２，５：比較器、６：のこぎり波発生回
路、７：ヒステリシス比較器、１４：アンドゲー
ト、１５：分周器、１６：ノアゲート、１７：ト
ランジスタ、Tr：スイツチングトランジスタ、
Pu.T：パルストランス、Ｔ：出力トランス、
Ｄ：ダイオード、Ｌ：チヨークコイル、Ｃ：コン
デンサ、V0：出力電圧。
レータの実施例を示す回路である。第２図は、従
来技術にかかる回路の、第３図は本発明にかる回
路の、スイツチングトランジスタ各部の波形であ
る。第４図は、ノアゲートの入出力波形である。
図中、主な参照符号の対応は、以下の通りであ
る。 １，２，５：比較器、６：のこぎり波発生回
路、７：ヒステリシス比較器、１４：アンドゲー
ト、１５：分周器、１６：ノアゲート、１７：ト
ランジスタ、Tr：スイツチングトランジスタ、
Pu.T：パルストランス、Ｔ：出力トランス、
Ｄ：ダイオード、Ｌ：チヨークコイル、Ｃ：コン
デンサ、V0：出力電圧。
Claims (1)
- 【特許請求の範囲】 １ 直流電源を一旦任意周波数の交流に変換した
後再度安定した直流出力に変換するスイツチング
レギユレータの制御方法において、 該スイツチングレギユレータの過電流垂下時
に、出力電圧が前以つて設定された電圧以下にな
つたことを検出し、該検出に応じてスイツチング
素子内の損失を軽減するために、スイツチング周
波数を低下せしめることを特徴とするスイツチン
グレギユレータの信頼性を向上させる方法。 ２ 特許請求の範囲第１項記載のスイツチングレ
ギユレータの信頼性を向上させる制御方法におい
て、 前記スイツチング周波数の低下が、数分の１で
あるもの。 ３ 直流電源を一旦任意周波数の交流に変換した
後再度安定した直流出力に変換するスイツチグレ
ギユレータ回路において、 該スイツチングレギユレータ回路の出力電圧を
基準電圧と比較し、前記出力電圧が前以つて設定
された値より小さくなつた場合又は前記出力電圧
が前以つて設定された値より大きくなつた場合
に、その出力状態を０から１又はその逆に変換す
るヒステリシス回路と、該スイツチングレギユレ
ータのスイツチング素子をパルス幅制御するため
の制御回路であつて、その制御出力周波数が前記
ヒステリシス回路の出力に応じて切り換えられる
ように構成された制御回路とを具備することを特
徴とするスイツチングレギユレータ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16182883A JPS6055855A (ja) | 1983-09-05 | 1983-09-05 | スイツチングレギユレ−タの信頼性を向上させる制御方法及び回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16182883A JPS6055855A (ja) | 1983-09-05 | 1983-09-05 | スイツチングレギユレ−タの信頼性を向上させる制御方法及び回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6055855A JPS6055855A (ja) | 1985-04-01 |
| JPS64915B2 true JPS64915B2 (ja) | 1989-01-09 |
Family
ID=15742683
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16182883A Granted JPS6055855A (ja) | 1983-09-05 | 1983-09-05 | スイツチングレギユレ−タの信頼性を向上させる制御方法及び回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6055855A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62157421A (ja) * | 1985-12-28 | 1987-07-13 | Fuji Electric Co Ltd | 過電流保護回路 |
| JPH0428789U (ja) * | 1990-06-27 | 1992-03-06 | ||
| EP2182626B1 (de) * | 2008-10-31 | 2018-11-28 | Siemens Aktiengesellschaft | Verfahren zum Betrieb eines Stromrichters und nach dem Verfahren arbeitender Stromrichter |
| JP2011167013A (ja) * | 2010-02-12 | 2011-08-25 | Renesas Electronics Corp | スイッチング電源回路及びその負荷短絡保護方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55133676A (en) * | 1979-04-02 | 1980-10-17 | Matsushita Electric Ind Co Ltd | Switching regulator |
-
1983
- 1983-09-05 JP JP16182883A patent/JPS6055855A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6055855A (ja) | 1985-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4683529A (en) | Switching power supply with automatic power factor correction | |
| US6134123A (en) | Switch-mode DC power supply, monolithic IC and hybrid IC for the same | |
| US5371667A (en) | Electric power supply | |
| US5440473A (en) | AC-DC converter | |
| US4623960A (en) | Bias power source energized by tertiary winding including hysteresis characteristic for disabling the power switch when a minimum base drive signal can no longer be maintained | |
| US4272805A (en) | Switching regulator provided with charge-discharge circuit having overcurrent protecting function and soft-start function | |
| US6975521B1 (en) | Switching power supply apparatus | |
| US4504898A (en) | Start-up transient control for a DC-to-DC converter powered by a current-limited source | |
| US4967138A (en) | Switched-mode regulator with inductor current simulation circuit | |
| US4763235A (en) | DC-DC converter | |
| US5615098A (en) | AC-DC converter | |
| JP7123712B2 (ja) | 電源制御装置 | |
| EP0129181A2 (en) | DC-DC converter | |
| US6177782B1 (en) | Circuit and method of controlling a regulator with an output feedback signal and devoid of an input feedforward signal | |
| US6373730B1 (en) | Switching power supply | |
| US4595974A (en) | Base drive circuit for a switching power transistor | |
| US4017787A (en) | Switching regulator having a load responsive alternate biasing circuit | |
| US5239453A (en) | DC to DC converter employing a free-running single stage blocking oscillator | |
| US5708572A (en) | Switched-mode power supply | |
| JPS6055855A (ja) | スイツチングレギユレ−タの信頼性を向上させる制御方法及び回路 | |
| JPH05308733A (ja) | 充電回路方式及び充電装置 | |
| JP2566289B2 (ja) | 充電回路 | |
| JPS5911256B2 (ja) | スイツチング・レギユレ−タ | |
| JP2736059B2 (ja) | インバータ装置 | |
| JP2539204B2 (ja) | スイツチング電源装置 |