JPS649775B2 - - Google Patents
Info
- Publication number
- JPS649775B2 JPS649775B2 JP4255884A JP4255884A JPS649775B2 JP S649775 B2 JPS649775 B2 JP S649775B2 JP 4255884 A JP4255884 A JP 4255884A JP 4255884 A JP4255884 A JP 4255884A JP S649775 B2 JPS649775 B2 JP S649775B2
- Authority
- JP
- Japan
- Prior art keywords
- reference voltage
- terminal
- operational amplifier
- input terminal
- phase input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/78—Simultaneous conversion using ladder network
- H03M1/785—Simultaneous conversion using ladder network using resistors, i.e. R-2R ladders
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、デイジタル信号をアナログ信号に変
換するDA変換器の改良に関する。
換するDA変換器の改良に関する。
第１図は、従来の抵抗回路網型DA変換器の回
路図を示し、１は可変抵抗回路網、２および３は
その電源端子、４はその出力端子、５は演算増幅
器、６はその帰還抵抗、７はアナログ信号出力端
子、８は基準電圧源である。
路図を示し、１は可変抵抗回路網、２および３は
その電源端子、４はその出力端子、５は演算増幅
器、６はその帰還抵抗、７はアナログ信号出力端
子、８は基準電圧源である。
可変抵抗回路網１は、例えばＲ―2R型と呼ば
れるはしご型抵抗回路網で構成され、１ビツトご
とにはしご状に接続された抵抗Ｒおよび抵抗２Ｒ
と、アナログスイツチS1，S2……Soとを備えてい
る。スイツチS1，S2……Soとしては一般にトラン
ジスタスイツチが用いられ、ｎ個のデイジタル信
号入力端子t1，t2……toにそれぞれ与えられるデ
イジタル入力端子B1，B2……Boが「１」か「０」
かによつてオン、オフするように制御される。
れるはしご型抵抗回路網で構成され、１ビツトご
とにはしご状に接続された抵抗Ｒおよび抵抗２Ｒ
と、アナログスイツチS1，S2……Soとを備えてい
る。スイツチS1，S2……Soとしては一般にトラン
ジスタスイツチが用いられ、ｎ個のデイジタル信
号入力端子t1，t2……toにそれぞれ与えられるデ
イジタル入力端子B1，B2……Boが「１」か「０」
かによつてオン、オフするように制御される。
以上の構成において、可変抵抗回路網１の電源
端子２，３間に基準電圧源８より基準電圧Vrefを
加えた状態で、デイジタル入力信号入力端子t1，
t2……toにそれぞれデイジタル入力信号B1，B2…
…Boが与えられると、それらに対応したアナロ
グ出力信号Vputがアナログ信号出力端子７から得
られる。ここで抵抗６の値をR1とすれば、アナ
ログ出力信号Vputは下記の(1)式であらわされる。
端子２，３間に基準電圧源８より基準電圧Vrefを
加えた状態で、デイジタル入力信号入力端子t1，
t2……toにそれぞれデイジタル入力信号B1，B2…
…Boが与えられると、それらに対応したアナロ
グ出力信号Vputがアナログ信号出力端子７から得
られる。ここで抵抗６の値をR1とすれば、アナ
ログ出力信号Vputは下記の(1)式であらわされる。
Vput＝−2VrefR1／Ｒ〔B1／21＋B2／22＋…＋Bo／2n〕
……(1) このようなはしご型の可変抵抗回路網１は、抵
抗値がＲと２Ｒの２種類の抵抗を用いるだけでよ
く、またそれらの抵抗は、高精度の抵抗比を要求
されはするが、絶対抵抗値はそれほどの精度を必
要としないため、スイツチS1，S2……Soとともに
モノリシツク化するのに適した回路とされてい
る。また上記(1)式で明らかなように、アナログ出
力電圧VputがR1／Ｒに比例するため、抵抗６を可
変抵抗回路網１と同一のICチツプ内に組込んだ
構成とすれば、その限りにおいては、アナログ出
力電圧Vputの精度を向上させることができる。
……(1) このようなはしご型の可変抵抗回路網１は、抵
抗値がＲと２Ｒの２種類の抵抗を用いるだけでよ
く、またそれらの抵抗は、高精度の抵抗比を要求
されはするが、絶対抵抗値はそれほどの精度を必
要としないため、スイツチS1，S2……Soとともに
モノリシツク化するのに適した回路とされてい
る。また上記(1)式で明らかなように、アナログ出
力電圧VputがR1／Ｒに比例するため、抵抗６を可
変抵抗回路網１と同一のICチツプ内に組込んだ
構成とすれば、その限りにおいては、アナログ出
力電圧Vputの精度を向上させることができる。
しかしながら、第１図に示された従来のDA変
換器においては、上記(1)式で明らかなように、ア
ナログ出力電圧VputがR1／Ｒのみでなく、基準電
圧Vrefにも依存するため、高精度のDA変換器を
得ようとすれば、基準電圧Vrefの温度変化等にも
とづく電圧変動をきわめて小さい値に抑える必要
があり、このため、きわめて高精度の基準電圧源
が要求されるが、そのような高精度の基準電圧源
を得ることは容易でなく、したがつて第１図に示
された従来のDA変換器によつてはアナログ出力
電圧Vputの精度を向上させることが困難であると
いう難点があつた。
換器においては、上記(1)式で明らかなように、ア
ナログ出力電圧VputがR1／Ｒのみでなく、基準電
圧Vrefにも依存するため、高精度のDA変換器を
得ようとすれば、基準電圧Vrefの温度変化等にも
とづく電圧変動をきわめて小さい値に抑える必要
があり、このため、きわめて高精度の基準電圧源
が要求されるが、そのような高精度の基準電圧源
を得ることは容易でなく、したがつて第１図に示
された従来のDA変換器によつてはアナログ出力
電圧Vputの精度を向上させることが困難であると
いう難点があつた。
本発明は、上述した点に鑑みてなされたもの
で、基準電圧の精度に依存しない高精度のDA変
換器を提供することを目的とする。
で、基準電圧の精度に依存しない高精度のDA変
換器を提供することを目的とする。
そこで本発明は、１対のトランジスタを含む差
動増幅器と、非反転入力端子が基準電圧源の一端
に、出力端子が上記１対のトランジスタのベース
にそれぞれ接続された１対の演算増幅器と、これ
ら１対の演算増幅器の反転入力端子と出力端子と
の間にアノード側を出力端子側として接続された
１対のダイオードとを設け、一方の演算増幅器の
反転入力端子と基準電圧源の他端との間に前記可
変抵抗回路網を接続し、他方の演算増幅器の反転
入力端子と基準電圧源の他端との間に基準固定抵
抗を接続し、差動増幅器を構成する１対のトラン
ジスタのコレクタ電流の比にもとづいてアナログ
出力信号を得てるようにしている。
動増幅器と、非反転入力端子が基準電圧源の一端
に、出力端子が上記１対のトランジスタのベース
にそれぞれ接続された１対の演算増幅器と、これ
ら１対の演算増幅器の反転入力端子と出力端子と
の間にアノード側を出力端子側として接続された
１対のダイオードとを設け、一方の演算増幅器の
反転入力端子と基準電圧源の他端との間に前記可
変抵抗回路網を接続し、他方の演算増幅器の反転
入力端子と基準電圧源の他端との間に基準固定抵
抗を接続し、差動増幅器を構成する１対のトラン
ジスタのコレクタ電流の比にもとづいてアナログ
出力信号を得てるようにしている。
以下本発明の一実施例を第２図を参照して説明
する。なお、第２図においては、第１図との対応
部分には同一の符号が付されており、その部分の
詳細な説明は省略するが、１対の演算増幅器９
ａ，９ｂ、１対の対数圧縮用ダイオード１０ａ，
１０ｂ，可変抵抗回路網１および基準固定抵抗１
１、１対のトランジスタ１２ａ，１２ｂによつて
構成された差動増幅器１３等を備えている。
する。なお、第２図においては、第１図との対応
部分には同一の符号が付されており、その部分の
詳細な説明は省略するが、１対の演算増幅器９
ａ，９ｂ、１対の対数圧縮用ダイオード１０ａ，
１０ｂ，可変抵抗回路網１および基準固定抵抗１
１、１対のトランジスタ１２ａ，１２ｂによつて
構成された差動増幅器１３等を備えている。
一方の演算増幅器９ａの非反転入力端子は可変
抵抗回路網１の電源端子２とともに基準電圧源８
の一方の端子に接続され、反転入力端子は可変抵
抗回路網１の出力端子４に接続されている。また
この反転入力端子と出力端子との間に、ダイオー
ド１０ａがそのアノード側を出力端子側として接
続されている。他方の演算増幅器９ｂの非反転入
力端子も基準電圧源８の一方の端子に接続され、
反転入力端子には、基準固定抵抗１１（抵抗値を
Rrefとする）の一端が接続されている。基準固定
抵抗１１の他端は、基準電圧源８の他方の端子に
接続されている。また、反転入力端子と出力端子
との間にダイオード１０ｂが接続されている。差
動増幅器１３を構成するトランジスタ１２ａ，１
２ｂのベースは、それれぞれ演算増幅器９ａ，９
ｂの出力端子に接続されている。またトランジス
タ１２ａ，１２ｂのエミツタには定電流源が接続
されている。
抵抗回路網１の電源端子２とともに基準電圧源８
の一方の端子に接続され、反転入力端子は可変抵
抗回路網１の出力端子４に接続されている。また
この反転入力端子と出力端子との間に、ダイオー
ド１０ａがそのアノード側を出力端子側として接
続されている。他方の演算増幅器９ｂの非反転入
力端子も基準電圧源８の一方の端子に接続され、
反転入力端子には、基準固定抵抗１１（抵抗値を
Rrefとする）の一端が接続されている。基準固定
抵抗１１の他端は、基準電圧源８の他方の端子に
接続されている。また、反転入力端子と出力端子
との間にダイオード１０ｂが接続されている。差
動増幅器１３を構成するトランジスタ１２ａ，１
２ｂのベースは、それれぞれ演算増幅器９ａ，９
ｂの出力端子に接続されている。またトランジス
タ１２ａ，１２ｂのエミツタには定電流源が接続
されている。
以上の構成において、いま、トランジスタ１２
ａおよび１２ｂのベース電位をそれぞれVa，Vb，
コレクタ電流をそれぞれIa，Ibとすれば、Ia／Ib
は下記の(2)式であらわされる。
ａおよび１２ｂのベース電位をそれぞれVa，Vb，
コレクタ電流をそれぞれIa，Ibとすれば、Ia／Ib
は下記の(2)式であらわされる。
Ia／Ib＝exp（Va−Vb）ｑ／kT ……(2)
但し、ｑは電子電荷、ｋはボルツマン常数、Ｔ
は絶対温度である。
は絶対温度である。
トランジスタ１２ａのベース電位Vaは、ダイ
オード１０ａのカソード電位にダイオード１０ａ
の順方向電位を加えたものであり、またダイオー
ド１０ａのカソードが演算増幅器９ａの反転入力
端子に接続され、かつ演算増幅器９ａの非反転入
力端子の電位が基準電圧Vrefとなされているた
め、ダイオード１０ａのカソード電位はVrefと等
しくなる。したがつて、ダイオード１０ａに流れ
る電流をＩ、飽和電流をI0とすれば、 Va＝Vref＋kT／ｑlnＩ／I0 ……(3) 同様にダイオード１０ｂに流れる電流をIrefと
すれば Vb＝Vref＋kT／ｑlnIref／I0 ……(4) したがつて、(2)，(3)，(4)式より Ia／Ib＝Ｉ／Iref ……(5) となる。
オード１０ａのカソード電位にダイオード１０ａ
の順方向電位を加えたものであり、またダイオー
ド１０ａのカソードが演算増幅器９ａの反転入力
端子に接続され、かつ演算増幅器９ａの非反転入
力端子の電位が基準電圧Vrefとなされているた
め、ダイオード１０ａのカソード電位はVrefと等
しくなる。したがつて、ダイオード１０ａに流れ
る電流をＩ、飽和電流をI0とすれば、 Va＝Vref＋kT／ｑlnＩ／I0 ……(3) 同様にダイオード１０ｂに流れる電流をIrefと
すれば Vb＝Vref＋kT／ｑlnIref／I0 ……(4) したがつて、(2)，(3)，(4)式より Ia／Ib＝Ｉ／Iref ……(5) となる。
また、ダイオード１０ａに流れる電流Ｉは、可
変抵抗回路網１の端子４と３との間に流れる電流
に等しいから、電流Ｉは(1)式より Ｉ＝2Vref／Ｒ〔B1／21＋B2／22＋…＋Bo／2n〕……(
6) 同様に、ダイオード１０ｂに流れる電流Irefは、 Iref＝Vref／Rref ……(7) (5)，(6)，(7)式より Ia／Ib＝2Rref／Ｒ〔B1／21＋B2／22＋…＋Bo／2n〕
……(8) となる。(8)式より明らかなように、電流比Ia／Ib
は、基準電圧Vrefに依存せず、デイジタル入力信
号と抵抗比Rref／Ｒのみに依存する。
変抵抗回路網１の端子４と３との間に流れる電流
に等しいから、電流Ｉは(1)式より Ｉ＝2Vref／Ｒ〔B1／21＋B2／22＋…＋Bo／2n〕……(
6) 同様に、ダイオード１０ｂに流れる電流Irefは、 Iref＝Vref／Rref ……(7) (5)，(6)，(7)式より Ia／Ib＝2Rref／Ｒ〔B1／21＋B2／22＋…＋Bo／2n〕
……(8) となる。(8)式より明らかなように、電流比Ia／Ib
は、基準電圧Vrefに依存せず、デイジタル入力信
号と抵抗比Rref／Ｒのみに依存する。
したがつて、電流IaおよびIbにもとづいて、両
者の比Ia／Ibをあらわすアナログ信号を求めれ
ば、そのアナログ信号が基準電圧Vrefの変動に依
存しない所望のアナログ出力信号となる。この場
合のアナログ出力信号を得る手段としては、例え
ば公知のギルバート回路を用いればよい。
者の比Ia／Ibをあらわすアナログ信号を求めれ
ば、そのアナログ信号が基準電圧Vrefの変動に依
存しない所望のアナログ出力信号となる。この場
合のアナログ出力信号を得る手段としては、例え
ば公知のギルバート回路を用いればよい。
以上の説明から明らかなように、本発明によれ
ば、差動増幅器を構成する１対のトランジスタの
コレクタ電流比が、基準電圧に依存しないことに
着目して、そのコレクタ電流比にもとづいてアナ
ログ出力電圧を得るように構成したので、高精度
の基準電圧源を用いることなしに高精度のDA変
換器を容易に得ることができる。
ば、差動増幅器を構成する１対のトランジスタの
コレクタ電流比が、基準電圧に依存しないことに
着目して、そのコレクタ電流比にもとづいてアナ
ログ出力電圧を得るように構成したので、高精度
の基準電圧源を用いることなしに高精度のDA変
換器を容易に得ることができる。
なお、上記コレクタ電流比は抵抗比Rref／Ｒに
依存するが、抵抗Rref，Ｒの絶対精度には依存し
ないため、可変抵抗回路網１と基準固定抵抗１１
とを単一のMOSICチツプ内に形成することによ
り、抵抗比Rref／Ｒを一定のものとすることがで
きる。
依存するが、抵抗Rref，Ｒの絶対精度には依存し
ないため、可変抵抗回路網１と基準固定抵抗１１
とを単一のMOSICチツプ内に形成することによ
り、抵抗比Rref／Ｒを一定のものとすることがで
きる。
第１図は従来のDA変換器の回路図、第２図は
本発明によるDA変換器の一実施例の回路図であ
る。 １…可変抵抗回路網、２，３…可変抵抗回路網
の電源端子、４…可変抵抗回路網の出力端子、８
…基準電圧源、９ａ，９ｂ…演算増幅器、１０
ａ，１０ｂ…ダイオード、１１…基準固定抵抗、
１２ａ，１２ｂ…トランジスタ、１３…差動増幅
器、１４…定電流源。
本発明によるDA変換器の一実施例の回路図であ
る。 １…可変抵抗回路網、２，３…可変抵抗回路網
の電源端子、４…可変抵抗回路網の出力端子、８
…基準電圧源、９ａ，９ｂ…演算増幅器、１０
ａ，１０ｂ…ダイオード、１１…基準固定抵抗、
１２ａ，１２ｂ…トランジスタ、１３…差動増幅
器、１４…定電流源。
Claims (1)
- 【特許請求の範囲】 １ 第１のトランジスタと第２のトランジスタに
より差動対をなす差動増幅器と、 該差動増幅器の前記第１のトランジスタのベー
スに出力端子の出力信号を導出し、正相入力端子
に基準電圧源による基準電圧が印加され、前記出
力端子と逆相入力端子間に第１のダイオードを介
在接続した第１の演算増幅器と、 該第１の演算増幅器の前記正相入力端子と前記
逆相入力端子間に介在接続され、入力デイジタル
信号に呼応して抵抗値が制御される可変抵抗回路
網と、 前記差動増幅器の前記第２のトランジスタのベ
ースに出力端子が接続され、正相入力端子に基準
電圧が印加されるとともに、出力端子と逆相入力
端子間に第２のダイオードを介在接続した第２の
演算増幅器と、 該第２の演算増幅器に接続された前記第２のダ
イオードに流れる電流の値を規定する電流値規定
手段と を有し、前記デイジタル入力信号値に起因する前
記可変抵抗回路網の抵抗値に応じたアナログ電流
値を前記差動増幅器のコレクタ出力端側に出力す
ることを特徴とするDA変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4255884A JPS60186118A (ja) | 1984-03-06 | 1984-03-06 | Ｄａ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4255884A JPS60186118A (ja) | 1984-03-06 | 1984-03-06 | Ｄａ変換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60186118A JPS60186118A (ja) | 1985-09-21 |
| JPS649775B2 true JPS649775B2 (ja) | 1989-02-20 |
Family
ID=12639367
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4255884A Granted JPS60186118A (ja) | 1984-03-06 | 1984-03-06 | Ｄａ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60186118A (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57118433A (en) * | 1981-01-16 | 1982-07-23 | Matsushita Electric Ind Co Ltd | Digital-to-analog converter |
-
1984
- 1984-03-06 JP JP4255884A patent/JPS60186118A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60186118A (ja) | 1985-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4642551A (en) | Current to voltage converter circuit | |
| JPS6214783B2 (ja) | ||
| JPS6144360B2 (ja) | ||
| EP0439071B1 (en) | Logarithmic amplifier | |
| JPH0152783B2 (ja) | ||
| JPH0846465A (ja) | 利得回路を制御する装置及び方法 | |
| JPH0265514A (ja) | 差動増幅回路 | |
| JPS5820482B2 (ja) | 増巾器 | |
| JPH01318308A (ja) | 対数増幅器 | |
| JPS6257128B2 (ja) | ||
| US4370608A (en) | Integrable conversion circuit for converting input voltage to output current or voltage | |
| JPS649775B2 (ja) | ||
| JPS5926070B2 (ja) | 対数変換器 | |
| JP2665840B2 (ja) | 電圧電流変換回路 | |
| JPS60164822A (ja) | 直流電圧発生回路 | |
| JP3129071B2 (ja) | 電圧制御増幅器 | |
| JP3043044B2 (ja) | Ｄ／ａ変換回路 | |
| JPH0462608B2 (ja) | ||
| JPS62173807A (ja) | 定電流源バイアス回路 | |
| JPH0833787B2 (ja) | 電圧基準回路 | |
| JPS60130220A (ja) | Ｄａ変換器 | |
| JP3277319B2 (ja) | 乗算器回路 | |
| JPH06223211A (ja) | 対数増幅器 | |
| JPH0448011Y2 (ja) | ||
| JPH0330828B2 (ja) |