JPWO2006123738A1 - Ｄｃ／ｄｃコンバータ - Google Patents

Abstract

主スイッチング素子Ｓ１及び従スイッチング素子Ｓ２を有するとともにコイルＬ１を介して負荷に電力を供給するＤＣ／ＤＣコンバータにおいて、前記従スイッチング素子Ｓ２がオフしてから両スイッチング素子Ｓ１、Ｓ２の接続点の電圧が所定の閾値に達するまでの時間tdifに基づき後の周期における前記従スイッチング素子Ｓ２のオフ時間を制御するようにした。

Description

本発明はＤＣ／ＤＣコンバータに関し、特に主スイッチング手段及び従スイッチング手段を交互にオン乃至オフさせることにより所定の直流出力電圧を得る場合に適用して有用なものである。

ＤＣ電源の出力電圧を降圧乃至昇圧して所定の直流出力電圧を得る用途、例えば携帯電話の電源回路としてＤＣ／ＤＣコンバータが汎用されている。このＤＣ／ＤＣコンバータは、スイッチング素子をオン／オフさせ、このときのオン／オフ期間を制御することにより、直流入力電圧を所定の直流出力電圧に変換するものである。ここで、スイッチング素子には、一般にＭＯＳＦＥＴを用いている。

この種のＤＣ／ＤＣコンバータでは、コイルを有している。このため、前記スイッチング素子のオフ期間に前記コイルに蓄積された電気的なエネルギを放出させるための閉回路を形成する必要があり、古くは環流ダイオードにより前記閉回路を形成していた。

ところが、環流ダイオードを用いた場合、その順方向電圧降下が比較的大きいので、この部分での電力消費により当該ＤＣ／ＤＣコンバータの効率の低下を招来するという問題があった。

そこで、前記環流ダイオードの代わりにスイッチング素子であるＭＯＳＦＥＴを用い、ＭＯＳＦＥＴ自体のスイッチング機能を利用して前記順方向電圧降下を低減するＤＣ／ＤＣコンバータが提案されている。ちなみに、環流ダイオードの順方向電圧に較べてＭＯＳＦＥＴのオン抵抗による電圧ロスは小さく、その分損失も小さくなる。

ところで、環流ダイオードをスイッチング素子で代替したＤＣ／ＤＣコンバータにおいては、通常ＭＯＳＦＥＴで形成する２個のスイッチング素子を相互に直列に接続している。すなわち、出力電圧を所望の値に変換するためのスイッチング素子（以下、これを主スイッチング素子という。）と、この主スイッチング素子のオフ期間において前記コイルに蓄積されたエネルギを放出させるスイッチング素子（以下、これを従スイッチング素子という。）とを相互に直列に接続しており、例えば降圧ＤＣ／ＤＣコンバータでは、両スイッチング素子の接続点からコイルを介して直流出力電圧を取り出すように構成している。

ところが、この種のＤＣ／ＤＣコンバータにおいては、主スイッチング素子がオフ状態で、且つ従スイッチング素子がオン状態であるモードにおいて、従スイッチング素子をオフ状態に切り換えた場合には、コイルに蓄積されたエネルギに基づく電流が主スイッチング素子の寄生ダイオードを介してＤＣ電源に流れ込むという有害な現象を生起する場合がある。

そこで、かかる有害な現象を回避すべく、従来技術に係るこの種のＤＣ／ＤＣコンバータにおいては、従スイッチング素子に流れるコイル電流を監視し、このコイル電流がゼロになった時点を検出して従スイッチング素子をオフ状態に切り換えている。有害な現象は、これがゼロになった後、発生するからである。

したがって、主スイッチング素子と従スイッチング素子とを有し、これらを交互にオン／オフさせて所定の直流出力電圧を得る従来技術に係るＤＣ／ＤＣコンバータにおいては、前記コイル電流（特にその方向）を検出すべく電流検出回路を設けている。かかる電流検出回路は、例えば従スイッチング素子のオン抵抗を利用するか、または直列に電流検出用の抵抗を接続しておき、この抵抗の両端の電圧を比較器で比較して監視することにより実現し得る。すなわち、前記抵抗の両端の電圧がゼロになったことで検出対象であるコイル電流がゼロになったことを検出し得る。

なお、主スイッチング素子と従スイッチング素子とを有し、これらを交互にオン／オフすることにより所定電圧の直流出力電圧を得るＤＣ／ＤＣコンバータを開示する公知文献として次の特許文献が存在する。

実用新案登録２５５５２４５号公報 特許第３６３７９０４号公報

ところで、前記電流検出回路は、電流検出手段として非常に小さい値の電流検出抵抗や従スイッチング素子のオン抵抗を用いるため検出電圧レベルは非常に小さく、よって高速・高精度で当該電流がゼロになった時点を迅速に検出する必要がある。したがって、例えば前述の如く比較器を含む場合、この比較器は高速・高精度のものを使用する必要があり、それ自体が高コストになるばかりでなく、高速・高精度の電流検出回路を構成することにより、この電流検出回路自体に要する駆動電流が大きくなり、その分当該ＤＣ／ＤＣコンバータの小型化や高効率化を図る場合の障害要素となる。電流検出回路としてスイッチング素子と直列に抵抗を入れた場合では、その抵抗自体で電力損失が発生し、高効率化への障害になってしまう。また、検出電圧レベルが小さいことにより高速応答が困難となるため、比較器のオフセットによるズレや応答ディレーにより動作が不安定となる場合がある。これらは、特に当該ＤＣ／ＤＣコンバータのＩＣチップ化を図る場合には、致命的な欠点となる。

本発明は、上記従来技術に鑑み、主、従のスイッチング手段を交互にオン／オフさせて所望の直流出力電圧を得るＤＣ／ＤＣコンバータにおいて、コイルに流れる電流の極性が反転することによる有害な現象を除去すると同時に、高効率化や、ＩＣチップ化を含めその小型化及びコストの低減に資することができるＤＣ／ＤＣコンバータを提供することを目的とする。

上記目的を達成する本発明の構成は、次の点を特徴とする。

１） 直列に接続した２つのスイッチング手段と、両スイッチング手段の接続点に接続したコイルとを備えて直流入力電圧を所定の直流出力電圧に変換するとともに前記コイルを介して負荷に電力を供給するＤＣ／ＤＣコンバータにおいて、
前記コイルにエネルギを蓄積する際にオンするスイッチング手段を主スイッチング手段とする一方、前記コイルに蓄積したエネルギを出力側へ送出する際にオンするスイッチング手段を従スイッチング手段とするとき、前記従スイッチング手段がオフしてから前記両スイッチング手段の接続点の電圧が所定の閾値に達するまでの時間に基づき後の周期における前記従スイッチング手段のオン時間を制御するように構成した制御手段を有すること。

２） 上記１）において、
前記制御手段は、前記コイルを流れる電流の極性が反転しないように後の周期における前記従スイッチング手段のオン時間を制御するように構成したこと。

３） 上記１）又は２）において、
次の周期における前記従スイッチング手段のオフ時間は、前記従スイッチング手段がオフしてから前記両スイッチング手段の接続点の電圧が所定の閾値に達するまでの間に容量に蓄積した電位に基づき制御すること。

４） 上記３）において、
前記容量に蓄積した電位は、各周期毎に前記従スイッチング手段のオフに先立ち所定値だけ電位を制御すること。

５） 上記１）乃至４）のＤＣ／ＤＣコンバータは、
降圧コンバータ又は昇圧コンバータの何れかであること。

６） 上記１）乃至４）のＤＣ／ＤＣコンバータは、
前記制御部が、前記主スイッチング手段のスイッチングパルスを得るため、ＰＷＭ方式、ＰＦＭ方式又はＰＷＭ方式とＰＦＭ方式との双方の何れかを採用するものであること。

本発明によれば、従スイッチング手段のオフから前記両スイッチング手段の接続点の電圧が容易に検出できる様設定された所定の閾値に達するまでの時間に基づき後の周期における前記従スイッチング手段のオフ時間を、前記コイル電流の極性が反転しないように制御しているので、高速な応答の必要がなく、低消費電流化を図ることができる。

本発明の実施の形態に係る降圧コンバータであるＤＣ／ＤＣコンバータをその制御回路とともに示す回路図である。 図１に示す制御部におけるシンクブロックの具体的な構成の一例を示す回路図である。 図１に示す制御部の各部の信号に基づくタイミングチャート（非連続モードで従スイッチング素子Ｓ２のオン期間を広げる場合）を示す波形図である。 図１に示す制御部の各部の信号に基づくタイミングチャート（非連続モードで負荷が軽くなる場合）を示す波形図である。 図１に示す制御部の各部の信号に基づくタイミングチャート（連続モードの場合）を示す波形図である。 主スイッチング素子Ｓ１をＰＦＭ方式で制御する場合の各部の信号に基づくタイミングチャートを示す波形図である。 本発明の実施の形態に係る昇圧コンバータであるＤＣ／ＤＣコンバータをその制御回路とともに示す回路図である。

符号の説明

Ｓ１，Ｓ１１ 主スイッチング素子
Ｓ２，Ｓ１２ 従スイッチング素子
Ｃ０ 平滑コンデンサ
Ｌ１ コイル
Ａ ＰＷＭ信号発生部
Ｂ バッファ部
Ｃ スイッチング信号制御部
１ 誤差増幅器
２，１７ 比較器
１５ １ショットブロック
１６ シンクブロック
１８，１９ ＲＳフリップフロップ
２０，２１，２２ 定電流源
Ｉ１，Ｉ２，Ｉ３ 定電流
Ｓ３，Ｓ４ スイッチング素子
S1_G，S11_G スイッチングパルス
S2_G，S12_G スイッチングパルス
VLx 電圧信号
ILx コイル電流
S2on_B スイッチングパルス
V_2chg，V_2on 電圧
S2_DRV_1SHOT １ショットパルス
T_S2_DIF パルス信号
S2_SYNC パルス信号

以下本発明の実施の形態を図面に基づき詳細に説明する。

図１は本発明の実施の形態に係る降圧ＤＣ／ＤＣコンバータをその制御回路とともに示す回路図である。

本形態に係るＤＣ／ＤＣコンバータでは、逆並列に寄生ダイオードＤ１が並列に接続されたＭＯＳＦＥＴで形成した主スイッチング素子Ｓ１と、コイルＬ１とを直列に接続する一方、主スイッチング素子Ｓ１とコイルＬ１との接続点に、寄生ダイオードＤ２が並列に接続されたＭＯＳＦＥＴで形成した従スイッチング素子Ｓ２を接続し、前記コイルＬ１及び出力端子ＴＯを介して直流出力電圧Ｖｏｕｔを取り出し得る。ここで、主スイッチング素子Ｓ１はコイルＬ１にエネルギを蓄積する際にオンするスイッチング手段で、従スイッチング素子Ｓ２はコイルＬ１に蓄積したエネルギを出力側へ送出する際にオンするスイッチング手段である。また、寄生ダイオードＤ２は環流ダイオードとして機能する。

かかるＤＣ／ＤＣコンバータにおいては、制御部で前記主スイッチング素子Ｓ１及び従スイッチング素子Ｓ２を交互にオン乃至オフさせる制御を行うとともに、このときの主スイッチング素子Ｓ１のオン時間を制御することによりＤＣ電源（図示せず。）の直流出力電圧（当該ＤＣ／ＤＣコンバータの直流入力電圧）を降圧して前記出力端子ＴＯから所定の直流出力電圧Ｖｏｕｔを得る。すなわち、直流出力電圧Ｖｏｕｔは、主スイッチング素子Ｓ１のオン時間（デューティ）で規定される。また、主スイッチング素子Ｓ１のオン期間でコイルＬ１に蓄積された電気的なエネルギは、主スイッチング素子Ｓ１のオフ期間に従スイッチング素子Ｓ２及びその寄生ダイオードＤ２を介して環流することにより放出される。なお、図中、Ｃ０は直流出力電圧Ｖｏｕｔの平滑用のコンデンサである。

上記主スイッチング素子Ｓ１及び従スイッチング素子Ｓ２のオン／オフ制御を行う制御部は、ＰＷＭ信号発生部Ａ、バッファ部Ｂ及びスイッチング信号制御部Ｃを有しており、主スイッチング素子Ｓ１及び従スイッチング素子Ｓ２とともに構成してある。

ＰＷＭ信号発生部Ａでは、直流出力電圧Ｖｏｕｔを抵抗Ｒ１、Ｒ２及びキャパシタＣ１で分割して誤差増幅器１に印加する。この誤差増幅器１には、基準電圧ＶＲＥＦも印加してある。この結果、誤差信号Ｓ２１を得る。比較器２では、前記誤差信号Ｓ２１と、発振器ＯＳＣが送出する三角波Ｓ２２とを比較し、その出力信号としてＰＷＭ信号Ｓ２３を得る。

ＰＷＭ信号Ｓ２３は、バッファアンプ３乃至このバッファアンプ３とインバータ４とを介してバッファ部Ｂに至る。バッファ部Ｂは２個のノア回路５、６及び８個のインバータ回路７乃至１４で構成してあり、前記ＰＷＭ信号Ｓ２３に基づき主スイッチング素子Ｓ１及び従スイッチング素子Ｓ２を交互にオン乃至オフさせる。

本形態において、主スイッチング素子Ｓ１は、Ｐチャンネルの素子であるので、バッファ部Ｂの出力信号S1_GがＬ状態のときオン状態となり、従スイッチング素子Ｓ２は、Ｎチャンネルの素子であるので、バッファ部Ｂの出力信号S2_GがＨ状態のときオン状態となる。なお、バッファ部Ｂは、勿論、図１の構成に限定されるものではない。

スイッチング信号制御部Ｃは、主スイッチング素子Ｓ１及び従スイッチング素子Ｓ２の接続点の電圧信号VLxを検出しており、従スイッチング素子Ｓ２がオフしてから前記電圧信号VLxが所定の閾値に達するまでの時間に基づきコイルＬ１を流れるコイル電流ILxの極性が反転しないように後の周期における前記従スイッチング素子Ｓ２のオフ時間を制御する。ちなみに、コイル電流ILxは図に矢印で示す方向を正とする。

ここで、本形態にかかるスイッチング信号制御部Ｃは、１ショットブロック１５とシンクブロック１６とを有している。１ショットブロック１５は従スイッチング素子Ｓ２をオンするスイッチングパルスS2_Gの立ち上がりでＨ状態となって所定時間持続する１ショットパルスS2_DRV_1SHOTを発生する。シンクブロック１６は、電圧信号VLxを入力するとともに、従スイッチング素子Ｓ２をオン／オフするタイミング、特にオフするタイミングを規定するパルス信号S2_SYNCを発生する。

図２はシンクブロック１６の具体的な構成の一例を示す回路図である。同図中、１７は比較器、１８，１９はＲＳフリップフロップ回路、２０，２１，２２は定電流源、２３，２４はナンド回路、２５はインバータ、Ｓ３，Ｓ４，Ｓ５はスイッチング素子である。

同図に示すように、ＲＳフリップフロップ回路１８は、従スイッチング素子Ｓ２をオンするスイッチングパルスS2_Gで立ち上がってＨ状態となる１ショットパルスS2_DRV_1SHOTの立ち上がりでセットされ、比較器１７の出力信号でリセットされる。本例ではこのＲＳフリップフロップ回路１８のＱＢ出力（反転出力）を利用しているので、比較器１７のリセット時の出力信号がＨ状態に立ち上がる時にパルス信号S2_SYNCがＬ状態に立ち下がる。この結果、従スイッチング素子Ｓ２をオフ状態とする。

ＲＳフリップフロップ回路１９も前記１ショットパルスS2_DRV_1SHOTの立ち上がりでセットされる。一方、ＲＳフリップフロップ回路１９のリセットは電圧信号VLxが所定の閾値に達した時点で行われる。ここで、閾値としては、コイル電流ILxの極性の反転を先行して反映するパラメータであれば特に制限はない。例えば、ＲＳフリップフロップ回路１９のロジックレベル（動作電圧とＧＮＤとの中間電位）、ＭＯＳＦＥＴの閾値（０．７Ｖ程度）、ＧＮＤレベル（０Ｖ）等が好適である。これらは容易に検出できる値である。

キャパシタCS2onはスイッチング素子Ｓ３がオフ状態の間、定電流源２０が供給する定電流Ｉ１で徐々に充電され、比較器１７の非反転入力端子に電圧V_S2onを印加する。ここで、スイッチング素子Ｓ３は、スイッチングパルスS2on_BがＨ状態のとき、換言すれば主スイッチング素子Ｓ１がオン状態となる期間にブランク期間を加えた期間オン状態となり、定電流源２０によるキャパシタCS2onへの充電を中断させる。

キャパシタCS2chgはスイッチング素子Ｓ４がオン状態で、スイッチング素子Ｓ５がオフ状態の間、定電流源２１が供給する定電流Ｉ２で徐々に充電され、比較器１７の反転入力端子に電圧V_S2chgを印加する。すなわち、スイッチング素子Ｓ４は、パルス信号S2_SYNCがＬ状態、換言すれば従スイッチング素子Ｓ２がオフ状態となった時点から電圧信号VLxが閾値に達した時点までの期間オン状態となり、定電流源２１によるキャパシタCS2chgへの充電を行わせる。本形態では、従スイッチング素子Ｓ２がオフ状態となった時点から電圧信号VLxが閾値に達する時点までの期間を後の周期に反映させることで所期の目的を達成している。

一方、スイッチング素子Ｓ５は１ショットパルスS2_DRV_1SHOTがＨ状態の期間オン状態となり、定電流源２２の定電流Ｉ３でキャパシタCS2chgに充電された電荷を引き抜く。この結果、電圧V_S2chgは若干下がる。このことは、比較器１７の反転入力端子に印加する比較基準電圧がその分下がったことを意味する。

次に、図１に示す制御部の各部の信号に基づくタイミングチャートを示す波形図を用いて全体の動作を説明する。

図３は電流非連続期間で、従スイッチング素子Ｓ２のオン時間（tsync）が短くオフ時間が長い場合の各部の波形を示す波形図である。ここで、電流非連続期間とは、ＰＷＭ信号Ｓ３（図１参照）が形成する１周期Ｐ内で主スイッチング素子Ｓ１がターンオンした瞬間、コイル電流ILxが０ｍＡから始まり、ターンオフ後０ｍＡに戻るような期間をいう。換言すれば、１周期Ｐ内でコイル電流ILxが０ｍＡとなる期間を有する場合である。

図３に示すように、スイッチングパルスS1_Gは、これがＬ状態に変化する際にＰ型のＭＯＳＦＥＴである主スイッチング素子Ｓ１をターンオンするとともに、Ｈ状態に変化する際にターンオフする。スイッチングパルスS2_Gは、これがＨ状態に変化する際にＮ型のＭＯＳＦＥＴである従スイッチング素子Ｓ２をターンオンするとともに、Ｌ状態に変化する際にターンオフする。このことにより、主スイッチング素子Ｓ１及び従スイッチング素子Ｓ２が交互にオンする。

この結果、コイル電流ILxは、主スイッチング素子Ｓ１のターンオンの時点から漸増して主スイッチング素子Ｓ１ターンオフの時点でピークになり、以後漸減する。

一方、電圧信号VLxは、従スイッチング素子Ｓ２をオフしてから電圧信号VLxが所定の閾値に達するまでの時間tdifが次の周期Ｐにおいて従スイッチング素子Ｓ２のオン時間（tsync）に反映するよう制御される。すなわち、先行する周期Ｐにおける従スイッチング素子Ｓ２のオン時間（tsync）と従スイッチング素子Ｓ２をオフしてから電圧信号VLxが所定の閾値に達するまでの時間tdifとを合わせた時間が、次の周期Ｐでも同じになるようにtsyncを長くするとともに、tdifを短くする。この点を詳細に分説すると次の通りである。

１） スイッチングパルスS2on_Bは、前述の如く、主スイッチング素子Ｓ１がオン状態となる期間にブランク期間を加えた期間オン状態となり、定電流源２０によるキャパシタCS2onへの充電を中断させる。したがって、従スイッチング素子Ｓ２のオン期間はスイッチングパルスS2on_BがＬ状態であるので、スイッチング素子Ｓ３はオフ状態となりキャパシタCS2onが充電される。

２） この結果、電圧V_S2onは、スイッチングパルスS2on_BがＨ状態に立ち上がるまで直線的に漸増する。

３） １ショットパルスS2_DRV_1SHOTは、スイッチングパルスS2_Gの立ち上がりに同期して立ち上がる。

４） パルス信号T_S2_DIFは、１ショットパルスS2_DRV_1SHOTでセットされるＲＳフリップフロップ回路１９のＱＢ出力（反転出力）及びパルス信号S2_SYNCに基く信号である。

したがって、従スイッチング素子Ｓ２がオフ状態になった時点から電圧信号VLxが所定の閾値になるまでの間、すなわち時間tdifではＬ状態となる。この結果、スイッチング素子Ｓ４はオン状態となる。

５） 電圧V_S2chgはスイッチング素子Ｓ４がオン状態の間、すなわち時間tdifではキャパシタCS2chgが充電される結果、直線的に漸増する。この電圧V_S2chgが増加量が時間tdifを反映している。

なお、１ショットパルスS2_DRV_1SHOTが立ち上がりＨ状態を持続する間はスイッチング素子Ｓ５がオン状態となる。したがって、この間キャパシタCS2chgに蓄積された電荷は定電流源２２の定電流Ｉ３で引き抜かれる。この結果、電圧V_S2chgは、１ショットパルスS2_DRV_1SHOTのＨ期間では漸減する。

６） ここで電圧V_S2onは比較器１７の非反転入力端子に入力され、電圧V_S2chgは比較器１７の反転入力端子に入力されているので、電圧V_S2onが漸増して電圧V_S2chgと交差した時点でパルス信号S2_SYNCを立ち下げる。すなわち、従スイッチング素子Ｓ２がオン状態からオフ状態へ変化するタイミングを規定する。かくしてパルス信号S2_SYNCが形成され、これと同波形のスイッチングパルスS2_Gとなる。

図３に示すように、本形態では時間tdifを次の周期Ｐの従スイッチング素子Ｓ２のオン時間（tsync）に反映させるべく電圧V_S2on及び電圧V_S2chgの増加割合が同じになるように構成している。すなわち、次の条件を満足するような構成となっている。

Ｓ２のオン時間 ＝ ΔTsync ＝ CS2on × ΔV_S2chg / I1 ・・・（１）
ΔV_S2chg = I2 × tdif / CS2chg ・・・（２）
式（１）と式（２）から
ΔTsync = CS2on / I1 × I2 / CS2chg ×tdif ・・・ (３）
ここで、例えば、I1=I2 、 CS2on=CS2chg とすればΔTsync ＝ tdif となる。同様関係は、I1:I2＝ｎ:1のときCS2on：CS2chg＝1:nの関係が成立していれば一般に成立する。

以上は、従スイッチング素子Ｓ２のオン時間（tsync）を広げる場合であるが、狭める場合を図４に基づき説明する。同図は、図３と同様に、図１に示す制御部の各部の信号に基づくタイミングチャートを示す波形図である。ここでは、図３と異なる点を中心に説明し、重複する説明は省略する。

この場合、負荷は軽負荷へ移行しているので、スイッチングパルスS1_Gのオン期間が短くなり、その分コイル電流ILxのピークが低下する。このとき、スイッチングパルスS2_Gは、１周期Ｐ前のオン時間を維持するため次の周期Ｐではコイル電流ILxの極性が反転する場合がでてくる。コイル電流ILxが反転した場合、従スイッチング素子Ｓ２がオフした時点から電圧信号VLxが所定の閾値に達するまでの時間が存在しなくなる。このため、パルス信号T_S2_DIFは短くなる。

ここで、１ショットパルスS2_DRV_1SHOTのＨ期間、スイッチング素子Ｓ５をオン状態にしてキャパシタCS2chgに蓄積された電荷を引き抜き、この間電圧V_S2chgを漸減させることが重要な意味を持つようになる。すなわち、電圧V_S2chgの低下は比較器１７での基準比較電圧の低下を意味するので、従スイッチング素子Ｓ２の立ち上がりと同期して漸増する電圧V_Nonと電圧V_S2chgが交差する時点が早くなる。したがって、電圧V_Nonと電圧V_S2chgが交差する時点で規定される従スイッチング素子Ｓ２のオフ状態への立ち下がり時点が１周期Ｐを経る毎に時間的に前方に移動する。かくして、従スイッチング素子Ｓ２のオン時間は徐々に短くなり、電圧V_S2chgの充電と放電が平衡する時点で収束する。

以上の作用を数式を用いて表現すれば次の通りとなる。

Ｓ２のオン時間＝ ΔTsync
＝ CS2on×(ΔV_S2chg I3*S2_DRV_1SHOT/CS2chg)/I1 ・・・（４）
ΔV_S2chg = I2 × tdif / CS2chg ・・・（５）
上式（４）、（５）から
ΔTsync ＝ CS2on × (I2 × tdif / CS2chg I3*S2_DRV_1SHOT / CS2chg) / I1 ・・・（６）
ここで、例えばＩ１＝Ｉ2＝Ｉ３、CS2on=CS2chg とすれば
ΔTsync ＝ tdif S2_DRV_1SHOTとなる。

実際にはＩ３により１ショットパルスS2_DRV_1SHOTがＨ期間だけΔTsyncは短くなる。

以上の実施の形態では、１ショットパルスS2_DRV_1SHOTを用いてパルス信号T_SYNCを制御するものについて説明したが、これに限るものではない。簡単な方法として微小な定電流で常時引いておくという方法等でも同様の作用効果を期待し得る。

図５は電流連続期間における各部の波形を示す波形図である。ここで、電流連続期間とは、ＰＷＭ信号３（図１参照）が形成する１周期Ｐ内で主スイッチング素子Ｓ１がターンオンした瞬間コイル電流ILxが０ｍＡ以上から始まり、ターンオフ後０ｍＡに戻らないような期間をいう。換言すれば、１周期Ｐ内でコイル電流（負荷電流）ILxが０ｍＡとなる期間を有しない場合である。

図５に示すように、この電流連続期間では、電圧V_S2onと電圧V_S2chgとの交差時点が各周期Ｐで同じになる。したがって、先行する周期Ｐの時間tdifと同一の時間tdifが次の周期Ｐでも確保される。したがって、同波形の信号が各周期Ｐ毎に繰り返される。

図６は、主スイッチング素子Ｓ１をＰＦＭ方式で制御する場合の各部の信号に基づくタイミングチャートを示す波形図である。ここで，ＰＦＭ方式とは、ＰＷＭ方式が各周期Ｐ中におけるスイッチングパルスS1_Gのデューティを負荷の軽重に応じて制御するのに対し、周波数を負荷の軽重に応じて制御するものである。具体的には、図１に示す回路においてＰＷＭ信号発生部Ａの代わりにＰＦＭ信号発生部を備えている。このＰＦＭ信号発生部は、図１の直流出力電圧Ｖｏｕｔを抵抗Ｒ１、Ｒ２及びキャパシタＣ１で分割して誤差増幅器１に印加するとともに、この誤差増幅器１で基準電圧ＶＲＥＦと比較して得る誤差信号Ｓ２１に基づきＰＦＭ信号の周波数を制御する。

このＰＦＭ方式においても電圧V_S2onが電圧V_S2chgに交差した時点でパルス信号S2_SYNCが立ち下がってスイッチングパルスS2_Gを立ち下げる。この結果、従スイッチング素子Ｓ２がターンオフする。すなわち、図１に示す回路の場合と同様に、従スイッチング素子Ｓ２のターンオンの時点から電圧信号VLxが所定の閾値に達するまで時間tdifに応じて次の周期Ｐでの時間tdifが規定される。

さらに、誤差信号Ｓ２１に基づきパルス幅を制御するＰＷＭ方式とパルス周波数を制御するＰＦＭ方式との両方の機能を有するとともに、両方式を適宜切換えて出力信号を得るように構成することもできる。この場合、軽負荷ではＰＦＭ方式を利用するとともに、重負荷ではＰＷＭ方式を利用するように両者を切換える。

上記実施の形態は降圧ＤＣ／ＤＣコンバータの場合であるが、これに限るものではない。昇圧、反転、昇降圧、Ｃｕｋ、Ｚｅｔａ、Ｓｅｐｉｃ、フォワード、フライバック等、他の方式のものについても適用可能である。

図７は本発明の実施の形態に係る昇圧コンバータであるＤＣ／ＤＣコンバータをその制御回路とともに示す回路図である。昇圧コンバータであるので、図１に示す降圧コンバータに較べ、コイルＬ１を流れるコイル電流ILxの方向が逆になり主スイッチング素子Ｓ１１と従スイッチング素子Ｓ１２との関係が逆になる。すなわち、主スイッチング素子Ｓ１１は図１の従スイッチング素子Ｓ２と同じＮ型のＭＯＳＦＥＴで構成し、従スイッチング素子Ｓ１２は図１の主スイッチング素子Ｓ１と同じＰ型のＭＯＳＦＥＴで構成してある。そして、スイッチングパルスS11_Gは図１のスイッチングパルスS2_Gと、スイッチングパルスS12_Gは図１のスイッチングパルスS1_Gと同波形のスイッチングパルスとなる。その他の構成は図１と同様である。そこで、同一部分には同一番号を付し、重複する説明は省略する。

Claims (6)

1. 直列に接続した２つのスイッチング手段と、両スイッチング手段の接続点に接続したコイルとを備えて直流入力電圧を所定の直流出力電圧に変換するとともに前記コイルを介して負荷に電力を供給するＤＣ／ＤＣコンバータにおいて、
   前記コイルにエネルギを蓄積する際にオンするスイッチング手段を主スイッチング手段とする一方、前記コイルに蓄積したエネルギを出力側へ送出する際にオンするスイッチング手段を従スイッチング手段とするとき、前記従スイッチング手段がオフしてから前記両スイッチング手段の接続点の電圧が所定の閾値に達するまでの時間に基づき後の周期における前記従スイッチング手段のオン時間を制御するように構成した制御手段を有することを特徴とするＤＣ／ＤＣコンバータ。
2. 請求項１において、
   前記制御手段は、前記コイルを流れる電流の極性が反転しないように後の周期における前記従スイッチング手段のオン時間を制御するように構成したことを特徴とするＤＣ／ＤＣコンバータ。
3. 請求項１又は請求項２において、
   次の周期における前記従スイッチング手段のオフ時間は、前記従スイッチング手段がオフしてから前記両スイッチング手段の接続点の電圧が所定の閾値に達するまでの間に容量に蓄積した電位に基づき制御することを特徴とするＤＣ／ＤＣコンバータ。
4. 請求項３において、
   前記容量に蓄積した電位は、各周期毎に前記従スイッチング手段のオフに先立ち所定値だけ電位を制御することを特徴とするＤＣ／ＤＣコンバータ。
5. 請求項１乃至請求項４の何れかのＤＣ／ＤＣコンバータは、
   降圧コンバータ又は昇圧コンバータの何れかであることを特徴とするＤＣ／ＤＣコンバータ。
6. 請求項１乃至請求項４の何れかのＤＣ／ＤＣコンバータは、
   前記制御部が、前記主スイッチング手段のスイッチングパルスを得るため、ＰＷＭ方式、ＰＦＭ方式又はＰＷＭ方式とＰＦＭ方式との双方の何れかを採用するものであることを特徴とするＤＣ／ＤＣコンバータ。
   
   

Images