JPWO2012144271A1 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JPWO2012144271A1
JPWO2012144271A1 JP2013510915A JP2013510915A JPWO2012144271A1 JP WO2012144271 A1 JPWO2012144271 A1 JP WO2012144271A1 JP 2013510915 A JP2013510915 A JP 2013510915A JP 2013510915 A JP2013510915 A JP 2013510915A JP WO2012144271 A1 JPWO2012144271 A1 JP WO2012144271A1
Authority
JP
Japan
Prior art keywords
region
groove
insulating film
contact hole
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013510915A
Other languages
English (en)
Other versions
JP5862660B2 (ja
Inventor
山上　滋春
滋春 山上
林　哲也
林　　哲也
卓 下村
卓 下村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP2013510915A priority Critical patent/JP5862660B2/ja
Publication of JPWO2012144271A1 publication Critical patent/JPWO2012144271A1/ja
Application granted granted Critical
Publication of JP5862660B2 publication Critical patent/JP5862660B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/141—VDMOS having built-in components
    • H10D84/143—VDMOS having built-in components the built-in components being PN junction diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H10D62/107—Buried supplementary regions, e.g. buried guard rings 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/822—Heterojunctions comprising only Group IV materials heterojunctions, e.g. Si/Ge heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/141—VDMOS having built-in components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/141—VDMOS having built-in components
    • H10D84/143—VDMOS having built-in components the built-in components being PN junction diodes
    • H10D84/144—VDMOS having built-in components the built-in components being PN junction diodes in antiparallel diode configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/141—VDMOS having built-in components
    • H10D84/146—VDMOS having built-in components the built-in components being Schottky barrier diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/811—Combinations of field-effect devices and one or more diodes, capacitors or resistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/519—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their top-view geometrical layouts

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

ゲート電極１０８が形成された溝１０５の底部または溝１０５の直下のドリフト領域１０２内にアノード領域１０６を形成し、溝１０５内にアノード領域１０６に至る深さにコンタクトホール１１０を形成し、内壁絶縁膜１１１を介してコンタクトホール１１０にソース電極１１２を埋設し、内壁絶縁膜１１１でゲート電極１０８と絶縁された状態でアノード領域１０６とソース電極１１２とを電気的に接続して構成される。

Description

本発明は、トランジスタならびにダイオードを備えた半導体装置およびその製造方法に関する。
従来、この種の技術としては、例えば以下に示す文献に記載されたものが知られている（特許文献、特開２００５−１８３５６３号公報参照）。この文献には、ゲート電極が溝内に埋め込まれたトレンチ型のトランジスタと、ヘテロ半導体領域をアノード、ドリフト領域をカソードとするダイオードとを備えた半導体装置の技術が記載されている。ダイオードのアノードを構成するヘテロ半導体領域は、隣り合うゲート電極に挟まれるようにゲート電極に沿って所定の間隔で配置されている。
上記従来の半導体装置においては、ヘテロ半導体領域は、ゲート電極に隣り合うようにゲート電極に対して半導体基板の平面方向に配置形成されている。すなわち、ヘテロ半導体領域を形成する領域を、半導体基板の平面方向に必要としていた。この結果、半導体基板における素子の面積効率が悪く、集積度を高める際の妨げとなっていた。
そこで、本発明は、上記に鑑みてなされたものであり、その目的とするところは、面積効率を向上して、集積度を高めた半導体装置およびその製造方法を提供することにある。
上記課題を解決するために、本発明は、ゲート電極が形成された溝の底部または溝の直下のドリフト領域内にアノード領域を形成し、溝内にアノード領域に至る深さにコンタクトホールを形成し、内壁絶縁膜を介してコンタクトホールにソース電極を埋設し、内壁絶縁膜でゲート電極と絶縁された状態でアノード領域とソース電極とを電気的に接続することを特徴とする。
図１は、本発明の実施形態１に係る半導体装置の構成を示す断面図である。 図２Ａは、本発明の実施形態１に係る半導体装置の製造方法を示す工程断面図である。 図２Ｂは、本発明の実施形態１に係る半導体装置の製造方法を示す工程断面図である。 図２Ｃは、本発明の実施形態１に係る半導体装置の製造方法を示す工程断面図である。 図２Ｄは、本発明の実施形態１に係る半導体装置の製造方法を示す工程断面図である。 図２Ｅは、本発明の実施形態１に係る半導体装置の製造方法を示す工程断面図である。 図２Ｆは、本発明の実施形態１に係る半導体装置の製造方法を示す工程断面図である。 図２Ｇは、本発明の実施形態１に係る半導体装置の製造方法を示す工程断面図である。 図２Ｈは、本発明の実施形態１に係る半導体装置の製造方法を示す工程断面図である。 図２Ｉは、本発明の実施形態１に係る半導体装置の製造方法を示す工程断面図である。 図２Ｊは、本発明の実施形態１に係る半導体装置の製造方法を示す工程断面図である。 図３は、本発明の実施形態２に係る半導体装置の構成を示す断面図である。 図４Ａは、本発明の実施形態２に係る半導体装置の製造方法を示す工程断面図である。 図４Ｂは、本発明の実施形態２に係る半導体装置の製造方法を示す工程断面図である。 図４Ｃは、本発明の実施形態２に係る半導体装置の製造方法を示す工程断面図である。 図５は、本発明の実施形態３に係る半導体装置の構成を示す平面図である。 図６は、本発明の実施形態３に係る半導体装置の他の構成を示す平面図である。 図７は、本発明の実施形態３に係る半導体装置の他の構成を示す平面図である。 図８は、本発明の実施形態３に係る半導体装置の他の構成を示す平面図である。 図９は、本発明の実施形態４に係る半導体装置の構成を示す平面図である。 図１０は、本発明の実施形態４に係る半導体装置の他の構成を示す平面図である。 図１１は、本発明の実施形態４に係る半導体装置の他の構成を示す平面図である。
以下、図面を用いて本発明を実施するための実施形態を説明する。
（実施形態１）
図１は本発明の実施形態１に係る半導体装置の構成を示す図である。図１に示す実施形態１の半導体装置は、炭化珪素の半導体基板を用いてＭＯＳＦＥＴとダイオードを備えて構成されている。図１において、炭化珪素のＮ型高濃度（Ｎ＋ 型）の半導体基板１０１の一方の主面には、炭化珪素からなるＮ型低濃度（Ｎ− 型）のエピタキシャル層で構成されたドリフト領域１０２が形成されている。
ドリフト領域１０２の一方の主面（表面）には、Ｐ型のウェル領域１０３およびＮ＋ 型のソース領域１０４が形成されている。さらに、Ｐ型のウェル領域１０３およびＮ＋ 型のソース領域１０４を貫通してドリフト領域１０２に至る深さの溝１０５が形成されている。溝１０５の直下のドリフト領域１０２内には、選択的な不純物の導入によりアノード領域１０６が形成され、アノード領域１０６の上面は、溝１０５の底面をなしている。このアノード領域１０６は、この実施形態１ではＰ型の導電型で形成され、Ｎ型のドリフト領域との接合面でＰＮ接合型のダイオードを構成し、このダイオードのアノードとして機能する。
ドリフト領域１０２、ウェル領域１０３およびソース領域１０４に接するように溝１０５の側面、ならびに溝１０５の底部には、ゲート絶縁膜１０７が形成されている。ゲート絶縁膜１０７を介して溝の側面には、ゲート電極１０８が埋設されている。ゲート電極１０８の上面には、層間絶縁膜１０９が形成されてゲート電極１０８を被覆している。
溝１０５には、ゲート電極１０８に取り囲まれるようにしてコンタクトホール１１０が形成されている。コンタクトホール１１０内には、ゲート電極１０８の側面を被膜する内壁絶縁膜１１１を介してソース電極１１２が形成されている。ソース領域１０４ならびに層間絶縁膜１０９上には、ソース電極１１２が形成されている。このソース電極１１２は、ソース領域１０４とアノード領域１０６とを電気的に低抵抗でオーミック接続している。ソース電極１１２とゲート電極１０８は、層間絶縁膜１０９ならびに内壁絶縁膜１１１によって絶縁されている。
半導体基板１０１の他方の主面（裏面）には、ドレイン電極１１３が電気的に低抵抗でオーミック接続されて形成されている。
次に、図２Ａ〜同図Ｊに示す製造工程断面図を用いて本実施形態１に係る半導体装置の製造方法を説明する。
まず、図２Ａに示す工程においては、Ｎ＋ 型の半導体基板１０１の一方の主面に、Ｎ− 型の炭化珪素のエピタキシャル層からなるドリフト領域１０２を形成する。炭化珪素にはいくつかのポリタイプ（結晶多形）が存在するが、ここでは代表的な４Ｈとして説明する。半導体基板１０１は、数十から数百μｍ程度の厚みを有する。ドリフト領域１０２は、例えば不純物濃度が１Ｅ１４〜１Ｅ１８ｃｍ−３、厚さが数μｍ〜数十μｍとして形成される。
次に、図２Ｂに示す工程においては、イオン注入によってドリフト領域１０２にＰ型のウェル領域１０３およびＮ＋ 型のソース領域１０４を形成する。イオン注入領域をパターニングするために、下記に示す工程によりドリフト領域１０２上にマスク材を形成してもよい。マスク材としては例えばシリコン酸化膜を用いることができ、堆積方法としては熱ＣＶＤ法やプラズマＣＶＤ法を用いることができる。
続いて、マスク材上にレジストをパターニングする（図示せず）。パターニングの方法としては、一般的なフォトリソグラフィー法を用いることができる。パターニングされたレジストをマスクにして、マスク材を選択的にエッチング除去する。エッチング方法としては、フッ酸を用いたウエットエッチングや、反応性イオンエッチングなどのドライエッチングを用いることができる。
マスク材を選択的にエッチング除去した後、レジストを酸素プラズマや硫酸等で除去する。パターニングされたマスク材をマスクにして、Ｐ型およびＮ型の不純物をイオン注入し、Ｐ型のウェル領域１０３およびＮ＋ 型のソース領域１０４を形成する。Ｐ型の不純物としては、例えばアルミやボロンを用いることができる。Ｎ型の不純物としては、例えば窒素を用いることができる。このときに、半導体基板１０１の温度を６００℃程度に加熱した状態でイオン注入することで、注入領域に結晶欠陥が生じるのを抑制することができる。
イオン注入後、マスク材を例えばフッ酸を用いたウエッチエッチングによって除去する。その後、イオン注入した不純物を熱処理することで活性化する。熱処理温度としては１７００℃程度の温度を用いることができ、雰囲気としてはアルゴンや窒素を好適に用いることができる。この熱処理工程は、以降に説明する図２Ｄに示す工程後に実施してもよい。
次に、図２Ｃに示す工程においては、ドリフト領域１０２に溝１０５を形成する。まず、ソース領域１０４上にマスク材２０１を形成する。マスク材２０１としては、先の図２Ｂに示す工程と同様にパターニングされた絶縁膜を用いることができる。続いて、マスク材２０１をマスクにして溝１０５を形成する。溝を形成する方法としては、ドライエッチング法が好適に用いられる。溝１０５の深さは、ウェル領域１０３ならびにソース領域１０４を貫通してドリフト領域１０２に至るまでの深さにする。
次に、図２Ｄに示す工程においては、溝１０５の直下のドリフト領域１０２に選択的にＰ型のアノード領域１０６を形成する。アノード領域１０６の形成方法としては、イオン注入を用いることができる。イオン注入時のマスクとしては、先の図２Ｃに示す工程で用いたマスク材２０１を使用することができる。これにより、溝１０５の直下のドリフト領域１０２にセルフアラインでアノード領域１０６を選択的に形成することができる。イオン注入に用いるイオン種、ならびに基板温度に関しては、先の図２Ｂに示す工程と同様であるのでここでは省略する。
次に、図２Ｅに示す工程においては、アノード領域１０６の上面（溝１０５の底面）、溝１０５の側面およびソース領域１０４の上に、ゲート絶縁膜１０７を例えば１００〜１０００Å程度の厚さに堆積形成する。ゲート絶縁膜１０７としては、シリコン酸化膜が好適に用いられ、堆積方法としては熱酸化法、熱ＣＶＤ法、プラズマＣＶＤ法、スパッタ法などが用いられる。
ゲート絶縁膜１０７を堆積形成した後、ウェル領域１０３とゲート絶縁膜１０７との界面準位を低減するために、窒素、アルゴン、Ｎ２Ｏ 等の雰囲気中で１０００℃程度の温度でアニール処理を行ってもよい。
引き続いて、ゲート絶縁膜１０７を介して溝１０５内ならびにソース領域１０４上にゲート電極１０８となる、不純物を導入した多結晶シリコン２０２を堆積形成する。堆積方法としては、一般的な低圧ＣＶＤ法を用いることができる。
次に、図２Ｆに示す工程においては、多結晶シリコン２０２の全面をエッチバックして溝１０５内部以外の多結晶シリコン２０２を除去する。または、多結晶シリコン２０２上にレジストパターンを形成し、このレジスタパターンをマスクして例えばドライエッチングを用いて多結晶シリコン２０２を選択的に除去してパターニングする。これにより、溝１０５内部以外の多結晶シリコン２０２を除去する。
次に、図２Ｇに示す工程においては、多結晶シリコン２０２上に層間絶縁膜１０９を選択的に形成する。層間絶縁膜１０９としては、シリコン酸化膜が好適に用いられる。形成方法としては、多結晶シリコン２０２を選択的に熱酸化することで形成することができる。多結晶シリコンは炭化珪素よりも熱酸化レートが速いため、熱酸化した場合には、多結晶シリコン２０２上にセルフアラインで層間絶縁膜１０９を形成することができる。あるいは、先ず熱ＣＶＤ法、プラズマＣＶＤ法、スパッタ法などを用いて層間絶縁膜１０９を堆積し、堆積した層間絶縁膜１０９上にレジストパターンを形成する。その後、このレジストパターンをマスクにしてソース領域１０４上の層間絶縁膜１０９を選択的に除去してもよい。
次に、図２Ｈに示す工程においては、層間絶縁膜１０９および多結晶シリコン２０２にコンタクトホール１１０を開口形成する。形成方法としてはフォトリソグラフィーによりパターニングしたレジストをマスクとしたドライエッチングを用いることができる。これにより、コンタクトホール１１０を取り囲むように多結晶シリコンからなるゲート電極１０８が形成される。図２Ｈにおいては、コンタクトホール１１０の底部にゲート絶縁膜１０７を残した場合について図示している。一方、コンタクトホール１１０の底部のゲート絶縁膜１０７を選択的にエッチング除去して、アノード領域１０６の一部上面を露出させてもよい。
次に、図２Ｉに示す工程においては、コンタクトホール１１０の内壁、すなわちゲート電極１０８の露出した側面に内壁絶縁膜１１１を形成する。形成方法としては、多結晶シリコンからなるゲート電極１０８を熱酸化して形成することができる。もしくは、熱ＣＶＤ法、プラズマＣＶＤ法、スパッタ法などを用いて内壁絶縁膜１１１を堆積形成することもできる。
次に、図２Ｊに示す工程においては、コンタクトホール１１０直下のアノード領域１０６の表面を選択的に露出させる。露出方法としては、異方性ドライエッチングによりコンタクトホール１１０の底部のゲート絶縁膜１０７を選択的に除去する。
このときに、コンタクトホール１１０の底面に残されたゲート絶縁膜１０７、および内壁絶縁膜１１１の厚さよりも層間絶縁膜１０９の厚さを厚く形成しておく。これにより、コンタクトホール１１０の底面に残されたゲート絶縁膜１０７をエッチングした後も層間絶縁膜１０９を残すことができる。また、異方性ドライエッチングを用いることで、コンタクトホール１１０内壁の内壁絶縁膜１１１をエッチングせずに溝１０５底部のゲート絶縁膜１０７を選択的にエッチング除去することが可能となる。このような工程を実施することで、ゲート電極１０８に取り囲まれるようにして溝１０５内にセルフアラインでコンタクトホール１１０を形成することができる。
続いて、ウェル領域１０３およびソース領域１０４およびアノード領域１０６に電気的に低抵抗でオーミック接続するようにソース電極１１２を堆積形成する。また、半導体基板１０１の他方の主面に、ドレイン電極１１３を堆積形成する。
ソース電極１１２ならびにドレイン電極１１３としてはニッケルシリサイドが好適に用いられるが、コバルトシリサイド、チタンシリサイドなどの合金でも構わない。堆積方法としては蒸着法、スパッタ法、ＣＶＤ法などを用いることができる。さらに、ソース電極１１２上、ドレイン電極１１３上にチタンやアルミを積層した積層構造の電極構造としても構わない。ニッケルシリサイドの形成方法としては、先ずニッケルを堆積した後、１０００℃程度の温度でアニールを施し、炭化珪素とニッケルを合金化させる。
以上の工程を経て、図１に示す実施形態１に係る半導体装置が完成する。
次に、図１に示す構成の半導体装置における基本的な動作について説明する。
図１に示す構成の半導体装置は、ソース電極１１２の電位を基準として、ドレイン電極１１３に所定の正の電位を印加した状態でゲート電極１０８の電位を制御することで、トランジスタとして機能する。すなわち、ゲート電極１０８とソース電極１１２間の電圧を所定の閾値電圧以上にすると、ゲート電極１０８の側面のウェル領域１０３のチャネル領域に反転層が形成される。これにより、トランジスタはオン状態となり、ドレイン電極１１３からソース電極１１２へ電流が流れる。
一方、ゲート電極１０８とソース電極１１２との間の電圧を所定の閾値電圧以下にすると、反転層が消滅してトランジスタはオフ状態となり、電流が遮断される。この状態において、ソース電極１１２ならびにドレイン電極に印加されている電圧によっては、ドレイン−ソース間には数百から数千ボルトの高電圧が印加される。
ソース電極１１２の電位を基準として、ドレイン電極１１３に所定の負の電位を印加した場合には、Ｐ型のウェル領域１０３およびアノード領域１０６をアノードとし、Ｎ型のドリフト領域１０２をカソードとしたダイオードに還流電流が流れる。すなわち、このダイオードは環流ダイオードとして機能することになる。
このように、上記実施形態１においては、溝１０５の直下のドリフト領域１０２内にアノード領域１０６を形成することで、還流ダイオードの形成領域として溝１０５の直下のドリフト領域１０２を使用することが可能となる。これにより、従来のようにゲート電極に沿って基板に対して平面方向にダイオードを形成していた場合に比べて、素子を形成する際の基板の面積効率を向上することができる。したがって、トランジスタと環流ダイオードを備えた半導体装置の集積度を高めることが可能となる。
また、ゲート電極１０８を貫通するように形成されたコンタクトホール１１０を介して、溝１０５の直下のドリフト領域１０２内に形成されたアノード領域１０６とソース電極１１２とを電気的に低抵抗で接続している。これにより、アノード領域１０６とソース電極１１２間の寄生抵抗を低減することが可能となり、還流動作時の損失を低減した低損失な半導体装置を提供することができる。
一般的に炭化珪素基板に形成されたＭＯＳＦＥＴの場合に、シリコン基板に形成されたＭＯＳＦＥＴに比べてドレイン電界が高くなるため、従来はゲート絶縁膜の底部の厚さを厚くするなどの対策が必要になっていた。このため、ＭＯＳＦＥＴのオン抵抗が悪化していた。
これに対して、上記実施形態１では、溝１０５の直下のドリフト領域１０２内にアノード領域１０６を形成することで、ＭＯＳＦＥＴがオフ時にゲート絶縁膜１０７の底部に印加されるドレイン電界を緩和することができる。その結果、ＭＯＳＦＥＴのオン抵抗の悪化を抑制しつつ還流ダイオードを備えた低損失な半導体装置を提供することができる。
一般的に炭化珪素に低抵抗なＰ型の領域を形成するのは困難である。さらに、ドレイン電界を緩和するためにはＰ型のアノード領域１０６の底部を低濃度に、上部を高濃度にした濃度傾斜が必要である。したがって、溝１０５の直下のドリフト領域１０２内にアノード領域１０６を形成しただけでは、図１の奥行き方向におけるアノード領域１０６のシート抵抗が高くなり、還流電流の面内ばらつきやシート抵抗による寄生抵抗の悪化が生じる。
これに対して、上記実施形態１では、アノード領域１０６はその直上でソース電極１１２と低抵抗で直接接続されるため、面内の還流電流のばらつきを抑制することが可能となる。
アノード領域１０６をアノードとするダイオードは、ＰＮ接合型のダイオードであるため、ウェル領域１０３とドリフト領域１０２に形成されるＰＮ接合型のダイオードと同じ立上り電圧を有する。このため、還流動作時に面内に均一な還流電流が流れるので、電流ばらつきの発生を抑制することができる。
上記実施形態１では、先ずウェル領域１０３ならびにソース領域１０４を貫通してドリフト領域１０２に至る深さの溝１０５を形成し、溝１０５の直下のドリフト領域１０２内にアノード領域１０６を形成する。続いて、ゲート絶縁膜１０７を介して溝１０５内にゲート電極１０８を埋設し、ゲート電極１０８にアノード領域１０６の表面を露出させるコンタクトホール１１０を形成する。その後、内壁絶縁膜１１１でゲート電極１０８と絶縁された状態でアノード領域１０６と電気的に接続されるソース電極１１２をコンタクトホール１１０に埋設形成する。このような製造工程を経ることで、溝１０５の直下のドリフト領域１０２に環流ダイオードを形成することができる。これにより、従来のようにゲート電極に沿って基板に対して平面方向にダイオードを形成していた場合に比べて、素子を形成する際の基板の面積効率を向上することができる。したがって、トランジスタと環流ダイオードを備えた半導体装置の集積度を高める製造方法を提供することができる。
溝１０５内のゲート電極１０８に形成されたコンタクトホール１１０に、内壁絶縁膜１１１を介してソース電極１１２を埋設形成することで、ゲート電極１０８と絶縁された状態で溝１０５の直下のドリフト領域１０２に形成されたアノード領域１０６とソース電極１１２とを電気的に接続することが可能となる。これにより、ゲート電極１０８と絶縁された状態でアノード領域１０６とソース電極１１２とを低抵抗で接続することができる。その結果、低損失な半導体装置を製造することができる製造方法を提供することができる。
コンタクトホール１１０の底面に残されたゲート絶縁膜１０７および内壁絶縁膜１１１の厚さよりも、層間絶縁膜１０９を厚く形成しておく。これにより、コンタクトホール１１０の底面に残されたゲート絶縁膜１０７をエッチングした後であっても、層間絶縁膜１０９を残すことができる。その結果、溝１０５の直下にダイオードを制御性よく形成することができる。
コンタクトホール１１０の底面に残されたゲート絶縁膜１０７をエッチングする際に異方性ドライエッチングを用いている。これにより、コンタクトホール１１０内壁の内壁絶縁膜１１１をエッチング除去することなくゲート絶縁膜１０７を選択的に除去してアノード領域１０６の表面を露出させることができる。その結果、セルフアラインでコンタクトホール１１０を形成することが可能となり、溝１０５の直下のドリフト領域１０２内にダイオードが形成された低損失な半導体装置を制御性よく形成することができる。
（実施形態２）
図３は本発明の実施形態２に係る半導体装置の構成を示す断面図である。
この実施形態２における実施形態１と異なる点は、溝１０５の底部にアノード領域１０６を形成し、このアノード領域１０６が、ドリフト領域１０２を構成する炭化珪素とは異なる異種材で形成されている点である。その他の構成ならびに基本的な動作は、先の実施形態１と同様であるのでここでは省略する。
先の実施形態１のアノード領域１０６は、溝１０５の直下のドリフト領域１０２内に形成されているのに対して、この実施形態２のアノード領域１０６は、溝１０５の底部に形成されている。
アノード領域１０６を構成する異種材としては、チタン、アルミ、ニッケル、モリブデンなどの金属材料、もしくはドリフト領域１０２とバンドギャップが異なる例えば多結晶シリコンなどの半導体材料を用いることができる。アノード領域１０６を金属材料で形成した場合には、アノード領域１０６とドリフト領域１０２との接合面ではショットキー接合が形成され、両者でショットキーダイオードを構成する。このショットキーダイオードは、先の実施形態１で説明したＰＮ接合型のダイオードと同様に環流電流を流す機能を有している。
一方、ショットキーダイオードはユニポーラダイオードであり、実施形態１のダイオード（バイポーラダイオード）に比べて逆回復電荷を抑制した低損失なダイオードを構成することができる。
次に、多結晶シリコンでアノード領域１０６を形成する際の半導体装置の製造方法を、図４Ａ〜Ｃを用いて説明する。なお、図４Ａに示す工程以前の工程については先の実施形態１の図２Ａ〜図２Ｂに示す工程と同様である。
図２Ｂに示す工程が終了した後、図４Ａに示す工程においては、先の図２Ｃに示す工程と同様にしてマスク材２０１を用いて溝１０５を形成する。このときに、アノード領域１０６を形成する深さが図２Ｃと同様の深さとすると、図２Ｃに示す工程と異なる点は、溝１０５の深さを図２Ｃに示す工程で形成される深さよりも深く形成する。これは、アノード領域１０６は、先の実施形態１では溝１０５の直下のドリフト領域１０２に形成しているのに対して、この実施形態２では溝１０５内の底部に形成するためである。
次に、図４Ｂに示す工程においては、少なくとも溝１０５内に充填されるように多結晶シリコン４０１を全面に堆積形成する。堆積方法としては一般的な低圧ＣＶＤ法を用いることができる。
次に、図４Ｃに示す工程においては、堆積形成した多結晶シリコン４０１を全面エッチバックして、先の図４Ａに示す工程で用いたマスク材２０１、ならびに溝１０５の底部以外の多結晶シリコン４０１を選択的に除去する。これにより、溝１０５の底部に多結晶シリコン４０１の異種材からならアノード領域１０６を形成する。
以降の工程については、先の実施形態１の図２Ｅに示す工程以降と同様であるのでここでは省略する。
このように、上記実施形態２においては、溝１０５の底部に先の実施形態１と同様の機能を有するアノード領域１０６を形成しているので、実施形態１で得られる効果と同様の効果を得ることができる。
また、この実施形態２では、ドリフト領域１０２の炭化珪素とは異なる異種材でアノード領域１０６を形成することで、アノード領域１０６とドリフト領域１０２との間でユニポーラ型のダイオードを構成している。ユニポーラダイオードは、先の実施形態１のダイオード（バイポーラダイオード）に比べて逆回復電荷を抑制することができる。これにより、低損失なダイオードを備えた半導体装置を提供することができる。
さらに、多結晶シリコンでアノード領域１０６を形成している。これにより、アノード領域１０６とドリフト領域１０２との接合面で、バンドギャップが異なる半導体の接合によるヘテロ接合を形成する。その結果、多結晶シリコンからなるアノード領域１０６をアノードとし、炭化珪素のドリフト領域１０２をカソードとするヘテロ接合型のダイオードを構成している。炭化珪素から形成されるヘテロ接合ダイオードは、例えば特許第４２１１６４２号の特許文献に記載されているように、ユニポーラダイオードとして動作する。このため、先の実施形態１のダイオードに比べて逆回復電荷を抑制することが可能となり、低損失なダイオードを備えた半導体装置を提供することができる。
多結晶シリコンでアノード領域１０６を形成することで、金属や合金で形成する場合に比べてゲート絶縁膜１０７への金属汚染を抑制し、界面準位が増加するのを抑制することができる。これにより、ＭＯＳＦＥＴのオン抵抗が増加するのを抑制し、低損失な半導体装置を提供することができる。
多結晶シリコンを酸化することでシリコン酸化膜を形成することができる。これにより、熱酸化でゲート絶縁膜１０７を形成した場合に、ゲート絶縁膜１０７の側面と底面を同じシリコン酸化膜で形成することができる。その結果、ゲート絶縁膜１０７を形成する材料の不連続による電界集中を抑制することが可能となり、信頼性の高い半導体装置を提供することができる。
（実施形態３）
図５〜図８は本発明の実施形態３に係る半導体装置の平面方向（半導体基板の主面方向）のレイアウトを示す平面図である。
図５〜図８は、図１に示す半導体装置のソース電極１１２を取り除いた状態を上から見た図であり、図５のＡ−Ａ線に沿った断面が図１に示す断面に相当する。図５〜図８に示すレイアウト例では、溝１０５に形成されたコンタクトホール１１０が断続的（離散的）に配列されている。ここで、図５〜図８において、半導体基板１０１の平面（主面）に対して紙面の横方向をＸ方向とし、縦方向をＹ方向として以下に説明する。
図５に示す構成では、溝１０５は半導体基板１０１の平面（主面）におけるＹ方向に連続的（直線状）に形成され、Ｘ方向に複数並行して離散的に配置されている。溝１０５内に形成されたコンタクトホール１１０は、それぞれの溝１０５に対して離散的に配置されている。隣り合う溝１０５に形成されたコンタクトホール１１０は、Ｘ方向に直線状に配置されている。コンタクトホール１１０が形成されている部分における溝１０５の幅（Ｗ１）は、コンタクトホール１１０が形成されていない部分における溝１０５の幅（Ｗ２）よりも大きく（Ｗ１＞Ｗ２）形成されている。
このような構成を採用することで、先の実施形態１、２で得られる効果に加えて、溝−コンタクトホール間距離（Ｌ１）を仕様などで予め決められた値を保ちつつ溝１０５の周囲の長さ（トランジスタのチャネル幅）を長くすることが可能となる。これにより、ＭＯＳＦＥＴのオン抵抗を低減することが可能となり、低損失な半導体装置を提供することができる。ここで、溝−コンタクトホール間距離（Ｌ１）は、溝１０５の側面とコンタクトホール１１０の側面との間の距離である。
図６に示す構成は、図５に示す構成に対して、隣り合うそれぞれの溝１０５に形成されたコンタクトホール１１０を互い違いに（非対向して）配置している。他は図５の構成と同様である。
このような構成を採用することで、図５に示す構成に比べて、ゲート電極間距離（Ｌ２）を先の図５に示す構成と同様にして、ゲートピッチ（Ｌ３）を図５に示す構成に比べて短縮することが可能となる。これにより、図５に示す構成に比べて、半導体装置の集積度をより一層高めることができる。また、ＭＯＳＦＥＴのオン抵抗を低減することが可能となり、低損失な半導体装置を提供することができる。ここで、図５，図６に示すように、ゲート電極間距離（Ｌ２）は、隣り合う溝１０５に形成されたゲート電極１０８間の距離であり、ゲートピッチ（Ｌ３）は、隣り合う溝１０５の中心間の距離である。
図７に示す構成では、溝１０５をメッシュ（網目）状に形成している。この網目は、図７に示すように１つの網目が四角形の形状である。コンタクトホール１１０は、網目のそれぞれの交点（縦横の溝１０５が交差する部分）に配置されている。
このような構成を採用することで、溝−コンタクトホール間距離（Ｌ１）を仕様などで予め決められた値を保ちつつ網目の密度を高めることが可能となる。これにより、半導体装置の集積度を高めることができる。また、ＭＯＳＦＥＴのオン抵抗を低減することが可能となり、低損失な半導体装置を制御性よく形成することができる。
図８に示す構成では、先の図７と同様に溝１０５をメッシュ（網目）状に形成しているが、図７と異なる点は、図８に示すように１つの網目が六角形の形状である。コンタクトホール１１０は、網目のそれぞれの頂点（溝１０５が交差する部分）に配置されている。
このような構成を採用することで、溝−コンタクトホール間距離（Ｌ１）を仕様などで予め決められた値を保ちつつ網目の密度を高めることが可能となる。これにより、半導体装置の集積度を高めることができる。また、ＭＯＳＦＥＴのオン抵抗を低減することが可能となり、低損失な半導体装置を制御性よく形成することができる。
なお、上記では、１つの網目の形状が四角形、六角形を例示したが、他の多角形や円形であってもかまわない。その場合、コンタクトホール１１０は多角形の頂点、円形の周囲に沿って配置することができる。
（実施形態４）
図９〜図１１は本発明の実施形態４に係る半導体装置の平面方向（半導体基板の主面方向）のレイアウトを示す平面図である。
図９〜図１１は、図１に示す半導体装置のソース電極１１２を取り除いた状態を上から見た図である。先の図５〜図８ではコンタクトホール１１０が離散的に配置されているのに対して、図９〜図１１に示すレイアウト例では、コンタクトホール１１０が連続的に形成されている。
図９に示す構成では、コンタクトホール１１０は、紙面の縦方向に形成された溝１０５内に沿って直線上に形成されている。
このような構成を採用することで、コンタクトホール１１０が連続して形成されるので、アノード領域１０６はその直上で連続してコンタクトホール１１０に埋め込まれたソース電極１１２と接続することは可能となる。これにより、アノード領域１０６とソース電極１１２との接続面積が増え、両者を低抵抗で接続することができる。この結果、ダイオードのオン抵抗を低減した低損失な半導体装置を提供することができる。
図１０に示す構成では、溝１０５が先の図７に示すと同様に網目が四角形の網目状に形成され、この網目状の溝１０５内に沿ってコンタクトホール１１０も連続的に網目状に形成されている。
図１１に示す構成では、溝１０５が先の図８に示すと同様に網目が六角形の網目状に形成され、この網目状の溝１０５内に沿ってコンタクトホール１１０も連続的に網目状に形成されている。
このような構成を採用することで、コンタクトホール１１０が連続して形成されるので、アノード領域１０６はその直上で連続してコンタクトホール１１０に埋め込まれたソース電極１１２と接続することは可能となる。これにより、アノード領域１０６とソース電極１１２との接続面積が増え、両者を低抵抗で接続することができる。この結果、ダイオードのオン抵抗を低減した低損失な半導体装置を提供することができる。
以上、上記各実施形態１〜４において、半導体装置の断面図においては単位セルについて図示しているが、単位セルを集合して繰り返した並列接続構造になっていてもよい。また、装置の最外周部にはガードリングや終端構造からなる電解緩和構造を備えるようにしてもよい。
本出願は、２０１１年４月１９日に出願された日本国特許願第２０１１−０９２９６２号に基づく優先権を主張しており、この出願の内容が参照により本発明の明細書に組み込まれる。
本発明によれば、ゲート電極が形成された溝の底部または溝直下のドリフト領域内にアノード領域が形成されるので、ゲート電極に対してダイオードを基板の垂直方向に形成することができる。この結果、半導体基板における素子の面積効率を向上して、集積度を高めることができる。

Claims (12)

  1. 半導体基板と、
    前記半導体基板の一方の主面上に形成された第１導電型のドリフト領域と、
    前記ドリフト領域内に形成された第２導電型のウェル領域と、
    前記ウェル領域内に形成された第１導電型のソース領域と、
    前記ソース領域ならびに前記ウェル領域を貫通して前記ドリフト領域に至る深さの溝と、
    ゲート絶縁膜を介して前記溝の側部に形成されたゲート電極と、
    前記ウェル領域および前記ソース領域に接続されたソース電極と、
    前記半導体基板の他方の主面に接続されたドレイン電極と、
    前記ゲート電極上に形成されて前記ゲート電極を被覆する層間絶縁膜と、
    前記溝の底部または前記溝の直下の前記ドリフト領域内に形成されたアノード領域と、
    前記溝内に前記アノード領域に至る深さに形成されたコンタクトホールと、
    前記コンタクトホールの内壁側面に前記ゲート電極と接して形成された内壁絶縁膜とを有し、
    前記ソース電極は、前記内壁絶縁膜を介して前記コンタクトホールに埋設され、前記内壁絶縁膜で前記ゲート電極と絶縁された状態で前記アノード領域と電気的に接続されている
    ことを特徴とする半導体装置。
  2. 前記アノード領域は、前記ドリフト領域内に第２導電型の領域として形成され、前記ドリフト領域との接合面で前記ドリフト領域をカソードとするＰＮ接合型のダイオードを構成する
    ことを特徴とする請求項１に記載の半導体装置。
  3. 前記アノード領域は、前記溝の底部に前記ドリフト領域の材料とは異なる異種材で形成され、前記ドリフト領域との接合面でユニポーラ型のダイオードを構成する
    ことを特徴とする請求項１に記載の半導体装置。
  4. 前記アノード領域は、前記ドリフト領域とバンドギャップが異なる半導体で形成されている
    ことを特徴とする請求項３に記載の半導体装置。
  5. 前記コンタクトホールは、前記半導体基板の主面方向に対して前記溝内に離散的に複数形成され、前記コンタクトホールが形成された部分の前記溝の幅は、前記コンタクトホールが形成されていない部分の前記溝の幅よりも広い
    ことを特徴とする請求項１〜４の何れか１項に記載の半導体装置。
  6. 前記溝は、前記半導体基板の主面方向に対して直線状に複数本形成され、前記コンタクトホールは、前記半導体基板の主面方向に対して前記溝内に離散的に複数形成され、隣り合う前記溝に形成された前記コンタクトホールは、互い違いに非対向して配置形成されている
    ことを特徴とする請求項５に記載の半導体装置。
  7. 前記溝は、前記半導体基板の主面方向に対して網目状に形成され、前記コンタクトホールは、前記溝の網目の交点に離散的に複数配置形成されている
    ことを特徴とする請求項１〜４の何れか１項に記載の半導体装置。
  8. 前記溝は、前記半導体基板の主面方向に対して直線状に形成され、前記コンタクトホールは、前記溝内に沿って直線状に形成されている
    ことを特徴とする請求項１〜４の何れか１項に記載の半導体装置。
  9. 前記溝は、前記半導体基板の主面方向に対して網目状に形成され、前記コンタクトホールは、前記溝内に沿って網目状に形成されている
    ことを特徴とする請求項１〜４の何れか１項に記載の半導体装置。
  10. 半導体基板の一方の主面上に第１導電型のドリフト領域を形成する第１の工程と、
    前記ドリフト領域内に第２導電型のウェル領域を形成する第２の工程と、
    前記ウェル領域内に第１導電型のソース領域を形成する第３の工程と、
    前記ソース領域ならびに前記ウェル領域を貫通して前記ドリフト領域に至る深さの溝を形成する第４の工程と、
    絶縁膜を介して前記溝内にゲート電極を形成する第５の工程と、
    前記溝の底部または前記溝の直下の前記ドリフト領域内に、前記ドリフト領域をカソードとするダイオードのアノード領域を形成する第６の工程と、
    前記ゲート電極に前記アノード領域の表面を露出させるコンタクトホールを形成する第７の工程と、
    内壁絶縁膜で前記ゲート電極と絶縁された状態で前記アノード領域と電気的に接続されるソース電極を前記コンタクトホールに埋設形成する第８の工程と
    を有することを特徴とする半導体装置の製造方法。
  11. 前記ゲート電極の上面を被覆する絶縁膜を形成する工程を備え、
    前記ゲート電極の上面を被覆する絶縁膜の厚さは、前記コンタクトホールの底面に形成されて前記コンタクトホールを形成する第７の工程で選択的に除去される絶縁膜の厚さよりも厚く形成する
    ことを特徴とする請求項１０に記載の半導体装置の製造方法。
  12. 前記第７の工程は、前記コンタクトホールの底部に形成された絶縁膜を選択的に除去する工程を含み、異方性エッチングにより前記内壁絶縁膜を残した状態で自己整合的に前記コンタクトホール底部の前記絶縁膜を除去する
    ことを特徴とする請求項１０または１１に記載の半導体装置の製造方法。
JP2013510915A 2011-04-19 2012-02-24 半導体装置およびその製造方法 Active JP5862660B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013510915A JP5862660B2 (ja) 2011-04-19 2012-02-24 半導体装置およびその製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011092962 2011-04-19
JP2011092962 2011-04-19
PCT/JP2012/054622 WO2012144271A1 (ja) 2011-04-19 2012-02-24 半導体装置およびその製造方法
JP2013510915A JP5862660B2 (ja) 2011-04-19 2012-02-24 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPWO2012144271A1 true JPWO2012144271A1 (ja) 2014-07-28
JP5862660B2 JP5862660B2 (ja) 2016-02-16

Family

ID=47041393

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013510915A Active JP5862660B2 (ja) 2011-04-19 2012-02-24 半導体装置およびその製造方法

Country Status (9)

Country Link
US (1) US9252261B2 (ja)
EP (1) EP2701201B1 (ja)
JP (1) JP5862660B2 (ja)
KR (1) KR101473141B1 (ja)
CN (1) CN103493208B (ja)
BR (1) BR112013027105B1 (ja)
MX (1) MX2013012149A (ja)
RU (1) RU2548058C1 (ja)
WO (1) WO2012144271A1 (ja)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0251196A (ja) * 1988-08-12 1990-02-21 Nec Corp 塗りつぶしパターン参照方式
JPH0367976A (ja) * 1989-08-04 1991-03-22 Takashi Asae 蒸発促進装置
JP6286824B2 (ja) * 2012-12-26 2018-03-07 日産自動車株式会社 半導体装置およびその製造方法
JP6286823B2 (ja) * 2012-12-26 2018-03-07 日産自動車株式会社 半導体装置の製造方法
CN105393362A (zh) * 2013-03-13 2016-03-09 D3半导体有限公司 用于垂直场效应器件的温度补偿的器件架构和方法
JP5939448B2 (ja) * 2013-04-30 2016-06-22 日産自動車株式会社 半導体装置及びその製造方法
DE102013213007B4 (de) * 2013-07-03 2017-02-02 Robert Bosch Gmbh Halbleiterbauelement, Trench-Feldeffekttransistor, Verfahren zur Herstellung eines Trench-Feldeffekttransistors und Verfahren zur Herstellung eines Halbleiterbauelements
JP6104743B2 (ja) * 2013-07-18 2017-03-29 株式会社豊田中央研究所 ショットキーダイオードを内蔵するｆｅｔ
JP2015023166A (ja) * 2013-07-19 2015-02-02 株式会社東芝 半導体装置
JP6127820B2 (ja) * 2013-08-02 2017-05-17 トヨタ自動車株式会社 半導体装置
JP6219704B2 (ja) * 2013-12-17 2017-10-25 トヨタ自動車株式会社 半導体装置
WO2015155828A1 (ja) * 2014-04-08 2015-10-15 日産自動車株式会社 半導体装置及びその製造方法
US9543427B2 (en) * 2014-09-04 2017-01-10 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device and method for fabricating the same
JP6038391B2 (ja) * 2014-09-30 2016-12-07 三菱電機株式会社 半導体装置
JP6458994B2 (ja) * 2015-03-30 2019-01-30 サンケン電気株式会社 半導体装置
JP2017054959A (ja) 2015-09-10 2017-03-16 株式会社東芝 半導体装置
WO2017064887A1 (ja) 2015-10-16 2017-04-20 三菱電機株式会社 半導体装置
KR101965550B1 (ko) * 2016-05-30 2019-04-03 닛산 지도우샤 가부시키가이샤 반도체 장치
WO2018029796A1 (ja) * 2016-08-10 2018-02-15 日産自動車株式会社 半導体装置
KR102056037B1 (ko) * 2017-02-14 2019-12-13 닛산 지도우샤 가부시키가이샤 반도체 장치 및 반도체 장치의 제조 방법
CN107275406B (zh) * 2017-06-09 2019-11-01 电子科技大学 一种碳化硅TrenchMOS器件及其制作方法
JP6750590B2 (ja) 2017-09-27 2020-09-02 株式会社デンソー 炭化珪素半導体装置
CN109755310B (zh) * 2017-11-01 2021-01-01 苏州东微半导体有限公司 一种分栅结构的功率晶体管
JP6962457B2 (ja) * 2018-04-19 2021-11-05 日産自動車株式会社 半導体装置及び半導体装置の製造方法
CN112447846A (zh) * 2019-09-05 2021-03-05 比亚迪半导体股份有限公司 沟槽型mos场效应晶体管及方法、电子设备
KR102531554B1 (ko) * 2020-07-01 2023-05-11 서강대학교산학협력단 실리콘카바이드 트랜지스터 및 이의 제조방법
KR102387574B1 (ko) * 2020-09-22 2022-04-19 현대모비스 주식회사 전력 반도체 소자
KR102387575B1 (ko) * 2020-09-22 2022-04-19 현대모비스 주식회사 전력 반도체 소자
JP2023147422A (ja) * 2022-03-30 2023-10-13 株式会社 日立パワーデバイス 半導体装置および電力変換装置
US20230335595A1 (en) * 2022-04-13 2023-10-19 Leap Semiconductor Corp. Silicon carbide semiconductor power transistor and method of manufacturing the same
CN115207130B (zh) * 2022-09-09 2023-01-13 深圳芯能半导体技术有限公司 一种侧壁栅双沟槽碳化硅mosfet及其制备方法
CN117080269A (zh) * 2023-10-13 2023-11-17 深圳基本半导体有限公司 一种碳化硅mosfet器件及其制备方法
CN117410344B (zh) * 2023-11-24 2024-11-12 安建科技(深圳)有限公司 一种π型沟槽栅碳化硅MOSFET器件及其制备方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2682272B2 (ja) * 1991-06-27 1997-11-26 三菱電機株式会社 絶縁ゲート型トランジスタ
JP3502371B2 (ja) * 2000-10-23 2004-03-02 松下電器産業株式会社 半導体素子
EP1204145B1 (en) 2000-10-23 2011-12-28 Panasonic Corporation Semiconductor element
JP3808700B2 (ja) * 2000-12-06 2006-08-16 株式会社東芝 半導体装置及びその製造方法
JP4797265B2 (ja) * 2001-03-21 2011-10-19 富士電機株式会社 半導体装置および半導体装置の製造方法
RU2195747C1 (ru) * 2001-06-25 2002-12-27 Государственное унитарное предприятие "Научно-производственное предприятие "Пульсар" Мощный свч мдп - транзистор
US6621107B2 (en) 2001-08-23 2003-09-16 General Semiconductor, Inc. Trench DMOS transistor with embedded trench schottky rectifier
US7138668B2 (en) 2003-07-30 2006-11-21 Nissan Motor Co., Ltd. Heterojunction diode with reduced leakage current
JP4211642B2 (ja) 2004-03-09 2009-01-21 日産自動車株式会社 半導体装置
JP4066946B2 (ja) 2003-12-18 2008-03-26 日産自動車株式会社 半導体装置
US7405452B2 (en) * 2004-02-02 2008-07-29 Hamza Yilmaz Semiconductor device containing dielectrically isolated PN junction for enhanced breakdown characteristics
DE102004031385B4 (de) * 2004-06-29 2010-12-09 Qimonda Ag Verfahren zur Herstellung von Stegfeldeffekttransistoren in einer DRAM-Speicherzellenanordnung, Feldeffekttransistoren mit gekrümmtem Kanal und DRAM-Speicherzellenanordnung
JP2007189192A (ja) * 2005-12-15 2007-07-26 Toshiba Corp 半導体装置
US7615847B2 (en) * 2007-03-23 2009-11-10 Infineon Technologies Austria Ag Method for producing a semiconductor component
JP2010109221A (ja) * 2008-10-31 2010-05-13 Rohm Co Ltd 半導体装置
JP2011199041A (ja) 2010-03-19 2011-10-06 Toshiba Corp 半導体装置
JP5772177B2 (ja) * 2011-04-19 2015-09-02 日産自動車株式会社 半導体装置の製造方法
JP5764046B2 (ja) * 2011-11-21 2015-08-12 住友電気工業株式会社 炭化珪素半導体装置の製造方法

Also Published As

Publication number Publication date
JP5862660B2 (ja) 2016-02-16
EP2701201A1 (en) 2014-02-26
US9252261B2 (en) 2016-02-02
US20140042523A1 (en) 2014-02-13
MX2013012149A (es) 2013-12-06
KR101473141B1 (ko) 2014-12-15
CN103493208B (zh) 2017-03-22
WO2012144271A1 (ja) 2012-10-26
BR112013027105B1 (pt) 2021-01-12
KR20130141701A (ko) 2013-12-26
CN103493208A (zh) 2014-01-01
EP2701201B1 (en) 2020-04-08
EP2701201A4 (en) 2015-04-22
RU2548058C1 (ru) 2015-04-10

Similar Documents

Publication Publication Date Title
JP5862660B2 (ja) 半導体装置およびその製造方法
JP6667893B2 (ja) 半導体装置および半導体装置の製造方法
JP5565461B2 (ja) 半導体装置
US7981817B2 (en) Method for manufacturing semiconductor device using multiple ion implantation masks
JP5939448B2 (ja) 半導体装置及びその製造方法
TWI702722B (zh) 半導體裝置及半導體裝置之製造方法
JP7643621B2 (ja) 半導体装置
CN101834203A (zh) 半导体装置及半导体装置的制造方法
JP6286823B2 (ja) 半導体装置の製造方法
JPWO2018150467A1 (ja) 半導体装置および半導体装置の製造方法
US20110207275A1 (en) Method for producing semiconductor element
US11251300B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP2012004197A (ja) 半導体装置及びその製造方法
JP2018082050A (ja) 炭化珪素半導体素子およびその製造方法
JP5772177B2 (ja) 半導体装置の製造方法
US12068411B2 (en) Semiconductor device and method for manufacturing same
JP6969684B2 (ja) 半導体装置及びその製造方法
CN101233618B (zh) 半导体装置及其制造方法
JP6024117B2 (ja) 半導体装置の製造方法
JP2019096776A (ja) 半導体装置及びその製造方法
JP5374923B2 (ja) 半導体装置の製造方法
JP2022073551A (ja) 半導体装置およびその製造方法
JP6286824B2 (ja) 半導体装置およびその製造方法
JP7579687B2 (ja) 半導体装置及びその製造方法
JP2007184360A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140617

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140801

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151214

R151 Written notification of patent or utility model registration

Ref document number: 5862660

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151