JPWO2019123763A1 - Ｉｉｉ族窒化物半導体基板の製造方法 - Google Patents

Ｉｉｉ族窒化物半導体基板の製造方法 Download PDF

Info

Publication number
JPWO2019123763A1
JPWO2019123763A1 JP2019560811A JP2019560811A JPWO2019123763A1 JP WO2019123763 A1 JPWO2019123763 A1 JP WO2019123763A1 JP 2019560811 A JP2019560811 A JP 2019560811A JP 2019560811 A JP2019560811 A JP 2019560811A JP WO2019123763 A1 JPWO2019123763 A1 JP WO2019123763A1
Authority
JP
Japan
Prior art keywords
nitride semiconductor
group iii
iii nitride
substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019560811A
Other languages
English (en)
Other versions
JP6933265B2 (ja
Inventor
光二 松本
光二 松本
小野　敏昭
敏昭 小野
天野　浩
浩 天野
本田　善央
善央 本田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Publication of JPWO2019123763A1 publication Critical patent/JPWO2019123763A1/ja
Application granted granted Critical
Publication of JP6933265B2 publication Critical patent/JP6933265B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C23C16/0281—Deposition of sub-layers, e.g. to promote the adhesion of the main coating of metallic sub-layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C23C16/303—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/16—Controlling or regulating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2926—Crystal orientations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
    • H10P14/3216—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3244—Layer structure
    • H10P14/3248—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3244—Layer structure
    • H10P14/3251—Layer structure consisting of three or more layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
    • H10P14/3416—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P36/00—Gettering within semiconductor bodies
    • H10P36/03—Gettering within semiconductor bodies within silicon bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/40—Treatments of semiconductor bodies to modify their internal properties, e.g. to produce internal imperfections
    • H10P95/402—Treatments of semiconductor bodies to modify their internal properties, e.g. to produce internal imperfections of silicon bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】Si基板上にAlNバッファ層を介してIII族窒化物半導体層を成長させる際にSi基板中へのIII族原料の拡散を抑制する。【解決手段】III族窒化物半導体基板の製造方法は、Si基板１０上に第一AlNバッファ層２１を成長させる工程（Ｓ１２Ａ）と、第一AlNバッファ層２１上に第一AlNバッファ層２１の成長温度よりも高い温度で第二AlNバッファ層２２を成長させる工程（Ｓ１２Ｂ）と、第二AlNバッファ層２２上にIII族窒化物半導体層３０を成長させる工程（Ｓ１３）とを備える。第一AlNバッファ層２１の成長温度は400〜600℃である。【選択図】図１

Description

本発明は、III族窒化物半導体基板の製造方法に関し、特に、Si基板上にAlNバッファ層を介してIII族窒化物半導体層を成長させる方法に関する。
GaNに代表されるIII族窒化物半導体は、他の半導体に比べてバンドギャップが大きく、絶縁破壊電界強度が大きく、飽和電子移動度が高いため、ＬＥＤ（Light Emitting Diode）やＬＤ（Laser Diode）などの光デバイス、あるいはパワー半導体デバイスの材料として好ましく用いられている。
現在の製造技術ではIII族窒化物半導体のバルク単結晶を低コストで製造することが困難であるため、サファイア、炭化ケイ素（SiC）、シリコン（Si）などの単結晶基板上にIII族窒化物半導体をヘテロエピタキシャル成長させる方法が一般的である。特に最近は、大口径で高品質なバルク単結晶を低コストで製造可能なSi基板を用いてIII族窒化物半導体を量産する試みが進められている。
異種基板上にIII族窒化物半導体をエピタキシャル成長させる場合、通常は、基板材料とIII族窒化物半導体材料との格子不整合によってIII族窒化物半導体層中に多くの転位が発生する。例えばサファイア基板上に成膜されたGaN層の表面の転位密度は5×108/cm2程度であり、Si基板上に成膜されたGaN層の表面の転位密度は1×109〜1×1010/cm2である。このようなIII族窒化物半導体層中の転位は、ＬＥＤであれば発光効率の低下、パワー半導体デバイスであれば電流リークの原因となる。
III族窒化物半導体層の転位密度を低減するため、基板上にバッファ層を介してIII族窒化物半導体層を形成することが行われている。例えば特許文献１には、サーマルクリーニング及び窒化処理に続き、950℃の低温でAlNバッファ層を成長させ、次いで1230℃の高温でAlNバッファ層をさらに成長させた後、III族窒化物半導体層を成長させることが記載されている。
また特許文献２には、1050℃での基板表面のベーキングに続き、600〜900℃の低温でAlNバッファ層を成長させ、次いで900℃を超える高温でAlNバッファ層をさらに成長させた後、III族窒化物半導体層を成長させることが記載されている。さらに特許文献３には、Si基板上に成長させる窒化物半導体膜の結晶性を改善するため、立方晶のシリコン単結晶の｛111｝面から任意の方向に0.1度以上1.6度以下の範囲内のオフ角で傾斜した主面を有するシリコン基板を用いることが記載されている。
特開２００５−０７２４０９号公報 特開２０１３−６９９８３号公報 特開２００３−８６８３７号公報
AlNバッファ層の結晶性を良好にするためには900℃以上の高温下でAlNを成長させることが好ましいが、そのような高温下でAlNを成長させるとAl原料や炉内に残留するGaやInなどのIII族原料がSi基板中に拡散して表面の抵抗率が低下するという問題がある。Si基板の表面の抵抗率の低下は、電流リークパスや寄生容量の増加の原因になる。
特許文献１に記載の方法では、最初に900℃以上の温度でAlNを成長させるため、Si基板中にIII族元素が拡散し、Si基板の表面の抵抗率が低下する。また特許文献１ではサファイア基板やSiC基板を用いることを前提としてAlNバッファ層を形成する前に高温でNH3ガスを供給して基板の窒化処理を行っているが、Si基板で同様の窒化処理を行うとSi基板の表面が窒素と反応してしまい、Si基板の表面が荒れるなどして結晶性の良好なAlNを成長させることができない。また特許文献２に記載の方法では、最初に600〜900℃の温度でAlNを成長させているが、Si基板中へのIII族元素の拡散を抑制する効果が弱く、さらなる改善が求められている。
本発明は上記事情に鑑みてなされたものであり、本発明の目的は、Si基板上にAlNバッファ層を介してIII族窒化物半導体層を成長させる際にSi基板中へのIII族元素の拡散によるSi基板の表面の抵抗率の低下を抑制することが可能なIII族窒化物半導体基板の製造方法を提供することにある。
上記課題を解決するため、本発明の第一の側面によるIII族窒化物半導体基板の製造方法は、Si基板上に第一AlNバッファ層を成長させる工程と、前記第一AlNバッファ層上に前記第一AlNバッファ層の成長温度よりも高い温度で第二AlNバッファ層を成長させる工程と、前記第二AlNバッファ層上にIII族窒化物半導体層を成長させる工程とを備え、前記第一AlNバッファ層の成長温度が400〜600℃であることを特徴とする。
Si基板上にAlNバッファ層を介してIII族窒化物半導体層を成長させる際に、結晶性を良好にするためAlNバッファ層をその成長初期から高温で成長させる場合、炉内に残留するGaやInなどのIII族元素がSi基板と反応し、Si基板中に拡散し、Si基板の表面の抵抗率が低下する。しかし、本発明による製造方法は、AlNバッファ層を最初に400℃〜600℃の低温で成長させ、引き続きIII族窒化物半導体層を成長させるので、III族元素がSi基板と反応することを抑制することでき、Si基板の表面の抵抗率の低下を防止することができる。
本発明において、前記第二AlNバッファ層の成長温度は900〜1200℃であることが好ましい。これにより、Si基板中へのIII族原料の拡散を抑制しながらAlNバッファ層の結晶性を良好にすることができる。
本発明において、前記第一AlNバッファ層の厚さは0.4〜100nmであることが好ましく、前記第一及び第二AlNバッファ層の合計厚さは30〜200nmであることが好ましい。これにより、クラックが発生しにくく結晶性の良好なAlNバッファ層を形成することができる。
本発明において、前記III族窒化物半導体層を成長させる工程は、前記第二AlNバッファ層上に第一III族窒化物半導体層を成長させる工程と、前記第一III族窒化物半導体層上に前記第一III族窒化物半導体層の成長温度よりも高い温度で第二III族窒化物半導体層を成長させる工程とを含み、前記前記第一III族窒化物半導体層の成長温度が400〜800℃であり、前記第一AlNバッファ層の成長温度は、前記第一III族窒化物半導体層の成長温度よりも低いことが好ましい。
AlNバッファ層上にIII族窒化物半導体層を成長させる際に、III族窒化物半導体層の厚さが例えば200nmになるまでの成長初期ではIII族窒化物を低温で成長させるので、III族元素がAlNバッファ層を通ってSi基板中へ拡散することを防止することができる。また厚さが200nm以上は高温で成長させるので、III族窒化物半導体層の結晶性を向上させることができる。
本発明において、前記Si基板の抵抗率は100Ωcm以上であり、前記Si基板は、C、Ge、Sn、O、H及びV族元素から選ばれた一つの不純物元素を含み、少なくとも前記Si基板の表面から深さ0.5〜10umの表層部に含まれる前記不純物元素の濃度が1×1012〜1×1020atoms/cm3であることが好ましい。これによれば、AlNバッファ層の形成時にSi基板中にIII族元素が拡散することによるキャリアの増加を抑えることができる。
本発明によるIII族窒化物半導体基板の製造方法は、前記III族窒化物半導体層を成長させる前に、前記第一及び第二AlNバッファ層を順に成長させた前記Si基板を900〜1450℃で熱処理する工程をさらに備えることが好ましい。この工程によれば、AlNバッファ層の形成時にSi基板中に拡散したIII族元素を表面から基板内部へさらに拡散させてAlNバッファ層との界面近傍のSi基板の抵抗率を高くすることができる。
本発明において、前記Si基板は、シリコン単結晶の（111）面から＜112＞方向に0.1〜1.5°の範囲内で傾斜した主面を有することが好ましい。これによれば、III族窒化物半導体層の上面の表面粗さを改善することができる。
また、本発明の第二の側面によるIII族窒化物半導体基板の製造方法は、Si基板上に第一成長温度で第一AlNバッファ層を成長させる工程と、前記第一AlNバッファ層上に前記第一成長温度よりも高い第二成長温度で第二AlNバッファ層を成長させる工程と、前記第二AlNバッファ層上にIII族窒化物半導体層を成長させる工程とを備え、前記第一AlNバッファ層を成長させる工程では、Al原料及びN原料を交互に繰り返し供給することを特徴とする。
本発明によれば、第一AlNバッファ層を低温で成長させることでGa等のIII族元素がSi基板中に拡散することを抑制することでき、Si基板の表面の抵抗率の低下を防止することができる。またAl原料とN原料とを同時ではなく交互に供給することで低温成長によるAlNの結晶性の悪化を改善することができる。
本発明において、前記第一成長温度は400〜800℃であることが好ましく、400〜600℃であることが特に好ましい。また前記第二成長温度は900〜1200℃であることが好ましい。これにより、Si基板中へのIII族元素の拡散を抑制することできる。
本発明において、前記第一AlNバッファ層を成長させる工程では、前記N原料よりも前記Al原料を先に導入することが好ましい。これにより、Si基板の表面が窒化されることを防止することができ、結晶性の良好な第一AlNバッファ層を成長させることができる。
本発明において、前記第一AlNバッファ層の厚さは0.4〜100nmであることが好ましく、前記第一及び第二AlNバッファ層の合計厚さは30〜200nmであることが好ましい。これにより、クラックが発生しにくく結晶性の良好なAlNバッファ層を形成することができる。
本発明において、前記第一AlNバッファ層を成長させる工程では、前記Al原料及び前記N原料を供給する時間がそれぞれ0.5〜10秒であることが好ましい。これにより、生産性を悪化させることなく高品質なAlNバッファ層を形成することができる。
前記第二AlNバッファ層を成長させる工程では、前記Al原料及び前記N原料を交互に繰り返し供給することがさらに好ましい。Al原料とN原料とを同時ではなく交互に供給することで第二AlNバッファ層の結晶性をさらに良好にすることができる。
本発明によるIII族窒化物半導体基板の製造方法は、前記III族窒化物半導体層を成長させる前に、前記第一及び第二AlNバッファ層を順に成長させた前記Si基板を900〜1450℃で熱処理する工程をさらに備えることが好ましい。この工程によれば、AlNバッファ層の形成時にSi基板中に拡散したIII族元素を表面から基板内部へさらに拡散させてAlNバッファ層との界面近傍のSi基板の抵抗率を高くすることができる。
本発明において、前記Si基板は、シリコン単結晶の（111）面から＜112＞方向に0.1〜1.5°の範囲内で傾斜した主面を有することが好ましい。これによれば、III族窒化物半導体層の上面の表面粗さを改善することができる。
本発明において、前記III族窒化物半導体層を成長させる工程は、前記第二AlNバッファ層上に第三成長温度で第一III族窒化物半導体層を成長させる工程と、前記第一III族窒化物半導体層上に前記第三成長温度よりも高い第四成長温度で第二III族窒化物半導体層を成長させる工程とを含むことが好ましい。この場合において、前記第三成長温度は400〜800℃であり、前記第四成長温度は900〜1200℃であることが好ましい。また、前記第一III族窒化物半導体層の厚さが10〜200nmであることが好ましい。このように、第一III族窒化物半導体層を低温で成長させることでGa等のIII族元素がAlNバッファ層を通過してSi基板中に拡散することを抑制することでき、Si基板の表面の抵抗率の低下を防止することができる。
本発明において、前記第一III族窒化物半導体層を成長させる工程では、III族原料及びN原料を交互に繰り返し供給することが好ましい。
本発明において、前記第一III族窒化物半導体層はAlGaNからなり、前記第二III族窒化物半導体層はGaNからなることが好ましい。
本発明において、前記Si基板の抵抗率は100Ωcm以上であり、前記Si基板は、C、Ge、Sn、O、H及びV族元素から選ばれた一つの不純物元素を含み、少なくとも前記Si基板の表面から深さ0.5〜10umの表層部に含まれる前記不純物元素の濃度は1×1012〜1×1020atoms/cm3であることが好ましい。これによれば、AlNバッファ層の形成時にSi基板中にIII族元素が拡散することによるキャリアの増加を抑えることができる。
本発明において、前記表層部を含む前記Si基板全体に含まれる前記不純物元素の濃度は1×1012〜1×1020atoms/cm3であってもよい。あるいは、前記表層部よりも深い領域に含まれる前記不純物元素の濃度が前記表層部よりも低くてもよい。
前記不純物元素がCである場合、前記表層部に含まれる前記不純物元素の濃度は1×1014〜1×1017atoms/cm3であることが好ましい。また前記不純物元素がGe又はSnである場合、前記表層部に含まれる前記不純物元素の濃度は1×1014〜1×1020atoms/cm3であることが好ましい。
前記不純物元素がOである場合、前記表層部における前記不純物元素の濃度は1×1015〜5×1018atoms/cm3であることが好ましい。また前記不純物元素がHである場合、前記表層部に含まれる前記不純物元素の濃度は1×1015〜5×1018atoms/cm3であることが好ましい。
前記不純物元素が、N、P、As及びSbから選ばれた少なくとも一つのV族元素を含む場合、前記表層部に含まれる前記不純物元素の濃度は1×1012〜1×1019atoms/cm3であり、前記表層部よりも深い領域に含まれる前記不純物元素の濃度は1×1014atoms/cm3以下であることが好ましい。この場合において、前記Si基板中の前記不純物元素は前記表面から基板内部に向けて減少する濃度勾配を有することが好ましい。
本発明において、前記第一AlNバッファ層を成長させる工程では、N以外のV族元素（P、As、Sb）を含む原料を前記Al原料又は前記N原料と共に供給することが好ましい。これにより、Si基板側ではなくAlNバッファ層側に、Si基板中へのIII族元素の拡散に伴うSi基板中のキャリアの増加を抑制するための不純物元素を含ませておくことができる。
本発明の第３の側面によるIII族窒化物半導体基板の製造方法は、Si基板上に900〜1200℃の成長温度でAlNバッファ層を成長させる工程と、前記AlNバッファ層上にIII族窒化物半導体層を成長させる工程とを備え、前記Si基板の抵抗率が100Ωcm以上であり、前記Si基板は、C、Ge、Sn、O及びHから選ばれた一つの不純物元素を含み、少なくとも前記表面から深さ0.5〜10umの表層部に含まれる前記不純物元素の濃度が1×1014〜1×1020atoms/cm3であることを特徴とする。本発明によれば、AlNバッファ層の形成時にSi基板中にIII族元素が拡散することによるキャリアの増加を抑えることができる。
本発明において、前記表層部を含む前記Si基板全体に含まれる前記不純物元素の濃度は1×1012〜1×1020atoms/cm3であってもよい。あるいは、前記表層部よりも深い領域に含まれる前記不純物元素の濃度が前記表層部よりも低くてもよい。
前記不純物元素がCである場合、前記表層部に含まれる前記不純物元素の濃度は1×1014〜1×1017atoms/cm3であることが好ましい。また前記不純物元素がGe又はSnである場合、前記表層部に含まれる前記不純物元素の濃度は1×1014〜1×1020atoms/cm3であることが好ましい。
前記不純物元素がOである場合、前記表層部における前記不純物元素の濃度は1×1015〜5×1018atoms/cm3であることが好ましい。また前記不純物元素がHである場合、前記表層部に含まれる前記不純物元素の濃度は1×1015〜5×1018atoms/cm3であることが好ましい。
前記不純物元素が、N、P、As及びSbから選ばれた少なくとも一つのV族元素を含む場合、前記表層部に含まれる前記不純物元素の濃度は1×1012〜1×1019atoms/cm3であり、前記表層部よりも深い領域に含まれる前記不純物元素の濃度は1×1014atoms/cm3以下であることが好ましい。この場合において、前記Si基板中の前記不純物元素は前記表面から基板内部に向けて減少する濃度勾配を有することが好ましい。
本発明によるIII族窒化物半導体基板の製造方法は、前記III族窒化物半導体層を成長させる前に、前記AlNバッファ層を成長させた前記Si基板を900〜1450℃で熱処理する工程をさらに備えることが好ましい。この工程によれば、AlNバッファ層の形成時にSi基板中に拡散したIII族元素を表面から基板内部へさらに拡散させてAlNバッファ層との界面近傍のSi基板の抵抗率を高くすることができる。
本発明において、前記Si基板は、シリコン単結晶の（111）面から＜112＞方向に0.1〜1.5°の範囲内で傾斜した主面を有することが好ましい。これによれば、III族窒化物半導体層の上面の表面粗さを改善することができる。
本発明の第４の側面によるIII族窒化物半導体基板の製造方法は、Si基板上にAlNバッファ層を成長させる工程と、前記AlNバッファ層を成長させた前記Si基板を900〜1450℃で熱処理する工程と、前記熱処理後の前記AlNバッファ層上にIII族窒化物半導体層を成長させる工程とを備えることを特徴とする。本発明によれば、AlNバッファ層の形成時にSi基板中に拡散したIII族元素を表面から基板内部へさらに拡散させてAlNバッファ層との界面近傍のSi基板の抵抗率を高くすることができる。
本発明の第５の側面によるIII族窒化物半導体基板の製造方法は、Si基板上にAlNバッファ層を成長させる工程と、前記AlNバッファ層上にIII族窒化物半導体層を成長させる工程とを備え、前記Si基板は、シリコン単結晶の（111）面から＜112＞方向に0.1〜1.5°の範囲内で傾斜した主面を有することを特徴とする。これによれば、III族窒化物半導体層の上面の表面粗さを改善することができる。
本発明によれば、Si基板上にAlNバッファ層を介してIII族窒化物半導体層を成長させる際にSi基板中へのIII族元素の拡散によるSi基板の表面の抵抗率の低下を抑制することが可能なIII族窒化物半導体基板の製造方法を提供することができる。
図１は、本発明の第１の実施の形態によるIII族窒化物半導体基板の構造を示す略断面図である。 図２は、本発明の第１の実施の形態によるIII族窒化物半導体基板の製造方法を説明するためのフローチャートである。 図３は、本発明の第２の実施の形態によるIII族窒化物半導体基板の製造方法を説明するためのフローチャートである。 図４は、本発明の第３の実施の形態によるIII族窒化物半導体基板の製造方法を説明するためのフローチャートである。 図５は、本発明の第２の実施の形態によるIII族窒化物半導体基板の構造を示す略断面図である。 図６は、本発明の第４の実施の形態によるIII族窒化物半導体基板の製造方法を説明するためのフローチャートである。 図７は、本発明の第５の実施の形態によるIII族窒化物半導体基板の製造方法を説明するためのフローチャートである。 図８は、本発明の第６の実施の形態によるIII族窒化物半導体基板の製造方法を説明するためのフローチャートである。 図９は、本発明の第３の実施の形態によるIII族窒化物半導体基板の構造を示す略断面図である。 図１０は、本発明の第７の実施の形態によるIII族窒化物半導体基板の製造方法を説明するためのフローチャートである。 図１１は、本発明の第８の実施の形態によるIII族窒化物半導体基板の製造方法を説明するためのフローチャートである。 図１２は、本発明の第９の実施の形態によるIII族窒化物半導体基板の製造方法に用いるSi基板の構造を示す図であって、上側はSi基板の平面図、下側はSi基板の側面図である。 図１３は、実施例１〜２０並びに比較例１〜３のIII族窒化物半導体基板のGaN層の結晶性、Si基板の表面の不純物濃度、キャリア濃度の評価結果をまとめた表である。 図１４は、実施例２１、２２並びに比較例４〜７のIII族窒化物半導体基板の表面粗さの評価結果をまとめた表である。
以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。
図１は、本発明の第１の実施の形態によるIII族窒化物半導体基板の構造を示す略断面図である。
図１に示すように、このIII族窒化物半導体基板１は、Si基板１０上にAlNバッファ層２０及びIII族窒化物半導体層３０が順に積層された構造を有している。Si基板１０の抵抗率は1000Ωcm以上であることが好ましい。またSi基板１０の面方位は（111）面であることが好ましいが、他の面方位であってもよい。
AlNバッファ層２０はSi基板１０とIII族窒化物半導体層３０との間の格子間不整合を緩和するための層であり、第一AlNバッファ層２１及び第二AlNバッファ層２２が順に積層された二層構造を有している。第一AlNバッファ層２１は400〜800℃、好ましくは400〜600℃の低温で成長させた層であり、第二AlNバッファ層２１は900〜1200℃の高温で成長させた層である。
第一AlNバッファ層２１の厚さは0.4〜100nmであることが好ましく、0.4〜50nmであることが特に好ましい。第一AlNバッファ層２１の厚さが0.4nmよりも薄いときにはSi基板１０へのIII族元素の拡散を抑制することができず、100nmよりも厚いときにはAlNの結晶性が悪化し、その上に形成されるIII族窒化物半導体層３０の結晶性も悪くなるからである。
AlNバッファ層２０の厚さ、すなわち第一AlNバッファ層２１及び第二AlNバッファ層２２の合計厚さは30〜200nmであることが好ましい。AlNバッファ層２０の厚さが30nmより薄いときには結晶性の良好なAlNバッファ層２０が得られず、200nmより厚いときにはAlNバッファ層２０にクラックが発生しやすくなるからである。
III族窒化物半導体層３０は、III族元素であるAl、In、Gaの少なくとも一つとNとの混晶からなる層であり、代表的なIII族窒化物半導体はGaNである。III族窒化物半導体層３０の厚さは特に限定されないが、例えば1umとすることができる。
図２は、III族窒化物半導体基板１の製造方法を説明するためのフローチャートである。
図２に示すように、III族窒化物半導体基板１の製造では、まずSi基板１０を準備する（ステップＳ１１）。具体的には、Si基板１０をHF及びSC-1で洗浄した後、MOCVD炉内にセットする。III族窒化物半導体の成膜方法としてはMOCVD（Metal Organic Chemical Vapor Deposition：有機金属気相成長法）を採用することが好ましいが、HVPE（Hydride Vapor Phase Epitaxy：ハイドライド気相成長法）、MBE（Molecular Beam Epitaxy：分子線結晶成長法）などの他の成長方法を採用してもよく、これらの成膜方法においてSi基板中への不純物拡散を同様に抑制することは可能である。
次に、Si基板１０上に第一AlNバッファ層２１を形成する（ステップＳ１２Ａ）。第一AlNバッファ層２１の形成では、400〜600℃の炉内にTMA（トリメチルアルミニウム）とNH3をH2キャリアガスとともに導入してSi基板１０の表面にAlNを成長させる。第一AlNバッファ層２１の成長温度は400〜600℃であることが好ましい。成長温度が400℃よりも低い場合にはAlNの結晶性が悪化してその後のIII族窒化物半導体材料の結晶性に影響を及ぼし、600℃より高い場合にはSi基板１０へのIII族元素の拡散を抑制する効果が小さいからである。第一AlNバッファ層２１の成長温度が600℃以下であればSi基板１０へのIII族元素の拡散を抑制する効果を十分に高めることができる。
第一AlNバッファ層２１の形成では、NH3よりもTMAを先に導入することが好ましい。NH3を先に導入するとSi基板１０の表面がNH3と反応して窒化され、結晶性の良いAlNを成長させることができないからである。特に、Si基板１０の面内の温度分布が不均一である場合にSi基板１０の表面が荒れてその後のAlNやInAlGaNの結晶性が悪化するという事態を、回避することができる。
NH3よりもTMAを先に導入する場合、TMAが分解したAl原子がSi基板１０の全面に1~10原子層いきわたるように、NH3よりもTMAを3〜30秒先に供給することが好ましい。Al原子層が1原子層より薄い場合はSi基板とNH3が反応して窒化され、結晶性の悪化を招く。一方で、Al原子層が10原子層より厚い場合は、Si表面にAlドロップレットが発生し、Siとの合金化が進む。その結果、合金化された基板上でAlNの結晶性悪化が発生する。
第一AlNバッファ層２１を成長させる前に、Si基板１０の表面の酸化膜を除去する目的でSi基板１０をベーキングしてもよい。このときのベーキング温度は、第一AlNバッファ層２１の成長温度以上であることが好ましい。ただし、前バッチで導入されたGa等のIII族原料が炉内に残留している場合にはこれがSi基板１０中に取り込まれるおそれがあるため、この場合にはベーキングを実施しないほうがよい。
次に、第一AlNバッファ層２１上に第二AlNバッファ層２２を形成する（ステップＳ１２Ｂ）。第二AlNバッファ層２２の形成では、まず炉内温度を900〜1200℃まで昇温する。昇温の際に原料供給を中断しても構わないが、生産性を考慮すると原料を供給しながら昇温させるほうが好ましい。第二AlNバッファ層２２の成長温度は900〜1200℃であることが好ましい。成長温度が900℃よりも低い場合には結晶性の良いAlNが得られず、また通常の装置では1200℃よりも高い温度での結晶成長に対応できないからである。
次に、第二AlNバッファ層２２上にIII族窒化物半導体層３０を形成する（ステップＳ１３）。III族窒化物半導体層３０の形成では、まずTMAの供給を停止し、その代わりにIII族原料をNH3と共に供給してIII族窒化物半導体層３０を成長させる。III族窒化物半導体層３０の成長温度は900〜1200℃であることが好ましい。成長温度が900℃よりも低い場合には結晶性の良いIII族窒化物半導体層が得られないからである。以上により、Si基板１０上に第一AlNバッファ層２１、第二AlNバッファ層２２、III族窒化物半導体層３０が順に形成されたIII族窒化物半導体基板１が完成する。
Si基板１０上にAlNバッファ層２０を介してIII族窒化物半導体層３０を成長させるプロセスにおいて、結晶性を良好にするためAlNバッファ層２０をその成長初期から900℃以上の高温で成長させる場合、Si基板１０がAl原料あるいは炉内に残留するGaやInなどと反応してSi基板１０中にIII族元素が拡散し、Si基板１０の表面の抵抗率が低下する。しかし、第一AlNバッファ層２１を最初に400℃〜600℃の低温で薄く成長させた後、900〜1200℃の高温で第二AlNバッファ層２２を成長させる場合には、Si基板とIII族原料との反応を抑えることができる。
以上説明したように、本実施形態によるIII族窒化物半導体基板１の製造方法は、AlNバッファ層２０を400〜600℃の低温と900〜1200℃の高温の２段階で成長させるので、AlNバッファ層２０の結晶品質を維持しつつ、Si基板１０中へのIII族元素の拡散を低減することができ、Si基板１０の表面の抵抗率の低下を防止することができる。
図３は、本発明の第２の実施の形態によるIII族窒化物半導体基板の製造方法を説明するためのフローチャートである。
図３に示すように、このIII族窒化物半導体基板１の製造方法の特徴は、第一AlNバッファ層２１の形成（ステップＳ１２Ａ）においてAl原料であるTMAとN原料であるNH3を同時ではなく交互に繰り返し供給する点にある。すなわち、本実施形態による製造方法は、Si基板１０を準備する工程（ステップＳ１１）と、Al原料及びN原料を交互に繰り返し供給することによりSi基板１０上に第一AlNバッファ層２１を形成する工程（ステップＳ１２Ａ）と、第一AlNバッファ層２１上に第二AlNバッファ層２２を形成する工程（ステップＳ１２Ｂ）と、第二AlNバッファ層２２上にIII族窒化物半導体層３０を形成する工程（ステップＳ１３）とを有している。その他の条件は第１の実施の形態と同様である。
TMA及びNH3の交互供給では、例えば、TMAを3秒導入し、H2キャリアガスのみを3秒導入し、その後NH3を3秒導入し、H2キャリアガスのみを6秒導入する工程を繰り返す。Al原料とN原料とを交互に炉内へ導入することにより、AlNを低温で成長させたとしても結晶性を向上させることができる。
TMA及びNH3を供給する時間はそれぞれ0.5〜10秒が好ましい。TMAの供給時間が0.5秒よりも短くなるとAlNの成長速度が遅くなり、生産性に悪影響を及ぼすからであり、TMAの供給時間が10秒よりも長くなるとAlNの結晶性が悪化するからである。またNH3の供給時間が0.5秒よりも短くなるとAl液滴が成長表面に残留して結晶成長が阻害されるからであり、NH3の供給時間を10秒よりも長くするとAlN初期成長段階でNH3の過剰供給によりSi基板の窒化が進み、AlNの結晶性が悪化するからである。なお、原料供給の中断時間は0〜10秒が好ましい。原料供給の中断時間を短く、あるいは無くしても結晶性にはあまり影響しないが、原料供給の中断時間を10秒よりも長くすると生産性が悪化するからである。
AlNの原料を導入する順序については、NH3よりもTMAを先に導入することが好ましい。NH3を先に導入するとSi基板１０の表面がNH3と反応して窒化され、結晶性の良いAlNを成長させることができないからである。特に、Si基板１０の面内の温度分布が不均一である場合にSi基板１０の表面が荒れてその後のAlNやInAlGaNの結晶性が悪化するという事態を、回避することができる。
NH3よりもTMAを先に導入する場合、TMAが分解したAl原子がSi基板１０の全面に1~10原子層いきわたるように、NH3よりもTMAを3〜30秒先に供給することが好ましい。Al原子層が1原子層より薄い場合はSi基板とNH3が反応して窒化され、結晶性の悪化を招く。一方で、Al原子層が10原子層より厚い場合は、Si表面にAlドロップレットが発生し、Siとの合金化が進む。その結果、合金化された基板上でAlNの結晶性悪化が発生する。
第一AlNバッファ層２１の成長温度は400〜800℃であることが好ましく、400〜600℃であることが特に好ましい。成長温度が400℃よりも低い場合には結晶性の良いAlNが得られず、800℃より高い場合にはSi基板１０へのIII族元素の拡散を抑制する効果が小さいからである。TMAとNH3を交互に供給する場合、比較的低い温度でも結晶性の良好なAlNを成長させることができることから、第一AlNバッファ層２１の成長温度を600℃以下にすることは効果的である。第一AlNバッファ層２１の成長温度が600℃以下であればSi基板１０へのIII族元素の拡散を抑制する効果を十分に高めることができる。またTMAとNH3を交互に供給する場合にはAlNの結晶性を良好にすることができるだけでなく、III族元素の拡散を抑制する効果を高めることができ、600℃以上の温度でAlNを成長させる場合には有利である。
第二AlNバッファ層２２の形成（ステップＳ１２Ｂ）において、Al原料であるTMAとN原料であるNH3は同時に供給される。上記のように、800℃以下の低温ではTMAとNH3を交互に供給することで結晶性を向上させることができるが、900℃以上の高温ではTMAとNH3を連続供給することで結晶性の向上を図りつつ成長時間の短縮化による生産性の向上を図ることができる。
以上説明したように、本実施形態によるIII族窒化物半導体基板１の製造方法は、AlNバッファ層２０を400〜800℃の低温と900〜1200℃の高温の２段階で成長させると共に、第一AlNバッファ層２１を形成する際にAl原料とN原料とを交互に供給するので、AlNバッファ層２０の結晶性を良好にすることができ、特に第一AlNバッファ層２１を400〜600℃の低温で成長させる際に問題となる結晶性の悪化を抑えることができ、あるいは600℃以上の成長温度であってもIII族元素の拡散を十分に抑制することができる。
図４は、本発明の第３の実施の形態によるIII族窒化物半導体基板１の製造方法を説明するためのフローチャートである。
図４に示すように、このIII族窒化物半導体基板１の製造方法の特徴は、第一AlNバッファ層２１の形成（ステップＳ１２Ａ）のみならず第二AlNバッファ層２２の形成（ステップＳ１２Ｂ）においてもTMAとNH3を交互に供給する点にある。TMA及びNH3の交互供給条件は第一AlNバッファ層２１の場合と同様である。その他の条件も第２の実施の形態と同様である。本実施形態によれば、第２の実施の形態の効果に加えて、AlNバッファ層の結晶性をさらに良好にすることができる。すなわち、基板上でのTMAとNH3の不均一反応を抑制することができ、AlNの面内膜厚分布を良好にすることができる。原料の交互供給は、AlNの膜厚分布を改善するだけでなく、デバイス活性層となるIII族窒化物半導体層の濃度分布を改善する効果もある。なお低温成長時からAl原料とN原料を交互に供給ことによってAlNの均一性の改善効果は高まるが、高温成長時にのみAl原料とN原料を交互に供給するだけでもAlNの均一性を改善する効果がある。
図５は、本発明の第２の実施の形態によるIII族窒化物半導体基板の構造を示す略断面図である。
図５に示すように、このIII族窒化物半導体基板２の特徴は、III族窒化物半導体層３０が二層構造であり、第一III族窒化物半導体層３１と第一III族窒化物半導体層３２とが順に積層されている点にある。第一III族窒化物半導体層３１は400〜800℃の低温で成長させた層であり、第二III族窒化物半導体層３２は900〜1200℃の高温で成長させた層である。その他の構成は第１の実施の形態と同様である。III族窒化物半導体層３０を二層構造とすることにより、III族元素がAlNバッファ層２０を通ってSi基板１０中へ拡散することを抑制すると共に、III族窒化物半導体層３０の結晶性を良好にすることができる。
図６は、本発明の第４の実施の形態によるIII族窒化物半導体基板の製造方法を説明するためのフローチャートである。
図６に示すように、このIII族窒化物半導体基板２の製造方法の特徴は、Si基板１０上に第一AlNバッファ層２１及び第二AlNバッファ層２２を順に形成する工程（ステップＳ１２Ａ，１２Ｂ）の後、第一III族窒化物半導体層３１を400〜800℃で形成する工程（ステップＳ１３Ａ）と、第二III族窒化物半導体層３２を900〜1200℃で形成する工程（ステップＳ１３Ｂ）とを順に実施する点にある。
第一III族窒化物半導体層３１の成長温度は400〜800℃であることが好ましく、第二III族窒化物半導体層３２の成長温度は900〜1200℃であることが好ましい。また第二III族窒化物半導体層３２を構成するIII族元素の組成は、第一III族窒化物半導体層３１と異なっていてもよい。したがって、例えば、第一III族窒化物半導体層３１をAlGaN層とし、第二III族窒化物半導体層３２をGaN層としてもよい。第一III族窒化物半導体層３１をAlGaN層とすることによりSi基板中へのGaの拡散を抑制する効果を高めることができる。
III族窒化物半導体層３０の形成では、まずTMAの供給を停止して炉内温度を900〜1200℃まで降温する。降温の際にNH3の供給を中断しても構わないが、生産性を考慮するとNH3を供給しながら降温させるほうが好ましい。その後、III族原料をNH3と共に供給してIII族窒化物半導体層３０を成長させる。
AlNバッファ層２０上にIII族窒化物半導体層３０を成長させる工程においてもIII族元素が第一及び第二AlNバッファ層２１，２２を通ってSi基板１０中へ拡散するおそれがあるが、厚さが200nm以下の成長初期ではIII族窒化物半導体層を400〜800℃の低温で成長させ、その後、200nm以上の厚さでは結晶性を向上させるためにIII族窒化物半導体層を900〜1200℃の高温で成長させるので、III族窒化物半導体の結晶品質を維持しつつ、Si基板中へのIII族元素の拡散をさらに低減することができる。また、III族窒化物半導体層を低温で成長させる際にIII族原料とV族原料とを交互に供給するので、III族窒化物の結晶性を良好にすることができ、III族窒化物半導体層を400〜600℃の低温で成長させたときに問題となる結晶性の悪化を抑えることができる。
図７は、本発明の第５の実施の形態によるIII族窒化物半導体基板の製造方法を説明するためのフローチャートである。
図７に示すように、このIII族窒化物半導体基板２の製造方法の特徴は、第一AlNバッファ層２１の形成（ステップ１２Ａ）のみならず第一III族窒化物半導体層３１の形成（ステップ１３Ａ）においてもIII族原料とV族原料を交互に供給する点にある。その他の条件は第４の実施の形態と同様である。このように、第一III族窒化物半導体層３１を成長させる際にIII族原料とV族原料を交互に炉内へ導入することにより、低温成長での結晶性を向上させることが可能である。
図８は、本発明の第６の実施の形態によるIII族窒化物半導体基板の製造方法を説明するためのフローチャートである。
図８に示すように、このIII族窒化物半導体基板の製造方法の特徴は、第３及び第５の実施の形態の組み合わせであって、第一AlNバッファ層２１、第二AlNバッファ層２２及び第一III族窒化物半導体層３１の形成（ステップＳ１２Ａ，Ｓ１２Ｂ，Ｓ１３Ａ）においてIII族原料とV族原料を交互に供給する点にある。その他の条件は第３又は第５の実施の形態と同様である。このように、AlNバッファ層及びIII族窒化物半導体層を成長させる際にIII族原料とV族原料を交互に炉内へ導入することにより、低温成長での結晶性をさらに向上させることが可能である。
図９は、本発明の第３の実施の形態によるIII族窒化物半導体基板の構成を示す略断面図である。
図９に示すように、このIII族窒化物半導体基板３の特徴は、Si基板１０と、Si基板１０上に形成されたAlNバッファ層２０と、AlNバッファ層２０上に形成されたIII族窒化物半導体層３０とを備え、AlNバッファ層２０が900〜1200℃で成長させた高温バッファ層からなり、Si基板１０がIII族元素の拡散に伴うキャリアの増加を抑えるC、Ge、Sn、O、H又はV族元素（N、P、As、Sb）の不純物を含む点にある。その他の構成は第１の実施の形態と同様である。
図１０は、本発明の第７の実施の形態によるIII族窒化物半導体基板の製造方法を説明するためのフローチャートである。
図１０に示すように、本実施形態によるIII族窒化物半導体基板３の製造方法では、まず抵抗率が100Ωcm以上であって、C、Ge、Sn、O、H又はV族元素（N、P、As、Sb）を1×1012〜1×1019atoms/cm3含むSi基板１０を用意する。これらの不純物は、表面から深さ0.5〜10umの表層部１０ａにのみ含まれていてもよく、基板全体に含まれていてもよい。これらの不純物は、Si基板１０中にIII族元素が拡散することによるキャリアの増加を抑える役割を果たすものである。
＜Ｃ＞
Si基板１０がCを含む場合、少なくとも表層部１０ａにおけるCの濃度が1×1014〜1×1017atoms/cm3であることが好ましい。この場合において、Si基板全体のCの濃度が1×1014〜1×1017atoms/cm3であってもよく、あるいは表層部１０ａのみが1×1014〜1×1017atoms/cm3であり、表層部１０ａよりも深い基板内部が1×1014atoms/cm3以下であってもよい。
＜Ｇｅ、Ｓｎ＞
Si基板１０がGe又はSnを含む場合、少なくとも表層部１０ａにおけるGe又はSnの濃度が1×1014〜1×1020atoms/cm3であることが好ましい。この場合において、Si基板全体のGe又はSnの濃度が1×1014〜1×1020atoms/cm3であってもよく、あるいは表層部１０ａのみが1×1014〜1×1020atoms/cm3であり、表層部１０ａよりも深い基板内部が1×1014atoms/cm3以下であってもよい。
＜Ｏ＞
Si基板１０は、表層部１０ａにOをより多く含むものであってもよい。この場合において、Si基板全体のOの濃度が1×1015〜1×1018atoms/cm3であってもよく、あるいは表層部１０ａのみが1×1015〜1×1018atoms/cm3であり、表層部１０ａよりも深い基板内部が1×1014atoms/cm3以下であってもよい。なおOの濃度を表層部１０ａのみ高くする場合には、Si基板表面へのイオン注入により行うことができる。
＜Ｈ＞
Si基板１０は、表層部１０ａにHをより多く含むものであってもよい。この場合、Si基板１０の表層部１０ａにおけるHの濃度が1×1015〜1×1018atoms/cm3であり、表層部１０ａよりも深い基板内部におけるHの濃度が表層部１０ａよりも低く、1×1014atoms/cm3以下であることが好ましい。
＜V族元素＞
Si基板１０は、表層部１０ａにV族元素（N、P、As、Sb）をより多く含むものであってもよい。この場合、表層部１０ａにおけるV族元素の濃度が1×1012〜1×1019atoms/cm3であり、表層部１０ａよりも深い基板内部におけるV族元素の濃度は表層部１０ａよりも低く、1×1014atoms/cm3以下であることが好ましい。Si基板１０中のV族元素の深さ方向の濃度分布は、表面で最も高く、表面から基板内部に向かって徐々に減少する濃度勾配を有することが好ましい。
＜Ｎ以外のV族元素＞
Si基板１０中に拡散したIII族元素によるキャリアの増加を抑えるためのV族元素は、Si基板１０側ではなく、Si基板１０の表面と接するAlNバッファ層２０側に含まれていてもよい。キャリアの増加を抑えるためのV族元素を含むAlNバッファ層２０は、後述するAlNバッファ層２０を形成する工程（ステップＳ１２）においてN以外のV族原料（P、As、Sb）をIII族原料と一緒に炉内に導入することにより形成することができる。
次にSi基板１０の上面にAlNバッファ層２０を900〜1200℃の高温で成長させる（ステップＳ１２）。このときSi基板１０中にAlやGaなどIII族元素が拡散しても、C、Ge、Sn、O、H又はV族元素がこれらIII族元素のキャリアを不活性化させるので、Si基板１０の表面の抵抗率の低下を抑制することができる。したがって、これらの特別なSi基板１０を用いることによりSi基板中にAlやGaなどIII族元素が拡散しても表面の抵抗率の低下を抑制することができる。
その後、AlNバッファ層２０上にIII族窒化物半導体層３０を900〜1200℃の高温で成長させる（ステップＳ１３）ことにより、III族窒化物半導体基板３が完成する。
上記のように、AlNバッファ層２０をその成長初期から900〜1200℃の高温で成長させる場合には、Si基板１０中にAlやGaなどのIII族元素が拡散してSi基板１０の表面の抵抗率が低下する。しかし、Si基板１０の表層部１０ａがIII族元素の拡散によるキャリアの増加を抑える不純物を含んでいる場合には、Si基板１０中にIII族元素が拡散してもSi基板１０の表面の抵抗率の低下を抑制することができる。したがって、AlNバッファ層２０を成長初期から900〜1200℃の高温で成長させることができ、結晶性の良好なAlNを成長させることができる。
III族元素の拡散に伴うキャリアの増加を抑えるC等の不純物を含有するSi基板は、上述した第１〜第６の実施の形態によるIII族窒化物半導体基板の製造方法において採用することも可能であるが、III族元素の拡散量（III族拡散プロファイル）を考慮してSi基板中の不純物の濃度（V族拡散プロファイル）を決定する必要がある。すなわちAlNバッファ層を900〜1200℃の高温でのみ成長させる場合のようにIII族元素の拡散を抑えるプロセスを適用しない場合には、III族元素の拡散量が多くなるので、Si基板中の不純物の濃度を高くする必要があるが、第６の実施の形態のようなIII族元素の拡散を抑える効果が高いプロセスを適用する場合には、Si基板中へのIII族元素の拡散量が非常に少ないので、Si基板中の不純物の濃度を低くする必要がある。
図１１は、本発明の第８の実施の形態によるIII族窒化物半導体基板の製造方法を説明するためのフローチャートである。
図１１に示すように、このIII族窒化物半導体基板１の製造方法の特徴は、Si基板１０上にAlNバッファ層２０を形成した後であってIII族窒化物半導体層３０を形成する前に、900〜1450℃の熱処理を行う点にある。すなわち、本実施形態による製造方法は、Si基板１０を準備する工程（ステップＳ１１）と、Si基板１０上に第一AlNバッファ層２１を形成する工程（ステップＳ１２Ａ）と、第一AlNバッファ層２１上に第二AlNバッファ層２２を形成する工程（ステップＳ１２Ｂ）と、Si基板１０を熱処理する工程（ステップＳ２０）と、第二AlNバッファ層２２上にIII族窒化物半導体層３０を形成する工程（ステップＳ１３）とを有している。その他の条件は第１の実施の形態と同様である。
熱処理はNH3雰囲気で行うことが好ましく、AlNバッファ層２０を形成したときと同一の炉内で一連のプロセスとして実施することが好ましいが、炉内から取り出して別の熱処理炉で処理してもよい。同一炉内で熱処理する場合にはあまり高温を制御できないが、プロセスの簡略化により生産性を高めることができる。熱処理時間は５分から１時間が適当である。熱処理時間が５分よりも短い場合には拡散距離が短く抵抗率を十分に回復させることができないからであり、１時間よりも長い場合には生産性が悪化するからである。
上記のように、熱処理温度は900〜1450℃であることが好ましい。熱処理温度が900℃よりも低い場合には拡散距離が短く長時間の熱処理が必要になるからであり、1450℃よりも高い場合にはSi基板１０が溶融してしまうからである。このように、AlNバッファ層２０の形成後に熱処理を行うことにより、AlNバッファ層２０の形成時にSi基板１０中に拡散したIII族元素を基板表面から内部にさらに拡散させることができるので、基板表面の抵抗率の低下を抑制することができる。
なお本実施形態における熱処理工程（ステップＳ２０）は、第１の実施の形態に適用しているが、第２〜第７の実施の形態に対して適用することも可能である。また特に、通常のSi基板を用いて図１０に示したAlNバッファ層２０及びIII族窒化物半導体層３０を順に形成する場合に対しても有効である。
図１２は、本発明の第９の実施の形態によるIII族窒化物半導体基板の製造方法に用いるSi基板の構造を示す図であって、上側はSi基板の平面図、下側はSi基板の側面図である。
図１２に示すように、このIII族窒化物半導体基板１の製造方法の特徴は、シリコン単結晶の（111）面から0.1〜1.5°の範囲内で＜112＞方向に傾斜した主面を有するSi基板１０を用いる点にある。Si基板１０上にAlNバッファ層２０及びIII族窒化物半導体層３０を成長させる方法は、第１〜第８の実施の形態のいずれの方法であってもよい。
Si基板１０の主面の傾斜角度は0.1〜1.5°であることが好ましい。（111）面に対する傾斜角度が0.1°よりも小さい場合には、III族窒化物半導体が島状に成長することで表面に不規則な凹凸が発生するからであり、傾斜角度が1.5°よりも大きい場合には下地のAlNバッファ層の表面が粗くなり、その上に成長させたIII族窒化物半導体層３０の表面粗さが粗くなるからである。傾斜角度が0.1〜1.5°の範囲内であれば、Si基板１０の表面に微小なステップが存在し、それに倣ってIII族窒化物半導体層３０が成長するため、表面粗さを抑制することができる。
Si基板１０の主面の傾斜方向は＜112＞方向（矢印(A)参照）であることが好ましい。傾斜方向が＜112＞方向である場合には、六方晶のIII族窒化物半導体材料における（1-100）面で会合するため、他の方向に比べて表面モフォロジーが良くなり、表面粗さが小さくなるからである。
以上説明したように、本実施形態によるIII族窒化物半導体基板の製造方法は、面方位が（111）面に対して僅かに傾斜したSi基板１０を用いているので、Si基板１０上にAlNバッファ層２０を介してIII族窒化物半導体層３０を成長させるプロセスにおいてIII族窒化物半導体層３０の上面の表面粗さを改善することができる。したがって、III族窒化物半導体層の上面に作成されるデバイスの界面散乱を抑制してデバイス特性を向上させることができる。
以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
例えば、上述した第１〜第９の実施の形態によるIII族窒化物半導体基板の製造方法は適宜組み合わせることができる。したがって、上述したように、第１〜第６の実施の形態による半導体基板の製造方法において、III族元素の拡散に伴うキャリアの増加を抑える不純物元素を含むSi基板１０（第７の実施の形態）を用いることも可能である。また第８の実施の形態における熱処理を第１〜第７の実施の形態において採用してもよく、第９の実施の形態におけるSi基板１０を第１〜第８の実施の形態において採用してもよい。
＜実施例１＞
抵抗率1000Ωcm、面方位（111）のSi基板をHF及びSC-1で洗浄した後、MOCVD炉内にセットした。次に炉内温度を550℃まで昇温した後、炉内にTMAとNH3をH2キャリアガスとともに導入し、Si基板の上面に第一AlN層を30nm成長させた。その後、原料を供給し続けながら炉内温度を1100℃まで昇温し、第一AlN層の上面に第二AlN層を70nm成長させた。
次に、TMAの供給を停止し、NH3を供給し続けながら炉内温度を1050℃まで降温した後、Ga源としてのTMG（トリメチルガリウム）を供給して第二AlN層の上面にGaN層を1um成長させた。こうして、Si基板上に第一AlN層、第二AlN層、GaN層が順に積層された実施例１のIII族窒化物半導体基板を得た。
＜実施例２＞
第一AlN層を成長させる際にTMA及びNH3を交互に供給する手法を用いた点以外は実施例１と同じ条件でIII族窒化物半導体基板を製造した。Si基板の準備は実施例１と同様である。次に、炉内温度を550℃で安定させた炉内にTMAをH2キャリアガスとともに3秒導入し、H2キャリアガスのみを3秒導入し、その後NH3をH2キャリアガスとともに3秒導入し、H2キャリアガスのみを6秒導入した。これを繰り返し、第一AlN層を30nm成長させた。その後、炉内温度を1100℃まで昇温した後、TMAとNH3をH2キャリアガスとともに導入し、第二AlN層を70nm成長させた。
次に、TMAの供給を停止し、NH3を供給し続けながら炉内温度を1050℃まで降温した後、Ga源としてのTMGを供給して第二AlN層上にGaN層を1um成長させた。こうして実施例２のIII族窒化物半導体基板を得た。
＜実施例３＞
第一AlN層のみならず第二AlN層を成長させる際にもTMA及びNH3を交互に供給する手法を用いた点以外は実施例１と同じ条件でIII族窒化物半導体基板を製造した。Si基板の準備から第一AlN層の成長までは実施例２と同様である。
次に、炉内温度を1100℃まで昇温した後、TMAをH2キャリアガスとともに3秒導入し、H2キャリアガスのみを3秒導入し、その後NH3をH2キャリアガスとともに3秒導入し、H2キャリアガスのみを6秒導入した。これを繰り返し、第二AlN層を70nm成長させた。
その後、実施例１と同様にGaN層を1um成長させた。こうして実施例３のIII族窒化物半導体基板を得た。
＜実施例４＞
GaN層を成長させる際に低温と高温の２段階の温度で成長させる手法を用いた点以外は実施例１と同じ条件でIII族窒化物半導体基板を製造した。Si基板の準備は実施例１と同様である。次に、炉内温度を650℃まで昇温して安定させた後、炉内にTMAとNH3をH2キャリアガスとともに導入し、第一AlN層を30nm成長させた。
その後、原料を供給し続けながら炉内温度を1100℃まで昇温し、第二AlN層を70nm成長させた。
次に、炉内温度を750℃まで降温した後、TMGを導入して第一GaN層を約150nm成長させた。その後、TMG及びNH3の供給を継続しながら炉内温度を1050℃まで昇温し、第二GaN層を約850nm成長させた。すなわち、第一GaN層及び第二GaN層の合計厚さが1umになるまで第二GaN層の成長を継続させた。こうして、Si基板上に第一AlN層、第二AlN層、第一GaN層、第二GaN層が順に積層された実施例４のIII族窒化物半導体基板を得た。
＜実施例５＞
実施例４の第一GaN層に代えてAlGaN層を成長させるため、TMGとともにTMAを導入した点以外は実施例４と同じ条件でIII族窒化物半導体基板を完成させた。すなわち、Si基板上に第一AlN層、第二AlN層、AlGaN層、GaN層が順に積層された実施例５のIII族窒化物半導体基板を得た。
＜実施例６＞
実施例５の第一GaN層及を成長させる際にTMGとNH3を交互に供給する手法を用いた。炉内温度を750℃で安定させた後、TMGをH2キャリアガスとともに3秒導入し、H2キャリアガスのみを3秒導入し、その後NH3をH2キャリアガスとともに3秒導入し、H2キャリアガスのみを6秒導入した。これを繰り返し、第一GaN層を30nm成長させた。
その後、TMG及びNH3の同時供給に切り替え、炉内温度を1050℃まで昇温し、実施例４と同様に第二GaN層を970nm成長させた。こうして実施例６のIII族窒化物半導体基板を得た。
＜実施例７＞
AlN成膜プロセスは実施例３を同じ手法を使い、GaN成膜プロセスは実施例６と同じ手法を用いた。すなわち、AlN成膜プロセスでは、第一AlN層のみならず第二AlN層を成長させる際にもTMA及びNH3を交互に供給した。また、GaN成膜プロセスでは、第一GaN層を成長させる際にTMGとNH3を交互に供給し、第二GaN層を成長させる際にTMGとNH3を同時に供給した。こうして、Si基板上に第一AlN層、第二AlN層、第一GaN層、第二GaN層が順に積層された実施例７のIII族窒化物半導体基板を完成させた。
＜実施例８＞
Cがドープされた抵抗率1000ΩcmのSi基板を用意した。Si基板中のCの平均濃度は1×1016atoms/cm3であった。その後、650℃の炉内にTMAとNH3をH2キャリアガスとともに導入し、Si基板上に第一AlN層を30nm成長させた。さらに、実施例１と同様に、第二AlN層を70nm成長させ、さらにGaN層を1um成長させた。こうして実施例８のIII族窒化物半導体基板を得た。
＜実施例９＞
Geがドープされた抵抗率1000ΩcmのSi基板を用意した。Si基板中のGeの平均濃度は1×1018atoms/cm3であった。このSi基板上に第一AlN層を30nm、第二AlN層を70nm、GaN層を1umそれぞれ成長させた。その他の条件は実施例８と同様とした。これにより、実施例９のIII族窒化物半導体基板を得た。
＜実施例１０＞
Snがドープされた抵抗率1000ΩcmのSi基板を用意した。Si基板中のSnの平均濃度は1×1018atoms/cm3であった。このSi基板上に第一AlN層を30nm、第二AlN層を70nm、GaN層を1umそれぞれ成長させた。その他の条件は実施例８と同様とした。これにより、実施例１０のIII族窒化物半導体基板を得た。
＜実施例１１＞
抵抗率1000Ωcm、Oを1×1017atoms/cm3含むSi基板を準備し、このSi基板上に第一AlN層を30nm、第二AlN層を70nm、GaN層を1umそれぞれ成長させた。その他の条件は実施例８と同様とした。これにより、実施例１１のIII族窒化物半導体基板を得た。
＜実施例１２＞
抵抗率1000ΩcmのSi基板の表面にCを1×1016atoms/cm3含むSiを5umエピタキシャル成長させた。これにより、表面から深さ5umまでの表層部にのみCを1×1016atoms/cm3含み、表層部よりも深い基板内部ではCの濃度が1×1014atoms/cm3であるSi基板を得た。このSi基板上に第一AlN層を30nm、第二AlN層を70nm、GaN層を1umそれぞれ成長させた。その他の条件は実施例８と同様とした。これにより、実施例１２のIII族窒化物半導体基板を得た。
＜実施例１３＞
抵抗率1000ΩcmのSi基板の表面にGeを1×1018atoms/cm3含むSi膜を5umエピタキシャル成長させた。これにより、表面から深さ5umまでの表層部にのみGeを1×1018atoms/cm3含み、表層部よりも深い基板内部ではGeの濃度が1×1014atoms/cm3であるSi基板を得た。このSi基板上に第一AlN層を30nm、第二AlN層を70nm、GaN層を1umそれぞれ成長させた。その他の条件は実施例８と同様とした。これにより、実施例１３のIII族窒化物半導体基板を得た。
＜実施例１４＞
抵抗率1000ΩcmのSi基板の表面にSnを1×1018atoms/cm3含むSi膜を5umエピタキシャル成長させた。これにより、表面から深さ5umまでの表層部にのみSnを1×1018atoms/cm3含み、表層部よりも深い基板内部ではSnの濃度が1×1014atoms/cm3であるSi基板を得た。このSi基板上に第一AlN層を30nm、第二AlN層を70nm、GaN層を1umそれぞれ成長させた。その他の条件は実施例８と同様とした。これにより、実施例１４のIII族窒化物半導体基板を得た。
＜実施例１５＞
抵抗率1000ΩcmのSi基板の表面にOをイオン注入した。これにより、表面から深さ5umまでの表層部にのみOをピーク濃度で1×1017atoms/cm3含み、表層部よりも深い基板内部ではOの濃度が1×1014atoms/cm3であるSi基板を得た。このSi基板上に第一AlN層を30nm、第二AlN層を70nm、GaN層を1umそれぞれ成長させた。その他の条件は実施例８と同様とした。これにより、実施例１５のIII族窒化物半導体基板を得た。
＜実施例１６＞
Si基板の表面にPを1×1018atoms/cm3含むSi膜を5umエピタキシャル成長させた。これにより、表面から深さ5umまでの表層部にのみPを1×1016atoms/cm3含み、表層部よりも深い基板内部ではPの濃度が1×1014atoms/cm3であるSi基板を得た。このSi基板上に第一AlN層を30nm、第二AlN層を70nm、GaN層を1umそれぞれ成長させた。その他の条件は実施例８と同様とした。これにより、実施例１６のIII族窒化物半導体基板を得た。
＜実施例１７＞
Si基板の表面にPを1×1018atoms/cm3含むSi膜を5umエピタキシャル成長させた。これにより、Pの表面濃度が1×1016atoms/cm3であり、深さ5umにかけてPの濃度が1×1014atoms/cm3に徐々に減少し、5umよりも深い基板内部のP濃度が1×1014atoms/cm3であるSi基板を得た。このSi基板上に第一AlN層を30nm、第二AlN層を70nm、GaN層を1umそれぞれ成長させた。その他の条件は実施例８と同様とした。これにより、実施例１７のIII族窒化物半導体基板を得た。
＜実施例１８＞
抵抗率1000ΩcmのSi基板の表面にHをイオン注入した。これにより、表面から深さ5umの表層部のHのピーク濃度が1×1017atoms/cm3であり、表層部よりも深い基板内部のH濃度が1×1014atoms/cm3であるSi基板を得た。このSi基板上に第一AlN層を30nm、第二AlN層を70nm、GaN層を1umそれぞれ成長させた。その他の条件は実施例８と同様とした。これにより、実施例１８のIII族窒化物半導体基板を得た。
＜実施例１９＞
抵抗率1000ΩcmのSi基板をHF及びSC-1で洗浄した後、MOCVD炉内にセットした。次に炉内温度を1100℃まで昇温し、安定させた後、炉内にTMA、NH3及びPH3をH2キャリアガスとともに導入し、Pがドープされた第一AlN層を30nm成長させた。なおPH3の流量はSi基板のキャリア濃度をキャンセルできるように決定した。
次に、炉内温度を1050℃まで降温した。降温時にTMAの供給は停止したがNH3は供給し続けた。次に温度が1050℃で安定したところでGa源としてのTMGを供給してGaN層を1um成長させた。これにより、実施例１９のIII族窒化物半導体基板を得た。
＜実施例２０＞
Si基板上にAlN層を100nm成長させた後であってGaN層を1um成長させる前に、同一炉内で1100℃の熱処理を30分実施した点以外は実施例１と同じ条件で実施例２０のIII族窒化物半導体基板を得た。
＜比較例１＞
抵抗率1000Ωcm、C、Ge、Sn、O、Pなどの不純物が1×1015atoms/cm3以下のSi基板を準備した。ベーキングまでは実施例１と同様に処理した。次に炉内温度を650℃で安定させた後、TMAとNH3をH2キャリアガスとともに導入し、第一AlN層を30nm成長させた。その後、原料はそのままで炉内温度を1100℃まで昇温し、第二AlN層を成長させた。さらに、TMAの供給を遮断して炉内温度を1050℃まで降温した後、GaN層を1um成長させた。こうして、比較例１のIII族窒化物半導体基板を完成させた。
＜比較例２＞
第一AlN層の成長温度を350℃に変更した点以外は実施例１と同じ条件で比較例２のIII族窒化物半導体基板を完成させた。
＜比較例３＞
第二AlN層の成長温度を800℃に変更した点以外は実施例１と同じ条件で比較例３のIII族窒化物半導体基板を完成させた。
以上の実施例１〜１７並びに比較例１〜３のIII族窒化物半導体基板のGaN層の結晶性、Si基板の表面のGa及びAlの濃度、Si基板のキャリア濃度を評価した。GaN層の結晶性はX線のロッキングカーブの半値幅により相対的に評価した。相対評価の基準値は比較例１の値とした。半値幅は値が低いほど結晶性が良好なことを示す。
Si基板の表面のGa及びAlの濃度はSIMS（Secondary Ion Mass Spectrometry：二次イオン質量分析法）により評価した。またSi基板のキャリア濃度は広がり抵抗評価にて評価した。Si基板中のGa及びAlの濃度は低いほど良いが、重要なことはデバイス特性に影響を与えるキャリア濃度が低いことである。
図１３は、実施例１〜２０並びに比較例１〜３のIII族窒化物半導体基板のGaN層の結晶性、Si基板の表面の不純物濃度、キャリア濃度の評価結果をまとめた表である。各項目の値は、比較例１の値を基準とする相対値である。
図１３に示すように、GaN層の結晶性に関して、実施例１〜１９並びに比較例１の結晶性は1.2以下の良好な結果となった。特に、実施例２は第一AlN層の原料を交互供給としたので、実施例１よりも結晶性が良好となった。また実施例３は、第一AlN層の原料のみならず第二AlN層の原料も交互供給としたので、実施例２よりも結晶性がさらに良好となった。実施例４〜１９は、第一AlN層の成長温度を650℃と少し高くしたことにより、実施例２よりも結晶性がさらに良好となった。
一方、比較例２では第一AlN層の成長温度が350℃と低かったため結晶性の値が100となり、結晶性が悪化した。また比較例３では第二AlN層の成長温度が800℃と低かったため結晶性の値が30となり、結晶性が少し悪化した。
Gaの濃度に関して、実施例１〜７並びに比較例２では第一AlN層を低温成長させたことでGaの拡散が抑えられ、これによりSi基板中のGa濃度は0.05以下の非常に低い値となった。特に実施例４では第一AlN層のみならず第一GaN層をも低温成長させたことでGa濃度が0.02となり、実施例５ではGaNに代えてAlGaNを低温成長させたことでGa濃度がさらに低下して0.01となった。実施例６では第一GaN層の原料を交互供給したことでGaの濃度が低下して0.01となった。実施例７では、第一AlN層の原料のみならず第二AlN層の原料も交互供給としたので、Ga濃度が低下して0.01となった。
しかし、実施例８〜１９並びに比較例１では第一AlN層の成長温度を650℃と少し高くしたことによりGaが拡散し、Si基板中のGa濃度は1となった。実施例２０では、AlN層を形成した後の熱処理により基板表面のGaが基板内部に拡散し、基板表面のGa濃度が低下して0.05となった。
Alの濃度に関して、実施例１〜７では、第一AlN層を低温成長させたことでAlの拡散が抑えられ、これによりSi基板中のAl濃度が0.04以下の非常に低い値となった。また比較例２では第一AlN層の成長温度が350℃と低く、比較例３では第二AlN層の成長温度が800℃と低かったため、Alの拡散が抑えられ、Si基板中のAl濃度は0.03以下の非常に低い値となった。
しかし、実施例８〜１９並びに比較例１では第一AlN層の成長温度を650℃と少し高くしたことによりAlが拡散し、Si基板中のAl濃度は1となった。実施例２０では、AlN層を形成した後の熱処理により基板表面のGaが基板内部に拡散し、基板表面のGa濃度が低下した。
キャリア濃度に関し、実施例１〜７では第一AlN層を低温成長させたことによりGaの拡散が抑えられ、これによりキャリア濃度が0.05以下の低い値となった。また実施例８〜１８では、Si基板中にC等の不純物を含めたことでGaの拡散に伴うSi基板中のキャリアの増加が抑えられた。実施例１９ではSi基板ではなく第一AlN層中にn型不純物であるPを含めたことでGaの拡散に伴うSi基板中のキャリアの増加が抑えられた。これらの結果の中では実施例１７及び１９のキャリア濃度が0.01と最も低く、通常のSi基板とほとんど変わらないキャリア濃度となった。
しかし、比較例１では第一AlN層の成長温度が高く、高温成長させたことによりSi基板中にGaが拡散し、これによりキャリア濃度も１になった。比較例２は実施例１〜７と同様にキャリア濃度を低く抑えることができたが、比較例３はキャリア濃度の増加が見られた。実施例２０では、AlN層を形成した後の熱処理により基板表面のGaが基板内部に拡散し、基板表面のGa濃度が低下した。
＜実施例２１＞
Si基板の面方位の影響について考察するため、（111）面に対して＜112＞方向（図１２の矢印(A)参照）に0.2°傾いた主面を有するSi基板を用意した。次に、Si基板をHF及びSC-1で洗浄を行った後、MOCVD炉内にセットし、炉内温度を1100℃まで昇温した後、炉内にTMAとNH3をH2キャリアガスとともに導入し、Si基板の上面にAlN層を100nm成長させた。次に、TMAの供給を遮断し、NH3を供給し続けながら炉内温度を1050℃まで降温した後、Ga源としてのTMGを供給してAlN層の上面にGaN層を1um成長させた。こうして、Si基板上にAlN層及びGaN層が順に積層された実施例２１のIII族窒化物半導体基板を得た。
＜実施例２２＞
実施例２２は、Si基板の主面の（111）面に対する傾斜角度（オフ角度）を＜112＞方向に1.5°とした点以外は実施例２１と同様である。
＜比較例４＞
比較例４は、Si基板の主面の（111）面に対する傾斜角度を0°、すなわちSi基板の面方位を（111）面とした点以外は実施例２１と同様である。
＜比較例５＞
比較例５は、Si基板の主面の（111）面に対する傾斜角度を＜112＞方向に2°とした点以外は実施例２１と同様である。
＜比較例６＞
比較例６は、Si基板の主面の（111）面に対する傾斜角度を＜112＞方向から45°の方向（図１２の矢印(B)参照）に0.2°とした点以外は実施例２１と同様である。
＜比較例７＞
比較例７は、Si基板の主面の（111）面に対する傾斜角度を＜110＞方向（図１２の矢印(C)参照）に0.2°傾けた点以外は実施例２１と同様である。
以上のプロセスにより製造した実施例２２、２３及び比較例４〜７のIII族窒化物半導体層の表面を原子間力顕微鏡で観察して表面粗さを評価した。表面粗さを評価する範囲は30um×30umと10um×10umの２通りとした。その結果を図１４に示す。
図１４に示すように、30um×30umの広い範囲での表面粗さは実施例２１、２２では1.2nm以下となったが、比較例４〜７では1.6nm以上となった。30um×30umでの表面粗さが1.3nmを超えるとデバイスに影響を与えるが、実施例２１、２２では1.3nmを下回る良好な結果となった。また、10um×10umの狭い範囲での表面粗さは実施例２１、２２及び比較例４では0.6nm以下となったが、比較例５〜７では1.0nm以上となった。10um×10umでの表面粗さが0.8umを超えるとデバイスに影響を与えるが、実施例２１、２２では0.8umを下回る良好な結果となった。
１，２，３ III族窒化物半導体基板
１０ Si基板
１０ａ Si基板の表層部
２０ AlNバッファ層
２１ 第一AlNバッファ層
２２ 第二AlNバッファ層
３０ III族窒化物半導体層
３１ 第一III族窒化物半導体層
３２ 第二III族窒化物半導体層
Si基板上にAlNバッファ層を介してIII族窒化物半導体層を成長させる際に、結晶性を良好にするためAlNバッファ層をその成長初期から高温で成長させる場合、炉内に残留するGaやInなどのIII族元素がSi基板と反応し、Si基板中に拡散し、Si基板の表面の抵抗率が低下する。しかし、本発明による製造方法は、AlNバッファ層を最初に400℃〜600℃の低温で成長させ、引き続きIII族窒化物半導体層を成長させるので、III族元素がSi基板と反応することを抑制することができ、Si基板の表面の抵抗率の低下を防止することができる。
本発明において、前記III族窒化物半導体層を成長させる工程は、前記第二AlNバッファ層上に第一III族窒化物半導体層を成長させる工程と、前記第一III族窒化物半導体層上に前記第一III族窒化物半導体層の成長温度よりも高い温度で第二III族窒化物半導体層を成長させる工程とを含み、前記第一III族窒化物半導体層の成長温度が400〜800℃であり、前記第一AlNバッファ層の成長温度は、前記第一III族窒化物半導体層の成長温度よりも低いことが好ましい。
本発明によれば、第一AlNバッファ層を低温で成長させることでGa等のIII族元素がSi基板中に拡散することを抑制することができ、Si基板の表面の抵抗率の低下を防止することができる。またAl原料とN原料とを同時ではなく交互に供給することで低温成長によるAlNの結晶性の悪化を改善することができる。
本発明において、前記III族窒化物半導体層を成長させる工程は、前記第二AlNバッファ層上に第三成長温度で第一III族窒化物半導体層を成長させる工程と、前記第一III族窒化物半導体層上に前記第三成長温度よりも高い第四成長温度で第二III族窒化物半導体層を成長させる工程とを含むことが好ましい。この場合において、前記第三成長温度は400〜800℃であり、前記第四成長温度は900〜1200℃であることが好ましい。また、前記第一III族窒化物半導体層の厚さが10〜200nmであることが好ましい。このように、第一III族窒化物半導体層を低温で成長させることでGa等のIII族元素がAlNバッファ層を通過してSi基板中に拡散することを抑制することができ、Si基板の表面の抵抗率の低下を防止することができる。
AlNバッファ層２０はSi基板１０とIII族窒化物半導体層３０との間の格子間不整合を緩和するための層であり、第一AlNバッファ層２１及び第二AlNバッファ層２２が順に積層された二層構造を有している。第一AlNバッファ層２１は400〜800℃、好ましくは400〜600℃の低温で成長させた層であり、第二AlNバッファ層２２は900〜1200℃の高温で成長させた層である。
図５に示すように、このIII族窒化物半導体基板２の特徴は、III族窒化物半導体層３０が二層構造であり、第一III族窒化物半導体層３１と第二III族窒化物半導体層３２とが順に積層されている点にある。第一III族窒化物半導体層３１は400〜800℃の低温で成長させた層であり、第二III族窒化物半導体層３２は900〜1200℃の高温で成長させた層である。その他の構成は第１の実施の形態と同様である。III族窒化物半導体層３０を二層構造とすることにより、III族元素がAlNバッファ層２０を通ってSi基板１０中へ拡散することを抑制すると共に、III族窒化物半導体層３０の結晶性を良好にすることができる。
III族窒化物半導体層３０の形成では、まずTMAの供給を停止して炉内温度を400〜800℃まで降温する。降温の際にNH3の供給を中断しても構わないが、生産性を考慮するとNH3を供給しながら降温させるほうが好ましい。その後、III族原料をNH3と共に供給してIII族窒化物半導体層３０を成長させる。
以上のプロセスにより製造した実施例２１、２２及び比較例４〜７のIII族窒化物半導体層の表面を原子間力顕微鏡で観察して表面粗さを評価した。表面粗さを評価する範囲は30um×30umと10um×10umの２通りとした。その結果を図１４に示す。

Claims (46)

  1. Si基板上に第一AlNバッファ層を成長させる工程と、
    前記第一AlNバッファ層上に前記第一AlNバッファ層の成長温度よりも高い温度で第二AlNバッファ層を成長させる工程と、
    前記第二AlNバッファ層上にIII族窒化物半導体層を成長させる工程とを備え、
    前記第一AlNバッファ層の成長温度が400〜600℃であることを特徴とするIII族窒化物半導体基板の製造方法。
  2. 前記第二AlNバッファ層の成長温度が900〜1200℃である、請求項１に記載のIII族窒化物半導体基板の製造方法。
  3. 前記第一AlNバッファ層の厚さが0.4〜100nmである、請求項１又は２に記載のIII族窒化物半導体基板の製造方法。
  4. 前記第一及び第二AlNバッファ層の合計厚さが30〜200nmである、請求項１乃至３のいずれか一項に記載のIII族窒化物半導体基板の製造方法。
  5. 前記III族窒化物半導体層を成長させる工程は、
    前記第二AlNバッファ層上に第一III族窒化物半導体層を成長させる工程と、
    前記第一III族窒化物半導体層上に前記第一III族窒化物半導体層の成長温度よりも高い温度で第二III族窒化物半導体層を成長させる工程とを含み、
    前記前記第一III族窒化物半導体層の成長温度が400〜800℃であり、
    前記第一AlNバッファ層の成長温度は、前記第一III族窒化物半導体層の成長温度よりも低い、請求項１乃至４のいずれか一項に記載のIII族窒化物半導体基板の製造方法。
  6. 前記Si基板の抵抗率が100Ωcm以上であり、前記Si基板は、C、Ge、Sn、O、H及びV族元素から選ばれた一つの不純物元素を含み、少なくとも前記Si基板の表面から深さ0.5〜10umの表層部に含まれる前記不純物元素の濃度が1×1012〜1×1020atoms/cm3である、請求項１乃至５のいずれか一項に記載のIII族窒化物半導体基板の製造方法。
  7. 前記III族窒化物半導体層を成長させる前に、前記第一及び第二AlNバッファ層を順に成長させた前記Si基板を900〜1450℃で熱処理する工程をさらに備える、請求項１乃至６のいずれか一項に記載のIII族窒化物半導体基板の製造方法。
  8. 前記Si基板は、シリコン単結晶の（111）面から＜112＞方向に0.1〜1.5°の範囲内で傾斜した主面を有する、請求項１乃至７のいずれか一項に記載のIII族窒化物半導体基板の製造方法。
  9. Si基板上に第一成長温度で第一AlNバッファ層を成長させる工程と、
    前記第一AlNバッファ層上に前記第一成長温度よりも高い第二成長温度で第二AlNバッファ層を成長させる工程と、
    前記第二AlNバッファ層上にIII族窒化物半導体層を成長させる工程とを備え、
    前記第一AlNバッファ層を成長させる工程では、Al原料及びN原料を交互に繰り返し供給することを特徴とするIII族窒化物半導体基板の製造方法。
  10. 前記第一成長温度が400〜800℃であり、前記第二成長温度が900〜1200℃である、請求項９に記載のIII族窒化物半導体基板の製造方法。
  11. 前記第一成長温度が400〜600℃である、請求項１０に記載のIII族窒化物半導体基板の製造方法。
  12. 前記第一AlNバッファ層を成長させる工程では、前記N原料よりも前記Al原料を先に導入する、請求項９乃至１１のいずれか一項に記載のIII族窒化物半導体基板の製造方法。
  13. 前記第一AlNバッファ層の厚さが0.4〜100nmである、請求項９乃至１２のいずれか一項に記載のIII族窒化物半導体基板の製造方法。
  14. 前記第一及び第二AlNバッファ層の合計厚さが30〜200nmである、請求項９乃至１３のいずれか一項に記載のIII族窒化物半導体基板の製造方法。
  15. 前記第一AlNバッファ層を成長させる工程では、前記Al原料及び前記N原料を供給する時間がそれぞれ0.5〜10秒である、請求項９乃至１４のいずれか一項に記載のIII族窒化物半導体基板の製造方法。
  16. 前記第二AlNバッファ層を成長させる工程では、前記Al原料及び前記N原料を交互に繰り返し供給する、請求項９乃至１５のいずれか一項に記載のIII族窒化物半導体基板の製造方法。
  17. 前記III族窒化物半導体層を成長させる前に、前記第一及び第二AlNバッファ層を順に成長させた前記Si基板を900〜1450℃で熱処理する工程をさらに備える、請求項９乃至１６のいずれか一項に記載のIII族窒化物半導体基板の製造方法。
  18. 前記Si基板は、シリコン単結晶の（111）面から＜112＞方向に0.1〜1.5°の範囲内で傾斜した主面を有する、請求項９乃至１７のいずれか一項に記載のIII族窒化物半導体基板の製造方法。
  19. 前記III族窒化物半導体層を成長させる工程は、
    前記第二AlNバッファ層上に第三成長温度で第一III族窒化物半導体層を成長させる工程と、
    前記第一III族窒化物半導体層上に前記第三成長温度よりも高い第四成長温度で第二III族窒化物半導体層を成長させる工程とを含む、請求項９乃至１８のいずれか一項に記載のIII族窒化物半導体基板の製造方法。
  20. 前記第三成長温度が400〜800℃であり、前記第四成長温度が900〜1200℃である、請求項１９に記載のIII族窒化物半導体基板の製造方法。
  21. 前記第一III族窒化物半導体層の厚さが10〜200nmである、請求項１９又は２０のIII族窒化物半導体基板の製造方法。
  22. 前記第一III族窒化物半導体層を成長させる工程では、III族原料及びN原料を交互に繰り返し供給する、請求項１９乃至２１のいずれか一項に記載のIII族窒化物半導体基板の製造方法。
  23. 前記第一III族窒化物半導体層がAlGaNからなり、
    前記第二III族窒化物半導体層がGaNからなる、請求項１９乃至２２のいずれか一項に記載のIII族窒化物半導体基板の製造方法。
  24. 前記Si基板の抵抗率が100Ωcm以上であり、前記Si基板は、C、Ge、Sn、O、H及びV族元素から選ばれた一つの不純物元素を含み、少なくとも前記Si基板の表面から深さ0.5〜10umの表層部に含まれる前記不純物元素の濃度が1×1012〜1×1020atoms/cm3である、請求項９乃至２３のいずれか一項に記載のIII族窒化物半導体基板の製造方法。
  25. 前記表層部を含む前記Si基板全体に含まれる前記不純物元素の濃度が1×1012〜1×1020atoms/cm3である、請求項２４に記載のIII族窒化物半導体基板の製造方法。
  26. 前記表層部よりも深い領域に含まれる前記不純物元素の濃度が前記表層部よりも低い、請求項２４に記載のIII族窒化物半導体基板の製造方法。
  27. 前記不純物元素がCであり、前記表層部に含まれる前記不純物元素の濃度が1×1014〜1×1017atoms/cm3である、請求項２４乃至２６のいずれか一項に記載のIII族窒化物半導体基板の製造方法。
  28. 前記不純物元素がGe又はSnであり、前記表層部に含まれる前記不純物元素の濃度が1×1014〜1×1020atoms/cm3である、請求項２４乃至２６のいずれか一項に記載のIII族窒化物半導体基板の製造方法。
  29. 前記不純物元素がOであり、前記表層部に含まれる前記不純物元素の濃度が1×1015〜5×1018atoms/cm3である、請求項２４乃至２６のいずれか一項に記載のIII族窒化物半導体基板の製造方法。
  30. 前記不純物元素がHであり、前記表層部に含まれる前記不純物元素の濃度が1×1015〜5×1018atoms/cm3である、請求項２４乃至２６のいずれか一項に記載のIII族窒化物半導体基板の製造方法。
  31. 前記不純物元素がN、P、As及びSbから選ばれた少なくとも一つのV族元素であり、前記表層部に含まれる前記不純物元素の濃度が1×1012〜1×1019atoms/cm3であり、前記表層部よりも深い領域に含まれる前記不純物元素の濃度が1×1014atoms/cm3以下である、請求項２６に記載のIII族窒化物半導体基板の製造方法。
  32. 前記Si基板中の前記不純物元素は前記表面から基板内部に向けて減少する濃度勾配を有する、請求項３１に記載のIII族窒化物半導体基板の製造方法。
  33. 前記第一AlNバッファ層を成長させる工程では、N以外のV族元素（P、As、Sb）を含む原料を前記Al原料又は前記N原料と共に供給する、請求項９乃至２３のいずれか一項に記載のIII族窒化物半導体基板の製造方法。
  34. Si基板上に900〜1200℃の成長温度でAlNバッファ層を成長させる工程と、
    前記AlNバッファ層上にIII族窒化物半導体層を成長させる工程とを備え、
    前記Si基板の抵抗率が100Ωcm以上であり、
    前記Si基板は、C、Ge、Sn、O、H及びV族元素から選ばれた一つの不純物元素を含み、少なくとも前記Si基板の表面から深さ0.5〜10umの表層部に含まれる前記不純物元素の濃度が1×1012〜1×1020atoms/cm3であることを特徴とするIII族窒化物半導体基板の製造方法。
  35. 前記表層部を含む前記Si基板全体に含まれる前記不純物元素の濃度が1×1012〜1×1020atoms/cm3である、請求項３４に記載のIII族窒化物半導体基板の製造方法。
  36. 前記表層部よりも深い領域に含まれる前記不純物元素の濃度が前記表層部よりも低い、請求項３４記載のIII族窒化物半導体基板の製造方法。
  37. 前記不純物元素がCであり、前記表層部に含まれる前記不純物元素の濃度が1×1014〜1×1017atoms/cm3である、請求項３４乃至３６のいずれか一項に記載のIII族窒化物半導体基板の製造方法。
  38. 前記不純物元素がGe又はSnであり、前記表層部に含まれる前記不純物元素の濃度が1×1014〜1×1020atoms/cm3である、請求項３４乃至３６のいずれか一項に記載のIII族窒化物半導体基板の製造方法。
  39. 前記不純物元素がOであり、前記表層部に含まれる前記不純物元素の濃度が1×1015〜5×1018atoms/cm3である、請求項３４乃至３６のいずれか一項に記載のIII族窒化物半導体基板の製造方法。
  40. 前記不純物元素がHであり、前記表層部に含まれる前記不純物元素の濃度が1×1015〜5×1018atoms/cm3である、請求項３４乃至３６のいずれか一項に記載のIII族窒化物半導体基板の製造方法。
  41. 前記不純物元素が、N、P、As及びSbから選ばれた少なくとも一つのV族元素であり、前記表層部に含まれる前記不純物元素の濃度が1×1012〜1×1019atoms/cm3であり、前記表層部よりも深い領域に含まれる前記不純物元素の濃度が1×1014atoms/cm3以下である、請求項３６に記載のIII族窒化物半導体基板の製造方法。
  42. 前記Si基板中の前記不純物元素は前記表面から基板内部に向けて減少する濃度勾配を有する、請求項４１に記載のIII族窒化物半導体基板の製造方法。
  43. 前記III族窒化物半導体層を成長させる前に、前記AlNバッファ層を成長させた前記Si基板を900〜1450℃で熱処理する工程をさらに備える、請求項３４乃至４２のいずれか一項に記載のIII族窒化物半導体基板の製造方法。
  44. 前記Si基板は、シリコン単結晶の（111）面から＜112＞方向に0.1〜1.5°の範囲内で傾斜した主面を有する、請求項３４乃至４３のいずれか一項に記載のIII族窒化物半導体基板の製造方法。
  45. Si基板上にAlNバッファ層を成長させる工程と、
    前記AlNバッファ層を成長させた前記Si基板を900〜1450℃で熱処理する工程と、
    前記熱処理後の前記AlNバッファ層上にIII族窒化物半導体層を成長させる工程とを備えることを特徴とするIII族窒化物半導体基板の製造方法。
  46. Si基板上にAlNバッファ層を成長させる工程と、
    前記AlNバッファ層上にIII族窒化物半導体層を成長させる工程とを備え、
    前記Si基板は、シリコン単結晶の（111）面から＜112＞方向に0.1〜1.5°の範囲内で傾斜した主面を有することを特徴とするIII族窒化物半導体基板の製造方法。
JP2019560811A 2017-12-19 2018-10-02 Ｉｉｉ族窒化物半導体基板の製造方法 Active JP6933265B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017243117 2017-12-19
JP2017243117 2017-12-19
PCT/JP2018/036851 WO2019123763A1 (ja) 2017-12-19 2018-10-02 Ｉｉｉ族窒化物半導体基板の製造方法

Publications (2)

Publication Number Publication Date
JPWO2019123763A1 true JPWO2019123763A1 (ja) 2020-12-17
JP6933265B2 JP6933265B2 (ja) 2021-09-08

Family

ID=66994607

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019560811A Active JP6933265B2 (ja) 2017-12-19 2018-10-02 Ｉｉｉ族窒化物半導体基板の製造方法

Country Status (7)

Country Link
US (2) US20210151314A1 (ja)
EP (1) EP3731260A4 (ja)
JP (1) JP6933265B2 (ja)
KR (1) KR102374879B1 (ja)
CN (1) CN111527587B (ja)
TW (1) TWI699462B (ja)
WO (1) WO2019123763A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112470260B (zh) * 2018-05-23 2024-05-14 胜高股份有限公司 Iii族氮化物半导体基板及其制造方法
CN110643934A (zh) * 2019-09-20 2020-01-03 深圳市晶相技术有限公司 一种半导体设备
JP7142184B2 (ja) * 2020-08-18 2022-09-26 信越半導体株式会社 窒化物半導体ウェーハの製造方法及び窒化物半導体ウェーハ
CN113394316A (zh) * 2021-06-15 2021-09-14 厦门士兰明镓化合物半导体有限公司 深紫外发光元件及其制备方法
CN116145251B (zh) * 2023-01-17 2026-03-27 北京中博芯半导体科技有限公司 AlN薄膜的制备方法及半导体元件

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006351641A (ja) * 2005-06-13 2006-12-28 Furukawa Co Ltd Ｉｉｉ族窒化物半導体基板の製造方法
US20090191695A1 (en) * 2008-01-25 2009-07-30 Samsung Electronics Co., Ltd. Method of manufacturing nitride semiconductor substrate
JP2012015305A (ja) * 2010-06-30 2012-01-19 Sumitomo Electric Ind Ltd 半導体装置の製造方法
JP2012049465A (ja) * 2010-08-30 2012-03-08 Advanced Power Device Research Association 窒化物系化合物半導体、窒化物系化合物半導体素子、およびその製造方法
WO2013145404A1 (ja) * 2012-03-28 2013-10-03 株式会社豊田中央研究所 オフ角を備えているシリコン単結晶とiii族窒化物単結晶の積層基板
WO2014041736A1 (ja) * 2012-09-13 2014-03-20 パナソニック株式会社 窒化物半導体構造物
JP2016154221A (ja) * 2016-01-18 2016-08-25 住友電気工業株式会社 半導体基板および半導体装置
WO2016132746A1 (ja) * 2015-02-20 2016-08-25 国立大学法人名古屋大学 薄膜基板と半導体装置とこれらの製造方法および成膜装置および成膜方法およびＧａＮテンプレート
JP2016533643A (ja) * 2013-09-24 2016-10-27 ジルトロニック アクチエンゲゼルシャフトＳｉｌｔｒｏｎｉｃ ＡＧ 半導体ウェハおよび半導体ウェハを製造するための方法
JP2016533645A (ja) * 2013-09-23 2016-10-27 ウルトラテック インク シリコン基板上にデバイス品質の窒化ガリウム層を形成する方法及び装置

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6064078A (en) * 1998-05-22 2000-05-16 Xerox Corporation Formation of group III-V nitride films on sapphire substrates with reduced dislocation densities
JP3505405B2 (ja) * 1998-10-22 2004-03-08 三洋電機株式会社 半導体素子及びその製造方法
JP2003086837A (ja) 2001-09-14 2003-03-20 Sharp Corp 窒化物半導体素子とその製造方法
US6673147B2 (en) * 2001-12-06 2004-01-06 Seh America, Inc. High resistivity silicon wafer having electrically inactive dopant and method of producing same
JP4727169B2 (ja) * 2003-08-04 2011-07-20 日本碍子株式会社 エピタキシャル基板、当該エピタキシャル基板の製造方法、当該エピタキシャル基板の反り抑制方法、および当該エピタキシャル基板を用いた半導体積層構造
JP4679810B2 (ja) 2003-08-27 2011-05-11 日本碍子株式会社 エピタキシャル基板、半導体積層構造、エピタキシャル基板の製造方法、およびエピタキシャル基板表面におけるピット発生抑制方法
JP2005244202A (ja) * 2004-01-26 2005-09-08 Showa Denko Kk Ｉｉｉ族窒化物半導体積層物
US7247889B2 (en) * 2004-12-03 2007-07-24 Nitronex Corporation III-nitride material structures including silicon substrates
US9406505B2 (en) * 2006-02-23 2016-08-02 Allos Semiconductors Gmbh Nitride semiconductor component and process for its production
US7956370B2 (en) * 2007-06-12 2011-06-07 Siphoton, Inc. Silicon based solid state lighting
CN101689586B (zh) * 2007-06-15 2012-09-26 罗姆股份有限公司 氮化物半导体发光元件和氮化物半导体的制造方法
US7598108B2 (en) * 2007-07-06 2009-10-06 Sharp Laboratories Of America, Inc. Gallium nitride-on-silicon interface using multiple aluminum compound buffer layers
JP4538476B2 (ja) * 2007-08-27 2010-09-08 独立行政法人理化学研究所 半導体構造の形成方法
US8686455B2 (en) * 2009-03-03 2014-04-01 Ube Industries, Ltd. Composite substrate for formation of light-emitting device, light-emitting diode device and manufacturing method thereof
JP5112370B2 (ja) * 2009-03-23 2013-01-09 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
JP4597259B2 (ja) * 2009-03-27 2010-12-15 Ｄｏｗａホールディングス株式会社 Ｉｉｉ族窒化物半導体成長用基板、ｉｉｉ族窒化物半導体エピタキシャル基板、ｉｉｉ族窒化物半導体素子およびｉｉｉ族窒化物半導体自立基板、ならびに、これらの製造方法
JP5430467B2 (ja) * 2009-03-27 2014-02-26 Ｄｏｗａホールディングス株式会社 Ｉｉｉ族窒化物半導体成長用基板、ｉｉｉ族窒化物半導体自立基板、ｉｉｉ族窒化物半導体素子、ならびに、これらの製造方法
JP2012525718A (ja) * 2009-04-29 2012-10-22 アプライド マテリアルズ インコーポレイテッド ＨＶＰＥにおいてその場プレ−ＧａＮ堆積層を形成する方法
JP5188545B2 (ja) * 2009-09-14 2013-04-24 コバレントマテリアル株式会社 化合物半導体基板
DE102009047881B4 (de) * 2009-09-30 2022-03-03 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung einer epitaktisch hergestellten Schichtstruktur
US8980002B2 (en) * 2011-05-20 2015-03-17 Applied Materials, Inc. Methods for improved growth of group III nitride semiconductor compounds
US8778783B2 (en) * 2011-05-20 2014-07-15 Applied Materials, Inc. Methods for improved growth of group III nitride buffer layers
US8399367B2 (en) * 2011-06-28 2013-03-19 Nitride Solutions, Inc. Process for high-pressure nitrogen annealing of metal nitrides
JP5179635B1 (ja) 2011-09-26 2013-04-10 シャープ株式会社 窒化物半導体層を成長させるためのバッファ層構造を有する基板の製造方法
KR20130136245A (ko) * 2012-06-04 2013-12-12 삼성전자주식회사 인젝터 및 이를 포함하는 물질층 증착 챔버
JP5928366B2 (ja) * 2013-02-13 2016-06-01 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法
TW201438270A (zh) * 2013-03-25 2014-10-01 泰谷光電科技股份有限公司 降低氮化鎵之缺陷密度的成長方法
JP2014236093A (ja) * 2013-05-31 2014-12-15 サンケン電気株式会社 シリコン系基板、半導体装置、及び、半導体装置の製造方法
JP6121806B2 (ja) * 2013-06-07 2017-04-26 株式会社東芝 窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法
JP5698321B2 (ja) * 2013-08-09 2015-04-08 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体エピタキシャル基板およびｉｉｉ族窒化物半導体発光素子ならびにこれらの製造方法
KR102098250B1 (ko) * 2013-10-21 2020-04-08 삼성전자 주식회사 반도체 버퍼 구조체, 이를 포함하는 반도체 소자 및 반도체 버퍼 구조체를 이용한 반도체 소자 제조방법
WO2015134135A1 (en) * 2014-03-05 2015-09-11 Applied Materials, Inc. Critical chamber component surface improvement to reduce chamber particles
CN104201196B (zh) * 2014-08-13 2017-07-28 中国电子科技集团公司第五十五研究所 表面无微裂纹的Si基III族氮化物外延片
FR3026557B1 (fr) * 2014-09-26 2018-03-16 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de dopage d'un semi-conducteur a base de gan
US20160293399A1 (en) * 2015-04-03 2016-10-06 Hermes-Epitek Corp. Semiconductor multilayer structure and fabrication method thereof
US9923060B2 (en) * 2015-05-29 2018-03-20 Analog Devices, Inc. Gallium nitride apparatus with a trap rich region
US9627473B2 (en) * 2015-09-08 2017-04-18 Macom Technology Solutions Holdings, Inc. Parasitic channel mitigation in III-nitride material semiconductor structures
CN105336579B (zh) * 2015-09-29 2018-07-10 安徽三安光电有限公司 一种半导体元件及其制备方法
CN105609603A (zh) * 2016-03-02 2016-05-25 厦门乾照光电股份有限公司 一种具有复合结构的氮化物缓冲层
ES2808992T3 (es) * 2017-09-20 2021-03-02 Instytut Tech Materialow Elektronicznych Un procedimiento para producir estructuras de columna UV que emiten luz y las estructuras producidas usando este procedimiento

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006351641A (ja) * 2005-06-13 2006-12-28 Furukawa Co Ltd Ｉｉｉ族窒化物半導体基板の製造方法
US20090191695A1 (en) * 2008-01-25 2009-07-30 Samsung Electronics Co., Ltd. Method of manufacturing nitride semiconductor substrate
JP2012015305A (ja) * 2010-06-30 2012-01-19 Sumitomo Electric Ind Ltd 半導体装置の製造方法
JP2012049465A (ja) * 2010-08-30 2012-03-08 Advanced Power Device Research Association 窒化物系化合物半導体、窒化物系化合物半導体素子、およびその製造方法
WO2013145404A1 (ja) * 2012-03-28 2013-10-03 株式会社豊田中央研究所 オフ角を備えているシリコン単結晶とiii族窒化物単結晶の積層基板
WO2014041736A1 (ja) * 2012-09-13 2014-03-20 パナソニック株式会社 窒化物半導体構造物
JP2016533645A (ja) * 2013-09-23 2016-10-27 ウルトラテック インク シリコン基板上にデバイス品質の窒化ガリウム層を形成する方法及び装置
JP2016533643A (ja) * 2013-09-24 2016-10-27 ジルトロニック アクチエンゲゼルシャフトＳｉｌｔｒｏｎｉｃ ＡＧ 半導体ウェハおよび半導体ウェハを製造するための方法
WO2016132746A1 (ja) * 2015-02-20 2016-08-25 国立大学法人名古屋大学 薄膜基板と半導体装置とこれらの製造方法および成膜装置および成膜方法およびＧａＮテンプレート
JP2016154221A (ja) * 2016-01-18 2016-08-25 住友電気工業株式会社 半導体基板および半導体装置

Also Published As

Publication number Publication date
JP6933265B2 (ja) 2021-09-08
TWI699462B (zh) 2020-07-21
US20210151314A1 (en) 2021-05-20
WO2019123763A1 (ja) 2019-06-27
EP3731260A1 (en) 2020-10-28
CN111527587A (zh) 2020-08-11
US12604680B2 (en) 2026-04-14
KR20200069377A (ko) 2020-06-16
US20240071756A1 (en) 2024-02-29
EP3731260A4 (en) 2021-12-22
TW201928131A (zh) 2019-07-16
CN111527587B (zh) 2023-11-21
KR102374879B1 (ko) 2022-03-15

Similar Documents

Publication Publication Date Title
JP6933265B2 (ja) Ｉｉｉ族窒化物半導体基板の製造方法
US9966259B2 (en) Silicon-based substrate, semiconductor device, and method for manufacturing semiconductor device
US8048702B2 (en) Method of fabricating nitride-based semiconductor optical device
JPWO2017077989A1 (ja) 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の製造方法
JP4529846B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法
US20090108297A1 (en) Semi-insulating nitride semiconductor substrate and method of manufacturing the same, nitride semiconductor epitaxial substrate, and field-effect transistor
KR102100841B1 (ko) Iii족 질화물 기판의 처리 방법 및 에피택셜 기판의 제조 방법
JP2004311913A (ja) 窒化物系半導体エピタキシャル基板、その製造方法、及びｈｅｍｔ用基板
CN111081834B (zh) 一种新型蓝宝石上生长GaN外延层方法及GaN外延层
JP2004111848A (ja) サファイア基板とそれを用いたエピタキシャル基板およびその製造方法
JP2006004970A (ja) 窒化物半導体薄膜の作製方法
JP2005210084A (ja) エピタキシャル基板、半導体積層構造、転位低減方法およびエピタキシャル形成用基板
JP2009023853A (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法、並びにｉｉｉ−ｖ族窒化物系半導体デバイス
JP2010248022A (ja) Ｉｉｉ族窒化物半導体自立基板
JP2004533725A (ja) 半導体層成長方法
JP3785059B2 (ja) 窒化物半導体の製造方法
JP2005183524A (ja) エピタキシャル基板、エピタキシャル基板の製造方法および転位低減方法
JP2014229872A (ja) 窒化物半導体エピタキシャルウェハ
KR102513206B1 (ko) Ⅲ족 질화물 반도체 기판의 제조 방법
JP2015151291A (ja) 窒化物半導体自立基板及びその製造方法並びに半導体デバイス
JPH0529653A (ja) 半導体素子
JP7133786B2 (ja) Ｉｉｉ族窒化物半導体およびその製造方法
WO2025069792A1 (ja) 窒化物半導体エピタキシャル基板の製造方法、窒化物半導体エピタキシャル基板、及び窒化物半導体エピタキシャル基板用プラットフォーム基板
JP2024042982A (ja) 窒化物半導体層付き単結晶シリコン基板及び窒化物半導体層付き単結晶シリコン基板の製造方法
WO2023132191A1 (ja) 窒化物半導体基板及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200604

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200604

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201016

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210608

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210702

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210720

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210802

R150 Certificate of patent or registration of utility model

Ref document number: 6933265

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250