KR100192541B1 - 타이머 - Google Patents

타이머 Download PDF

Info

Publication number
KR100192541B1
KR100192541B1 KR1019960029995A KR19960029995A KR100192541B1 KR 100192541 B1 KR100192541 B1 KR 100192541B1 KR 1019960029995 A KR1019960029995 A KR 1019960029995A KR 19960029995 A KR19960029995 A KR 19960029995A KR 100192541 B1 KR100192541 B1 KR 100192541B1
Authority
KR
South Korea
Prior art keywords
data
fifo
timer
output signal
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019960029995A
Other languages
English (en)
Other versions
KR980011411A (ko
Inventor
옥창효
Original Assignee
구본준
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체주식회사 filed Critical 구본준
Priority to KR1019960029995A priority Critical patent/KR100192541B1/ko
Publication of KR980011411A publication Critical patent/KR980011411A/ko
Application granted granted Critical
Publication of KR100192541B1 publication Critical patent/KR100192541B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

본 발명은 타이머에 관한 것으로, 특히 다수개의 FIFO셀에 데이터를 미리 저장해두고 순차적으로 비교하여 프로그램 속도를 빠르게 하고 다양한 출력을 발생할 수 있도록 한 타이머에 관한 것이다.
이를 위한 본 발명의 타이머는 일정한 값만큼 증가 또는 감소동작을 수행하는 카운터부와, 카운터부를 제어하는 제어부와, 데이터 버스를 통해 전달하는 데이터를 순차적으로 저장 및 출력하는 복수개의 FIFO셀과 카운터부의 카운터값과 상기 FIFO셀의 값을 비교하는 비교부와, 상기 비교부의 출력신호를 받아 각각 인터럽트 신호와 출력신호를 발생하는 인터럽트 발생기와 출력신호 발생기를 포함하여 구성됨을 특징으로 한다.
이 발명에 의하면 다양한 출력을 얻기 위해 FIFO셀을 늘리는 방법이 간단하여 설계확장이 용이하고 프로그램 실행속도가 빨라지는 효과가 있다.

Description

타이머
본 발명은 타이머에 관한 것으로, 특히 다수개의 FIFO(First In First Out)셀에 데이타를 미리 저장해 두고 순차적으로 비교하여 프로그램 속도를 빠르게 하고 다양한 출력을 발생할 수 있도록 한 타이머에 관한 것이다.
이하 종래의 타이머에 대해 첨부된 도면을 참고하여 설명하면 다음과 같다.
제1도는 종래 기술에 따른 타이머의 구성블럭도이다.
제1도에서와 같이, 종래의 타이머는 업 카운트(Up-count) 타이머의 경우에 카운터부(11)와, 상기 카운터부(11)를 제어하는 제어부(Controller) (12)와, 데이타를 전송하는 데이타 버스(Data Bus) (13)와, 상기 데이타 버스(13)에서 데이타를 입력받아 저장하고 출력하는 제1, 제2 데이타 레지스터(Data Register) (14, 15)와, 상기 카운터부(11)값과 상기 제1, 제2 데이타 레지스터(14, 15)의 데이타 값을 비교하는 비교부(Comparator) (16)와, 외부로 인터럽트(Interrupt) 신호를 발생하는 인터럽트 발생기(Interrupt Generator) (17)와, 외부에 다양한 출력을 발생하는 출력신호 발생기(18)로 구성된다.
상기와 같이 종래 기술에 따른 타이머의 동작은 다음과 같다.
상기 카운터부(11)는 상기 제어부(12)의 제어에 따라 순차적으로 값을 증가 혹은 감소시키는 동작을 중지하거나 시작하게 된다. 이때 상기 제1, 제2 데이타 레지스터(14, 15)은 상기 카운터부(11)가 동작을 시작하기 전에 제1, 제2 쓰기신호에 따라 상기 데이타 버스(13)로부터 전달된 데이타를 가지고 있다.
상기 카운터부(11)의 동작이 시작되면 상기 비교부(16)에서는 상기 제1 데이타 레지스터(14) 또는 상기 제2 데이타 레지스터(15)의 데이타값과 상기 카운터부(11)값을 비교하여 일치하면 상기 일치한 데이타를 상기 인터럽트 발생기(17)와, 상기 출력신호 발생기(18)와, 상기 카운터부(11)의 리셋단자로 출력한다. 그리고 비교한 값이 일치하지 않으면 상기 카운터부(11)의 값이 상기 제1 데이타 레지스터(14) 또는 상기 제2데이타 레지스터(15)의 데이타값과 일치될 때까지 올라간 값들을 입력받는다.
여기서 상기 인터럽트 발생기(7)는 외부장치에 데이타 일치를 알리는 인터럽트를 발생하고 상기 출력신호 발생기(18)는 상기 카운터부(11)값과 일치하는 상기 제1 데이타 레지스터(14) 또는 제2 데이타 레지스터(15)의 데이타에 따라 각각 다른 주기의 신호를 발생한다. 그리고 상기 카운터부(110의 리셋단자는 상기 카운터부(11)를 초기화 시킨다.
상기와 같은 종래의 타이머는 다양한 출력을 발생하기 위하여 데이타 레지스터의 수를 늘리고자 할 때 해당 데이타 레지스터의 어드레스(address)수도 같이 늘려주어야 하고 상기 다수개의 데이타 레지스터를 선택하기 위한 제어회로가 있어야 하므로 장치가 복잡해지고 프로그램 속도가 떨어지는 문제점이 있었다.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로, FIFO셀을 이용하여 간단하게 다양한 출력을 발생하므로 프로그램 속도가 개선되는 타이머를 제공하는데 그 목적이 있다.
제1도는 종래 기술에 따른 타이머의 구성블럭도.
제2도는 본 발명에 따른 타이머의 구성블럭도.
* 도면의 주요부분에 대한 부호의 설명
31 : 카운터부 32 : 제어부
33 : 데이타 버스 34 : 제 1 FIFO셀
35 : 제 2 FIFO셀 36 : 비교부
37 : 인터럽트 발생기 38 : 출력신호 발생기
본 발명의 타이머는 일정한 값만큼 증가 또는 감소동작을 수행하는 카운터부와, 상기 카운터부를 제어하는 제어부와, 데이타 버스를 통해 전달되는 데이타를 순차적으로 저장 및 출력하는 복수개의 FIFO셀과, 상기 카운터부의 카운터값과 상기 FIFO셀의 값을 비교하는 비교부와, 상기 비교부의 출력신호를 받아 각각 인터럽트 신호와 출력신호를 발생하는 인터럽트 발생기와 출력신호 발생기를 포함하여 구성됨을 특징으로 한다.
상기와 같은 본 발명에 따른 타이머의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
제2도는 본 발명에 따른 타이머의 구성블럭도이다.
제2도에서와 같이, 본 발명의 타이머는 업 카운트 타이머의 경우에 순차적으로 값이 증가하는 카운터부(31)와, 상기 카운터부(31)를 제어하는 제어부(32)와, 데이타를 전송하는 데이타 버스(33)와, 상기 데이타 버스(33)에서 데이타를 받아 순서대로 저장하고 저장된 순서대로 데이타를 출력하는 제1, 제2 FIFO셀(34, 35)과, 상기 카운터(31)값과 상기 제1 FIFO셀(34)의 데이타값을 비교하는 비교부(36)와, 외부로 인터럽트를 발생하는 인터럽트 발생기(37)와, 외부에 다양한 형태의 출력을 발생하는 출력신호 발생기(38)로 구성된다.
상기와 같이, 본 발명에 따른 타이머의 동작은 다음과 같다.
상기 카운터부(31)는 상기 제어부(32)의 제어에 따라 동작을 중지하거나 시작하게 된다. 이때 상기 제1, 제2 FIFO셀(34, 35)은 상기 카운터부(31)가 동작을 시작하기 전에 데이타를 가지고 있다.
여기서 상기 제1, 제2 FIFO셀(34, 35)에 데이타를 저장할 때 상기 제1, 제2 FIFO셀(34, 35)은 동일 어드레스에 존재하며 FIFO셀 내부의 동작에 따라 자동으로 새로운 데이타를 받아들이거나 받아들이지 않게 된다. 즉 상기 제2 FIFO셀(35)은 쓰기 신호가 입력되면 데이타를 받아들이고 이때 상기 제2 FIFO셀(35)에서 입력된 데이타는 상기 제1 FIFO셀(34)이 비어 있으면 상기 제1 FIFO셀(34)까지 저장된다. 이어 상기 제1 FIFO셀(34)에서는 자동으로 상기 제2 FIFO셀(35)과의 통로를 차단하고 데이타를 유지한다. 그리고 다시 쓰기신호가 입력되면 상기 제2 FIFO셀(35)에만 데이타가 저장되고 상기 제1 FIFO셀은 상기 제2 FIFO셀로부터 입력된 데이타가 저장되어 있기 때문에 또 다른 데이타를 저장하지 못한다. 그리하여 상기 비교부의 동작에 따라 카운터부(31)값과 상기 제1 FIFO셀(34)의 데이타값과 일치되기 전에는 다시 쓰기신호가 발생하더라도 상기 제1 FIFO셀(34)에는 영향을 미치지 못하고 상기 제2 FIFO셀(35)에 데이타가 존재하지 않으면 다음의 데이타가 저장되고 데이타가 존재하면 다음의 데이타는 저장되지 못한다. 이와 같이 상기 제1, 제2 FIFO셀(34, 35)이 데이타를 저장하고 있는 상태에서 상기 카운터부(31)의 동작이 시작되면 상기 비교부(36)에서는 상기 제1 FIFO셀(34)의 데이타값과 상기 카운터부(31)값을 비교하여 첫째, 일치하면 상기 일치한 데이타값을 상기 인터럽트 발생기(37)와, 상기 출력신호 발생기(38), 상기 카운터의 리셋단자(도면에 번호화 하지 않음)와, 상기 제1 FIFO셀(34)로 출력한다. 여기서 상기 인터럽트 발생기(37)는 외부장치에 데이타 일치를 알리는 인터럽트 신호를 발생하고 상기 출력신호 발생기(38)는 상기 카운터부(31)값과 일치하는 상기 제1 FIFO셀(34)의 데이타값에 따라 신호를 발생한다. 그리고 상기 카운터부(31)의 리셋단자는 상기 카운터부(31)를 초기화시킨다. 이어 상기 제1 FIFO셀(34)은 상기 비교부(36)의 출력신호를 입력받아 그 신호에 의해 상기 제2 FIFO셀(35)의 데이타를 입력받는다.
둘째, 일치하지 않으면 상기 제1 FIFO셀(34)의 데이타값과 일치될 때까지 상기 카운터부(31)의 증가한 값들을 입력받는다.
그리하여 상기 카운터부(31)의 값과 상기 제1 FIFO셀(34)의 데이타값이 일치하게 되면 상기 첫 번째 동작이 시작된다. 그리고 상기 FIFO셀은 설계시 필요에 따라 3개, 4개 그 이상으로 확장한다. 여기서 다운 카운트(Down Count) 타이머도 마찬가지이다.
이상에서 설명한 바와 같은 본 발명의 타이머는 FIFO셀의 어드레스가 FIFO셀의 수에 관계없이 하나만 있으면 되고 필요시 동일한 FIFO셀을 추가로 붙여 주기만 하면 된다. 이에 따른 별도의 제어용 신호가 필요없어 설계확장이 용이하고 프로그램을 하기가 편리할 뿐만 아니라 실행속도가 빨라지는 효과가 있다.

Claims (5)

  1. (1) 일정한 값만큼 증가 또는 감소동작을 수행하는 카운터부; (2) 상기 카운터부를 제어하는 제어부; (3) 데이타 버스를 통해 전달되는 데이타를 순차적으로 저장 및 출력하는 복수개의 FIFO셀; (4) 상기 카운터부의 카운터값과 상기 FIFO셀의 값을 비교하는 비교부; (5) 상기 비교부의 출력신호를 받아 각각 인터럽트 신호와 출력신호를 발생하는 인터럽트 발생기와 출력신호 발생기를 포함하여 구성됨을 특징으로 하는 타이머.
  2. 제1항에 있어서, 제(4)단계에서 비교부의 비교결과, 그 값이 서로 일치하면 그다음 FIFO셀의 데이타값과 비교함을 특징으로 하는 타이머.
  3. 제1항에 있어서, 제(1)단계에서 카운터부는 복수개의 FIFO셀에 대해 각각 대응함을 특징으로 하는 타이머.
  4. 제1항에 있어서, 제(4)단계에서 비교부는 비교결과 그 값이 서로 일치하면 일치신호를 인터럽트 발생기, 출력신호 발생기, 카운터부와 비교대상의 FIFO셀에 출력함을 특징으로 하는 타이머.
  5. 제4항에 있어서, 제(3)단계에서 일치신호가 발생되면, 다음 FIFO셀에 저장된 데이타는 다시 비교대상의 FIFO셀에 저장됨을 특징으로 하는 타이머.
KR1019960029995A 1996-07-24 1996-07-24 타이머 Expired - Fee Related KR100192541B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960029995A KR100192541B1 (ko) 1996-07-24 1996-07-24 타이머

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960029995A KR100192541B1 (ko) 1996-07-24 1996-07-24 타이머

Publications (2)

Publication Number Publication Date
KR980011411A KR980011411A (ko) 1998-04-30
KR100192541B1 true KR100192541B1 (ko) 1999-06-15

Family

ID=19467295

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960029995A Expired - Fee Related KR100192541B1 (ko) 1996-07-24 1996-07-24 타이머

Country Status (1)

Country Link
KR (1) KR100192541B1 (ko)

Also Published As

Publication number Publication date
KR980011411A (ko) 1998-04-30

Similar Documents

Publication Publication Date Title
US3470542A (en) Modular system design
EP0180196B1 (en) Programmable counter/timer device
EP0127440A2 (en) Integrated circuit device incorporating a data processing unit and a ROM storing applications program therein
US5463756A (en) Memory control unit and associated method for changing the number of wait states using both fixed and variable delay times based upon memory characteristics
EP0729088B1 (en) Single chip microcomputer having a plurality of timer counters
US5089955A (en) Programmable counter/timer device with programmable registers having programmable functions
US4636945A (en) Microprocessor
KR100192541B1 (ko) 타이머
US5327362A (en) System for detecting a runaway of a microcomputer
US5109492A (en) Microprocessor which terminates bus cycle when access address falls within a predetermined processor system address space
US6222900B1 (en) Counter device
US5940599A (en) Data processor
US6631467B1 (en) Microcomputer timing control circuit provided with internal reset signal generator triggered by external reset signal
US5944835A (en) Method and programmable device for generating variable width pulses
US4675843A (en) Programmable logic controller
US4297532A (en) Interfacing circuit status detection arrangement in a telephone exchange
US5740088A (en) Control signal generating device generating various control signals using storage unit having small storage capacity
JPH07248962A (ja) ランダムアクセスメモリのメモリチップ拡張制御方法及び装置
KR100318324B1 (ko) 이피롬 어드레스 발생회로
SU1179375A1 (ru) Устройство дл контрол больших интегральных схем пам ти
KR950014084B1 (ko) 메모리의 데이타 판독 장치
JP3224554B2 (ja) スケジュール制御装置
JP2517943B2 (ja) タイマ装置
JPH0520474A (ja) 1チツプマイクロコンピユータ
JP2985201B2 (ja) マイクロコンピュータ

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R14-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R14-asn-PN2301

FPAY Annual fee payment

Payment date: 20041230

Year of fee payment: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20060130

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20060130

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000