KR100201326B1 - 디지탈 통신용 선로 디코더 - Google Patents

디지탈 통신용 선로 디코더 Download PDF

Info

Publication number
KR100201326B1
KR100201326B1 KR1019960011896A KR19960011896A KR100201326B1 KR 100201326 B1 KR100201326 B1 KR 100201326B1 KR 1019960011896 A KR1019960011896 A KR 1019960011896A KR 19960011896 A KR19960011896 A KR 19960011896A KR 100201326 B1 KR100201326 B1 KR 100201326B1
Authority
KR
South Korea
Prior art keywords
bit
decoder
data
register
symbol
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019960011896A
Other languages
English (en)
Other versions
KR970072836A (ko
Inventor
이승섭
Original Assignee
배순훈
대우전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 배순훈, 대우전자주식회사 filed Critical 배순훈
Priority to KR1019960011896A priority Critical patent/KR100201326B1/ko
Publication of KR970072836A publication Critical patent/KR970072836A/ko
Application granted granted Critical
Publication of KR100201326B1 publication Critical patent/KR100201326B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems

Landscapes

  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

본 발명은 8B10B방식으로 부호화된 비트 스트림을 10비트의 심볼단위 로 입력받아 8비트의 데이타로 복호화하는 선로 디코더에 관한 것으로, 10 비트 심볼중 6비트의 심볼을 디코딩하여 복수개의 레지스터중, 그에 상응되 는 5비트의 데이타가 저장된 레지스터를 인에이블하기 위한 신호를 발생하 는 6×64 디코더(21); 상기 10비트의 심볼중 6비트의 심볼에 각각 대응되는 소정의 데이타를 저장하고 있으며, 상기 6×64 디코더로부터 입력된 인에이 블신호에 따라 해당 레지스터에 저장된 5비트 데이타를 출력하는 제1 레지스터 테이블(22); 상기 10비트 심볼중 4비트의 심볼을 디코딩하여 복수개의 레지스터중, 그에 상응되는 3비트의 데이타가 저장된 레지스터를 인에이블 하기 위한 신호를 발생하는 4×16 디코더(23); 및 상기 10비트의 심볼중 4비트의 심볼에 각각 대응되는 소정의 데이타를 저장하고 있으며, 상기 4×16 디코더로부터 입력된 인에이블신호에 따라 해당 레지스터에 저장된 3비트 데이타를 출력하는 제2 레지스터 테이블(24)이 구비되어 간단한 회로로 구현할 수 있으며, 특히 주문형 집적회로(ASIC)로 구현이 용이한 효과가 있다.

Description

디지탈 통신용 선로 디코더 (A Line decoder for digital communication)
제1도는 본 발명에 따른 디지탈 통신용 선로 디코더를 적용하는데 적합한 전형 적인 디지탈 통신시스템의 개략적인 수신 블럭도.
제2도는 본 발명 의 바람직한 실시예에 따른 디지탈 통신용 선로 디코더의 블럭 도이다 .
* 도면의 주요부분에 대한 부호의 설명
11 : 클럭 재생기 12 : 직/병 렬 변환기
13 : 8B10B 디코더 14 : 디스크램블러
15 : 수신인터페이스부 21 : 6×64 디코더
22 : 제 1 레지스터 테이블 23 : 4×16 디코더
24 : 제2 레지스터 테이블 25 : 에러 검출부
본 발명은 디지탈 통신용 선로 디코더(Line Decoder)에 관한 것으로, 특히 8비 트단위 의 데이타(Data)가 10비트단위의 심볼(Symbol)로 부호화(이를 8B10B부호화라 한다)된 후 전송매체를 통해 수신된 비트 스트림(bit stream)을 복호하기 위한 8B10B방식의 선로 디코더(Line decoder)에 관한 것이다.
일반적으로 디지탈 통신이란 음성 및 문자, 화상, 데이타 등의 정보를 0과 1의 2진수 형태의 조합된 부호로 변환시켜 전송처리하는 통신 방식으로서 , 아날로그 방식에 비해 노이즈 특성이 양호하고 재생이 용이한 특성이 있다. 이러한 디지탈 통신은 정보화사회의 진전에 따라 다양한 서비스를 통합된 네트웍을 통해 제공하기 위하여 광대역 종합정보통신망(B-lSDN)으로 점차 발전하고 있으며, 이를 위하여 비동기식 전 송모드(ATM) 기술 및 광전송기술 등이 활발히 연구되고 있다.
한편, 디지탈 전송기술에 있어서 전송효율을 위하여 병렬의 데이타를 직렬로 변환한 후 고속의 데이타를 송수신하는데. 전송되 는 데이타 에서 0 또는 1이 계속될 경우 수신측에서 동기를 잃어 버리는 경우가 발생된다. 즉, 통상적으로 직렬 전송에서 데이타선로와 클럭 선로를 구분하여 각각의 전송로를 통해 전송하는 것이 아니고,소정의 클럭에 동기된 데이타만을 송신하면 수신측에서는 데이 타에 포함된 클럭 정보(통상, 0에서 1로 혹은 1에서 0으로 천이되는 것을 검출하여 얻는다)를 PLL을 이용하여 추출하여 사용하는데, 이때 전송되는 데이타에서 1이나 0이 연속될 경우에는 수신측에서 동기를 잃어 버리게 된다.
따라서, 상기한 문제점을 해결하기 위한 하나의 방편으로, 전송할 데이타의 비트열을 8비트단위로 입력받아 5비트와 3비트로 분리한 후, 5비트 데이타를 6비트 심볼로 변환(즉, 5B6B 부호화)하고, 3비트 데이타를 4비트 심볼로 변환(즉, 3B4B 부호화)하여 8비트 데이타를 10비트의 심볼로 변환한 후 전송하는 8B10B방식이 있다. 이러한 8B10B통신 방식은 미국의 ANSI X(3T9.5(FDDI) 위원회(committee)에서 제안한 지역 표준방식의 응용으로서, 8비트의 데이타전송을 위해 2비트의 리던던시 (redundancy)가 추가되어 전송효율은 저하되나 앞서 설명한 바와 같은 문제점을 해소하여 클럭재생을 용이하게 하고,유효하지 않은 심볼(invalid symbol)이 발생될 경우 전송로상의 에러도 검출할 수 있는 잇점이 있다. 그런데 상술한 8B10B통신방식은 널리 알려wu 있으나 이를 구현하기 위한 장치, 특히 디지탈 통신용 선로 디코더에 대해서는 구체적으로 제시된 바가 없다.
이에 본 발명은 8B10B방식으로 부호화된 심볼의 비트 열을 수신한 후 10비트의 심볼을 8비트의 데이타로 변환하는 디지탈 통신용 선로 디코더를 제공하는데 그 목적이 있다. 상기와 같은 목적을 달성하기 위하여 본 발명은, 8B10B방식으로 부호화된 비트 스트림을 일련의 10비트의 심볼단위로 입력받아 8비트의 데이타로 복호화하는 선로 디코더에 있어서, 상기 10비트 심볼중 6비트의 심볼을 디코딩하여 복수개의 레지스터중, 그에 상응되는 5비트의 데이타가 저장된 레지스터를 인에이블하기 위한 신호를 발생하는 6×64 디코더 ; 상기 10비트의 심볼중 6비트의 심볼에 각각 대응되는 소정의 데이타를 저장하고 있으며, 상기 6×64 디코더로부터 입력된 인에이블신호에 따라 해당 레지스터에 저장된 5비트 데이타를 출력하는 제1 레지스터 테이블; 상기 10비트 심볼중 4비트의 심볼을 디코딩하여 복수개의 레지스터중,그에 상응되는 3비트의 데이타가 저장된 레지스터를 인에이블하기 위한 신호를 발생하는 4×16디코더; 및 상기 10비트의 심볼 중 4비트의 심볼에 각각 대응되는 소정의 데이타를 저장하고 있으며, 상기 4×16 디코더로부터 입력된 인에이블신호에 따라 해당 레지스터에 저장된 3비트 데이 타를 출력하는 제2 레지스터 테이블로 구성된 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 자세히 설명하기로 한다. 제1도는 본 발명에 따른 디지탈 통신용 선로 디코더(즉, 8B10B 디코더)를 적용하는데 적합한 디지탈 통신시스템의 개략적인 수신 블럭도로서, 클럭재생기(11), 직/병 렬 변환기(12), 8B10B디코더(13), 디스크램블러(descrambler: 14), 수신 인터페이스부(15)가 도시되어 있다. 제1도를 참조하면, 도시되지 않은 전송매체로부터 직렬 비 트 스트림을 수신하여 클럭 재생기(11)에서 클럭을 추출한 후 이 클럭에 따라 직/병렬 변환기(12)에서 비트 스트림을 10비트의 심볼단위로 변환하여 출력한다. 여기서, 전송매체로부터 수신된 비트 스트림은 송신과정에서 8B10B방식으로 부호화된 심볼들이고,이 심볼들을 입력받은 클럭 재생기(11)는 천이 검출기와 PLL을 이용하여 클럭을 재생한다. 직/병렬 변환기(12)는 수신된 직렬 비트 스트림을 10비트의 심볼단위로 묶어 출력하고, 8B10B 디코더 (13)는 10비트 심볼을 6비트 심볼과 4비트 심볼로 나누어 각각 디코딩하여 8비트의 데이타로 변환한다. 이때 8B10B 디코더(13)는 유효하지 않은 심볼(invalid symbol)이 수신되면 전송중에 에러가 발생된 것으로 간주하여 이를 검출한다.
디스크램블러 (14)는 송신과정 중에서 스크램블링(scrambling)된 데이타를 다시 원래의 데이타로 변환하고, 디스크램블링된 데이타는 수신인터페이스(15)를 통해 상위 시스템(HOST)으로 전달된다. 여기서 스크램블링(scrambling)이란 연속되는 입력데이타에 의해 타이밍 정보가 유실되는 것을 방지하고, 또 주기를 갖는 데이타 패턴이 되풀이됨으로써 생기는 단일 주파수 성분을 억압하여 전송로구간에서의 혼변조를 방지하기 위해 입력 데이타를 소정의 다항식에 의해 랜덤 부호 계열로 변환하는 것으로, 송신과정에서 스크램블링된 데이타는 수신과정에서 디스크램블링(descrambling )되어야 한다. 제2도는 본 발명에 따른 8B10B 디코더를 도시한 블럭도로서, 이 8B10B 디코더(13)는 6×64 디코더(21)와, 32개의 5비트 레지스터를 갖는 제 1 레지스터 테이블(22), 4×16 디코더(23), 8개의 3비트 레지스터를 갖는 제2 레지스터 테이블(24), 및 에러 검출부(25)로 구성되어 있다. 먼저, 송신과정에서 8B10B 엔코더 (도시되지 않음)에 의해 8비트의 데이타가 5비트와 3비트로 분리된 후 5비트 데이타는 6비트 심볼로 부호화(5B6B)되고 3비트 데이타는 4비트 심볼로 부호화(3B4B)되어 전체적으로 10비트의 심볼로 변환되어 송신되므로, 8B10B 디코더(13)는 엔코더와 반대로 다음 표 1과 같이 5비트 심볼을 4비트 데이타로 디코딩하고, 다음 표와 같이 4비트의 심 볼을 3비트의 데이타로 변환해야 한다.
상기 표1 및 표2에 있어서, 8비트의 데이타를 5비트와 3비트로 나누어 서 부호화할 경우에 5비트의 데이타를 임의의 중복되지 않은 심볼로 표현하기 위해서는 32개의 심볼 패턴이 필요한데, 6비트의 심볼은 64개의 심볼 패턴이 있으므로 이중 32개는 5비트 데이타를 표현하는 데 사용하고,나머지 32개의 심볼 패턴은 데이타 링크제어를 위한 명령 (command)이나 에러 검출 등에 사용될 수 있다. 또한, 3비트의 데이타를 임의의 중복되지 않은 심볼로 표현하기 위해서는 8개의 심볼이 필요한데, 4비트의 심볼은 16개의 심볼 패턴이 있으므로 이중 8개는 3비트 데이타를 표현하는데 사용하고, 나머지 8개의 심볼 패턴은 데이타 링크제어를 위한 명령(command)이나 에러 검출 등에 사용될 수 있다. 본 발명의 실시예에서는 데이타전송에 사용되지 않은 32+8=40개의 심볼 패턴은 모두 무효심볼 패턴(invalid symbol Pattern)로 하여 에러검출에 사용한다. 즉, 8B10B 엔코더에서 5비트 데이타를 위해 32개의 심볼 패턴만을 전송할 경 우에 나머지 32개의 심볼 패턴은 정상적인 전송과정 중에서는 절대로 발생될 수 없고, 3비트 데이타를 위해 8개의 심볼 패턴만을 전송할 경우에 나머지 8개의 심볼 패턴은 정상적인 전송과 정중에서는 절대로 발생될 수 없으므로, 수신측에서 무효심볼이 검출될 경우에는 전송과정중에 에러가 발생된 것으로 간주한다.
이어서 제2도에 도시된 8B10B 디코더의 동작을 좀더 살펴보면, 직/병렬 변환기 (제1도의 12)에 의해 직렬 비트스트림은 10비트의 심볼단위로 정렬되어 8B10B 디코더(13)로 입력된다. 이때 입력된 10비트의 심볼은 부호화 과정에서 동일 클럭에 입력된 8비트의 데이타가 5B6B 및 3B4B 방식으로 부호화된 후 직렬 방식으로 전송되어 온 것으로서, 5B6B방식으로 부호화된 6비트의 심볼과 3B4B방식으로 부호화된 4비트 의 심볼로 분리되어 각각 처리된다.
즉, 10비트의 심볼 입력중 6비트의 심볼은 6×64디코더(21)와 제1 레지스터 테이블(22)에 의해 디코딩되고, 4비트의 심볼은 4×16디코더(23)와 제2 레지스터 테이블(24)에 의해 각각 디코딩되며, 6×64 디코더 및 4×16 디코더(21,23)로 무효 패턴의 심볼이 입력되면 에러검출부(25)가 에러검출신호를 발생하게 된다.
따라서 6비트의 심볼 패턴이 6×64 디코더(21)로 입력되면, 6×64 디코더(21)는 6비트의 심볼을 디코딩하여 64개의 출력중 하나의 출력을 구동(활성화)시킨다. 이때 상기 표 1에서와 같이 5비트의 데이타를 위해 사용되는 32개의 심볼 패턴 중 어느 하나가 수신되면 제 1레지스터 테이블(22)의 해당 레지스터(즉, 입력심볼에 따른 데이타를 저장하고 있는 레지스터)를 인에이블시키기 위한 인에이블신호를 발생하고, 무효심볼 패턴이 수신될 경우에는 에러검출부(25)를 구동시키기 위한 신호를 출력하게 된다.
예컨데, 수신된 6비트 심볼 패턴이 10010이라면, 상기 표 1에서와 같이 유효 심볼로서 10의 데이타에 해당되는 심볼 패턴이므로, 제1 레지스터 테이블에 있는 레지스터들중 10의 데이타를 저장하고 있는 레지스터를 인에이블시킨다.
이와 같이, 제1 레지스터 테이블(22)은 6비트의 심볼에 상응하는 5비트의 데이 타를 저장하고 있는 32개의 레지스터들로 이루어지며 , 이 레지스터들은 6×64 디코더(21)의 해당 심볼 출력에 각각 연결되어 해당 심볼 패턴이 입력되면 인에이블되도록 되어 있다. 그리고 제1 레지스터 테이블(22)의 임의의 레지스터가 디코더(21)의 인에이 블신호에 의해 인에이블(enable)되면 해당 레지스터는 저장하고 있는 5비트 데이타를 병렬로 출력하게 된다. 한편, 수신된 5비트 심볼 패턴이 111100이라면, 상기 표 1에서와 같이 무효심볼 패턴이므로, 에러 검출부(23)를 구동시켜 에러 검출신호를 상위시스템으로 출력하게 한다. 따라서 상위 시스템은 에러검출신호가 활성화(activated)되 면 전송중에 에러가 발생되었음을 인지하여 적절한 조치(예컨대, 재전송을 요구함)를 취하게 할 수 있다. 다른 한편, 4비트의 심볼 패턴이 4×16 디코더(23)로 입력되면, 4×16 디코더 (21)는 4비트의 심볼을 디코딩하여 16개의 출력중 하나의 출력을 구동(활성화)시킨다. 이때 상기 표 2에서와 같이 3비트의 데이타를 위해 사용되는 8개의 심볼 패턴중 어느 하나가 수신되면 제2 레지스터 테이블(24)의 해당 레지스터(즉, 입력 심볼에 따른 데이타를 저장하고 있는 레지스터)를 인에이블시키기 위한 인에이블신호를 발생하고, 무효 심볼 패턴이 수신될 경우에는 에러검출부(25)를 구동시키기 위한 신호를 출력하게 된다.
예컨대, 수신된 3비트 심볼 패턴이 101이라면, 상기 표 2에서와 같이 유효 심볼로서 10의 데이타에 해당되는 심볼 패턴이므로, 제2레지스터 테이블에 있는 레지스터들중 10의 데이타를 저장하고 있는 레지스터를 인이에블시킨다.
이와 같이, 제2 레지스터 ㅔ이블924)은 4비트의 심볼에 상응하는 3비트의 데이타를 저장하고 있는 8개의 레지스터들로 이루어지며, 이 레지스터들은 4×16 디코더(23)의 해당 심볼출력에 각각 연결되어 해당 심볼패턴이 입력되면 인에이블되도록 되어 있다. 그리고 제2 레지스터 테이블(24)의 임의의 레지스터가 디코더의 인에이블신호에 의해 인에이블(enable)되면 해당 레지스터는 저장하고 있는 3비트 데이타를 병렬로 출력하게 된다.
또한, 수신된 4비트 심볼 패턴이 1111이라면, 상기 표 2에서와 같이 무효심볼 패턴이므로, 에러검출부(25)를 구동시켜 에러검출시호를 상위 시스템으로 출력하게 한다. 따라서 상위 시스템은 에러 검출신호가 활성화(activated)되면 전송중에 에러가 발생되었음을 인지하여 적절한 조치(예컨데, 재전송을 요구함)를 취하게 할 수 있다.
이상에서 살펴본 바와 같이, 8B10B방식으로 부호화된 비트 스트림을 복호하기 위한 8B10B 디코더를 본 발명에 따라 간단한 회로로 구현할 수 있으며, 특히 주문형 집적회로(ASIC)로 구현이 용이한 효과가 있다.

Claims (1)

  1. 8B10B방식으로 부호화된 비트 스트림을 10비트의 심볼단위로 입력받아 8비트의 데이타로 복호화하는 선로 디코더에 있어서, 상기 10비트 심볼중 6비트의 심볼을 디코딩하여 복수개의 레지스터중, 그에 상응되는 5비트의 데이타가 저장된 레지스터를 인에이블 하기 위한 신호를 발생하는 6×64 디코더(21); 상기 10비트의 심볼중 6비트의 심볼에 각각 대응되는 소정의 데이타를 저장하고 있으며,상기 6×64디코더로부터 입력된 인에이블신호에 따라 해당 레지스터에 저장된 5비트 데이타를 출력하는 제1 레지스터 테이블(22); 상기 10비트 심볼증 4비트의 심볼을 디코딩하여 복수개의 레지스터중, 그에 상응되는 3비트의 데이타가 저장된 레지스터를 인에이블하기 위한 신호를 발생하는 4×16 디코더(23); 상기 10비트의 심볼중 4비트의 심볼에 각각 대응되는 소정의 데이타를 저장하고 있으며, 상기 4×16디코더로부터 입력된 인에이블신호에 따라 해당 레지스터에 저장된 3비트 데이타를 출력하는 제2 레지스터 테이블(24); 및 상기 6×64디코더(21)가 무효심볼 패턴을 디코딩하여 구동하는 신호를 입력받거나 상기 4×16디코더(23)가 무효심볼 패턴을 디코딩하여 구동하는 신호를 입력받아 전송중에 에러가 발생되었음을 알려주기 위한 에러검출신호를 발생하는 에러검출부(25)가 구비된 디지탈 통신용 선로 디코더.
KR1019960011896A 1996-04-19 1996-04-19 디지탈 통신용 선로 디코더 Expired - Fee Related KR100201326B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960011896A KR100201326B1 (ko) 1996-04-19 1996-04-19 디지탈 통신용 선로 디코더

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960011896A KR100201326B1 (ko) 1996-04-19 1996-04-19 디지탈 통신용 선로 디코더

Publications (2)

Publication Number Publication Date
KR970072836A KR970072836A (ko) 1997-11-07
KR100201326B1 true KR100201326B1 (ko) 1999-06-15

Family

ID=19456118

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960011896A Expired - Fee Related KR100201326B1 (ko) 1996-04-19 1996-04-19 디지탈 통신용 선로 디코더

Country Status (1)

Country Link
KR (1) KR100201326B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100322474B1 (ko) * 1999-11-29 2002-02-07 오길록 다중화 방식을 이용한 고속신호 선로 부호화회로

Also Published As

Publication number Publication date
KR970072836A (ko) 1997-11-07

Similar Documents

Publication Publication Date Title
EP1133124B1 (en) Coding for packetized serial data
US5396239A (en) Data and forward error control coding techniques for digital signals
US7180958B2 (en) Technique for utilizing spare bandwidth resulting from the use of a transition-limiting code in a multi-level signaling system
JP3542809B2 (ja) 遷移制御された平衡エンコード体系
US7440513B2 (en) Coding and decoding packetized data
KR100822397B1 (ko) 다중 데이터 형태의 송수신을 위한 맵핑 시스템
JPH07336340A (ja) エラー多重のない自己同期スクランブラー／デスクランブラー
JPH05284180A (ja) １０ビットデータバイトを符号化し送信しかつ受信する方法および１０ｂ／１２ｂモードの送信装置
JP2538524B2 (ja) 信号復号方法および装置
JPH0750588A (ja) ｎビットソースワード・ｍビット４チャネルワード間符号化・復号装置
KR20000031961A (ko) 고속 광 전송 시스템을 위한 비트 삽입/조작 선로 부호의 부/복호화 장치
JP2744603B2 (ja) エラー検索およびフレーム復旧用の循環線路符号化装置
EP0414368B1 (en) Apparatus for data and forward error correction coding for low DC-offset and short run length
JP3217298B2 (ja) ｎＢ２Ｐ符号および復号装置
MXPA01013103A (es) Aparato para codificacion/decodificacion de una fuente de palabras de bit-n a un canal correspondiente de bit-m de palabras y viceversa.
JP2000502545A (ja) ｍビット情報ワードのシーケンスから変調信号への変換
KR100201326B1 (ko) 디지탈 통신용 선로 디코더
WO2020203548A1 (ja) 符号化回路および半導体装置、符号化方法、データ伝送システム、復号回路
KR100464228B1 (ko) 디지탈정보신호의송신및수신장치및그의송신방법
KR20000069751A (ko) 엔-비트 소스어를 이에 대응하는 엠-비트 채널어로, 그리고 역으로 인코딩/디코딩하는 장치
GB2174577A (en) Digital communication system
JP4246841B2 (ja) 伝送方法および伝送装置
JPH05219488A (ja) 映像信号送信装置及び映像信号受信装置
JP2003087121A (ja) コードレートを増加させるためのブロック符号化／復号化方法及び装置
KR100207431B1 (ko) 디지탈 통신용 인코더

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R14-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 12

FPAY Annual fee payment

Payment date: 20110302

Year of fee payment: 13

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 13

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20120314

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20120314

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000