KR100215112B1 - 반도체 팩키지 - Google Patents

반도체 팩키지 Download PDF

Info

Publication number
KR100215112B1
KR100215112B1 KR1019960028614A KR19960028614A KR100215112B1 KR 100215112 B1 KR100215112 B1 KR 100215112B1 KR 1019960028614 A KR1019960028614 A KR 1019960028614A KR 19960028614 A KR19960028614 A KR 19960028614A KR 100215112 B1 KR100215112 B1 KR 100215112B1
Authority
KR
South Korea
Prior art keywords
adhesive layer
semiconductor
semiconductor package
semiconductor chip
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019960028614A
Other languages
English (en)
Other versions
KR980012326A (ko
Inventor
최오석
Original Assignee
유무성
삼성항공산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 유무성, 삼성항공산업주식회사 filed Critical 유무성
Priority to KR1019960028614A priority Critical patent/KR100215112B1/ko
Publication of KR980012326A publication Critical patent/KR980012326A/ko
Application granted granted Critical
Publication of KR100215112B1 publication Critical patent/KR100215112B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/411—Chip-supporting parts, e.g. die pads
    • H10W70/415—Leadframe inner leads serving as die pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/353—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics
    • H10W72/354—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics comprising polymers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Die Bonding (AREA)

Abstract

본 발명은 반도체 칩, 상기 반도체 칩을 탑재하여 정적인 상태로 유지함과 동시에 리드를 고정시키는 접착층 및 상기 접착층의 형태를 유지하고 지지해주는 지지층을 포함하는 반도체 팩키지에 있어서, 상기 접착층이 열가소성 수지로 형성되어 있는 것을 특징으로 하는 반도체 팩키지를 제공한다. 본 발명에 따르면, 열가소성 수지로 된 접착층을 이용함으로써 반도체 칩과 접착층의 부착시 발생되는 제품 불량률을 저하시킬 수 있다.

Description

반도체 팩키지
본 발명은 반도체 팩키지에 관한 것으로서, 상세하기로는 다이 패드가 배제된 리드프레임을 포함하는 반도체 팩키지에 관한 것이다.
반도체 리드프레임은 반도체 기판과 함께 반도체 팩키지를 이루는 핵심 구성 요소중의 하나이다. 여기에서 반도체 리드프레임은 반도체 팩키지의 내부와 외부를 연결해주는 도선의 역할과 반도체 칩을 지지해주는 지지체의 역할을 동시에 한다.
상기 반도체 리드프레임은 기억소자인 칩을 탑재하여 정적인 상태로 유지하여 주는 패드와 와이어 본딩에 의해 칩내 소자의 각 단자와 연결되는 내부리드 및 기판과의 납땜을 위한 외부리드를 구비하고 있다.
반도체 리드프레임은 통상 스탬핑(stamping)공정이나 에칭(etching)공정에 의하여 제조된다. 여기에서 스탬핑공정은 프레스 금형장치를 이용하여 박판의 소재를 소정 형상으로 타발하는 것으로서, 대량생산시 주로 이용되는 방법이다. 에칭공정은 화학약품을 이용하여 소재의 국소부위를 부식시킴으로써 제품을 형성해 나가는 화학적 방법으로서, 소량생산시 주로 이용되는 공정이다.
반도체 리드프레임은 상기 스탬핑공정 또는 에칭공정을 이용하여 제조되어 기억소자인 칩 등 다른 부품과의 조립과정을 거쳐 반도체 팩키지를 이루게 된다. 이러한 반도체 팩키지는 리드프레임에 칩이 탑재되는 형태 등의 조립구조와 기판에 탑재되는 형태에 따라 기판실장형(Chip on Board: COB), 쿼드 플랫 팩키지(Quad Flat Package: QFP), 듀얼 인 라인 팩키지(Dual In line Pckage: DIP) 등으로 구분된다.
도 1은 일반적인 집적회로(IC) 반도체 리드프레임의 평면구성도이다. 이를 참조하면, 사각 기판상의 소재 중앙부에 반도체 칩이 탑재되는 사각형 패드 (11)가 구비되어 있고, 이 패드는 타이바 (14)에 의해 지지되어 있다. 그리고 상기 패드 (11)의 둘레에는 와이어 본딩에 의해 칩내 소자의 각단자와 선으로 연결되는 내부리드 (12)가 연속적으로 연결된 상태로 설치되어 있으며, 상기 내부리드 (12)의 외측에는 기판과의 접속을 위한 외부리드 (13)가 구비되어 있다.
도 2는 도 1에 도시되어 있는 리드프레임을 포함하는 반도체 팩키지의 단면구조를 개략적으로 나타낸 도면이다. 이를 참조하면, 반도체 팩키지 내부에는 반도체 칩 (21)과 패드 (23)가 설치되어 있는데, 이 때 반도체 칩 (21)과 패드 (23)는 그 사이에 형성된 테이프층 (22)에 의하여 전기적으로 분리된 상태에서 접착되어 있다. 반도체 칩 (21)은 본딩 와이어 (25)에 의하여 리드(미도시)와 연결되어 있으며, 패드 (23)는 타이바 (24)에 의하여 지지된다.
도 2에서 알 수 있는 바와 같이, 반도체 칩 (21)과 리드프레임의 패드 (23)는 반도체 팩키지의 상면과 하면사이의 중간부분에 설치되어 있다. 이렇게 반도체 팩키지의 전체적 균형을 고려하여 반도체 칩과 리드프레임의 패드를 반도체 팩키지 몸체의 중간 부분에 설치하기 위해서는 리드프레임의 패드는 타이바 (24)로부터 다운셋(down-set)되어야 한다.
상기 리드프레임의 상면과 하면에는 에폭시수지 등의 몰딩을 통하여 형성된 보호막 (26)이 구비되어 있다.
상기와 같은 구조를 갖는 반도체 팩키지에서, 다이 패드를 타발하는 경우, 타발응력에 의하여 패드 틸트(tilt: 패드의 상하방향 기울어짐)와 플랫니스(flatness: 패드의 웨이브 발생) 등의 현상이 발생된다. 이로 말미암아 후속으로 진행되는 와이어 본딩성이 불량해진다.
한편, 반도체 칩과 패드를 부착시키는 상기 테이프층 (22)은 Ag-에폭시 화합물로 이루어져 있다. 이러한 테이프층 형성시, 이 층안의 보이드(void)을 제거하기 위하여 어닐링 공정을 통상적으로 거치게 된다. 반도체 칩이 이러한 열적 변화를 받게 되면 냉각과정에서 내부응력이 발생되어 빈틈이 생긴다. 그리고 이 빈틈에 수분 등이 침투되어 반도체 칩에 크랙이 생기게 된다.
최근에는 상기한 바와 같은 단점들을 개선하고자 제3도에 도시된 바와 같이 패드가 배제된 리드 온 칩 타입(lead on chip type)의 반도체 리드프레임이 제안되었다. 여기에서 (31)은 접착층을, (32) 및 (33)은 내부리드 및 외부리드를 각각 나타낸다.
도 4는 도 3에 도시된 반도체 리드프레임을 포함하는 반도체 팩키지의 단면구조를 나타낸 도면이다. 이 반도체 팩키지에서는 반도체 칩 (41) 하부에 접착층 (42)과 이 접착층의 형태를 유지시켜 주는 지지층 (43)이 순차적으로 형성되어 있다.
상기 접착층 (42)은 반도체 칩 (41)을 고정시켜 주는 역할을 하는 것으로서, 통상 열경화성 수지로 이루어져 있다. 따라서 반도체 칩 (41)에 접착층 (42)을 일단 부착시키고 나면, 접착층이 칩의 소정 위치에 정확하게 부착되지 않는 경우 재조정할 수가 없다는 단점을 가지고 있다.
본 발명이 이루고자 하는 기술적 과제는, 상기 문제점을 해결하여 칩과 접착층의 부착시 발생되는 제품 불량을 저하시킬 수 있는 반도체 팩키지를 제공하는 것이다.
도 1은 일반적인 집적회로 반도체 리드프레임의 평면구성도이고,
도 2는 상기 제1도의 리드프레임을 포함하는 반도체 팩키지의 단면구조를 개략적으로 나타낸 도면이고,
도 3는 패드가 배제된 반도체 리드프레임의 평면구성도이고,
도 4는 상기 도 3에 도시되어 있는 반도체 리드프레임을 포함하는 반도체 팩키지의 단면구조를 개략적으로 나타낸 도면이다.
도면의 주요 부분에 대한 부호의 설명
11, 23. 패드 12, 32. 내부리드
13, 33. 외부리드 14, 24. 타이바(Tie-bar)
22. 테이프층 25, 45. 본딩 와이어
26, 46. 보호막 31, 42. 접착층
41. 반도체 칩 43. 지지층
44. 리드
상기 과제를 이루기 위하여 반도체 칩, 상기 반도체 칩을 탑재하여 정적인 상태로 유지함과 동시에 리드를 고정시키는 접착층 및 상기 접착층의 형태를 유지하고 지지해주는 지지층을 포함하는 반도체 팩키지에 있어서, 상기 접착층이 열가소성 수지로 형성되어 있는 것을 특징으로 하는 반도체 팩키지를 제공한다.
상기 열가소성 수지로는 염화비닐수지, 초산비닐수지, 폴리스티렌, 아크릴수지, 폴리에틸렌, 폴리프로필렌, 불소수지, 폴리아미드 수지, 폴리카보네이트, 폴리에테르이미드 및 폴리이미드 등이 사용가능하며, 그 중에서도 폴리에테르 이미드 및 폴리이미드가 바람직하다.
상기 접착층의 역할은 반도체 칩을 정적인 상태로 지지하는 역할을 할 뿐만 아니라, 반도체 칩과 리드와의 와이어 본딩시 반도체 칩을 평탄하게 고정함으로써 와이어 본딩의 불량을 방지한다. 또한 후에 에폭시 수지등으로 보호막을 형성하는 경우 칩의 유동을 막아 신뢰성을 확보하는 역할을 수행한다.
상기 지지층은 상기 접착층의 형태를 유지하는 역할을 하며, 폴리이미드로 형성되는 것이 바람직하다.
상기 접착층과 지지층의 두께는 각각 약 50μm인 것이 바람직하다.
본 발명에 따른 반도체 팩키지를 도 4를 참조하여 설명하기로 한다.
반도체 리드프레임은 통상 열전도도가 우수한 니켈(Ni)이나 구리(Cu)의 합금 재료를 사용하여 제작된다.
반도체 칩 (41)은 접착층 (42)과 지지층 (43)에 의하여 리드 (44)와 연결되며, 반도체 칩 (41)내의 기억소자와 내부리드를 와이어 본딩에 의하여 연결함과 동시에 외부 리드와 외부의 기능 부위를 연결한다. 반도체 칩의 안착 부위에 에폭시 수지 등으로 보호막 (46)을 형성함으로써 본 발명에 따른 반도체 팩키지가 완성된다.
상기 접착층 (42)은 가열하면 가소성을 나타내고 냉각하면 고화되는 특성을 갖는 열가소성 수지로 이루어져 있어서, 반도체 칩과 접착층 부착시 상호간의 부착 위치가 부적절하면 그 위치를 재조정할 수 있다.
상기 접착층의 형상은 사각형을 포함하는 다각형 타입, 도우넛(◎) 타입, 내부 중앙에 사각형 구멍이 뚫려 있는 사각형타입 등이 가능하다.
본 발명에 따르면, 다음과 같은 효과가 있다.
첫째, 다이 패드가 배제된 리드프레임을 사용하므로 다이 패드에서 비롯되는 여러 가지 불량 요인이 근본적으로 제거된다. 따라서 반도체 팩키지 제조시 생산성이 향상됨과 동시에 품질이 개선된다.
둘째, 접착층의 형성으로 종래의 DIP 및 QFP에서 통상적으로 사용되는 리드고정용 테이프가 불필요하게 된다.
셋째, 열가소성 수지로 된 접착층을 이용함으로써 반도체 칩과 접착층의 부착시 발생되는 제품 불량률을 저하시킬 수 있다.

Claims (4)

  1. 반도체 칩, 상기 반도체 칩을 탑재하여 정적인 상태로 유지함과 동시에 리드를 고정시키는 접착층 및 상기 접착층의 형태를 유지하고 지지해주는 지지층을 포함하는 반도체 팩키지에 있어서,
    상기 접착층이 열가소성 수지로 형성되어 있는 것을 특징으로 하는 반도체 팩키지.
  2. 제1항에 있어서, 상기 열가소성 수지가,
    염화비닐수지, 초산비닐수지, 폴리스티렌, 아크릴수지, 폴리에틸렌, 폴리프로필렌, 불소수지, 폴리아미드 수지, 폴리카보네이트, 폴리에테르이미드 및 폴리이미드로 이루어진 군으로부터 선택되는 것을 특징으로 하는 반도체 팩키지.
  3. 제1항에 있어서, 상기 접착층의 형상이,
    사각형을 포함하는 다각형 타입, 도우넛(◎) 타입 및 내부 중앙에 사각형 구멍이 뚫려 있는 사각형 타입으로 이루어진 군으로부터 선택되는 것을 특징으로 하는 반도체 팩키지.
  4. 제1항에 있어서, 상기 지지층이,
    폴리이미드로 형성되는 것을 특징으로 하는 반도체 팩키지.
KR1019960028614A 1996-07-15 1996-07-15 반도체 팩키지 Expired - Fee Related KR100215112B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960028614A KR100215112B1 (ko) 1996-07-15 1996-07-15 반도체 팩키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960028614A KR100215112B1 (ko) 1996-07-15 1996-07-15 반도체 팩키지

Publications (2)

Publication Number Publication Date
KR980012326A KR980012326A (ko) 1998-04-30
KR100215112B1 true KR100215112B1 (ko) 1999-08-16

Family

ID=19466428

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960028614A Expired - Fee Related KR100215112B1 (ko) 1996-07-15 1996-07-15 반도체 팩키지

Country Status (1)

Country Link
KR (1) KR100215112B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100585583B1 (ko) * 1998-07-23 2006-07-25 삼성테크윈 주식회사 반도체 팩키지 및 그 제조방법

Also Published As

Publication number Publication date
KR980012326A (ko) 1998-04-30

Similar Documents

Publication Publication Date Title
JP3971433B2 (ja) 半導体集積回路装置の製造方法及び半導体集積回路装置
EP0459493B1 (en) A semiconductor device comprising a TAB tape and its manufacturing method
US5859471A (en) Semiconductor device having tab tape lead frame with reinforced outer leads
KR100192760B1 (ko) 메탈 캐리어 프레임을 이용한 bag반도체 패키지의 제조방법 및 그반도체 패키지
US5834831A (en) Semiconductor device with improved heat dissipation efficiency
JP2972096B2 (ja) 樹脂封止型半導体装置
US5882955A (en) Leadframe for integrated circuit package and method of manufacturing the same
US5889317A (en) Leadframe for integrated circuit package
US5994767A (en) Leadframe for integrated circuit package and method of manufacturing the same
JPH01183837A (ja) 半導体装置
JP3018050B2 (ja) 半導体装置およびその製造方法
CN107305879B (zh) 半导体器件及相应的方法
KR100215112B1 (ko) 반도체 팩키지
JP2716355B2 (ja) 半導体装置の製造方法
JPS60175433A (ja) 樹脂封止型半導体装置の製造方法およびリ−ドフレ−ム
JP2717728B2 (ja) リードフレームの製造方法
KR200159861Y1 (ko) 반도체 패키지
KR20000009009A (ko) 리드 프레임 및 이 리드 프레임이 채용된 반도체패키지
JP2000252324A (ja) 半導体パッケージおよび半導体パッケージ製造方法
JPH07201928A (ja) フィルムキャリア及び半導体装置
KR100254256B1 (ko) 반도체 리드 프레임
JPH065701B2 (ja) リードフレームおよびそれを用いた半導体装置の製造方法
JPH0750757B2 (ja) 半導体装置
JP2008147267A (ja) 半導体装置とその製造方法、および放熱板付きリードフレーム
JPH0758246A (ja) 半導体装置とその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 12

FPAY Annual fee payment

Payment date: 20110527

Year of fee payment: 13

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 13

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20120522

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20120522

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000