KR100228564B1 - 왜곡의 손실없이 증폭기에 공급되는 바이어스 전류를 감소시키기 위한 바이어스 제어기 - Google Patents

왜곡의 손실없이 증폭기에 공급되는 바이어스 전류를 감소시키기 위한 바이어스 제어기 Download PDF

Info

Publication number
KR100228564B1
KR100228564B1 KR1019960048268A KR19960048268A KR100228564B1 KR 100228564 B1 KR100228564 B1 KR 100228564B1 KR 1019960048268 A KR1019960048268 A KR 1019960048268A KR 19960048268 A KR19960048268 A KR 19960048268A KR 100228564 B1 KR100228564 B1 KR 100228564B1
Authority
KR
South Korea
Prior art keywords
output signal
bias current
distortion
detector
maximum value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019960048268A
Other languages
English (en)
Other versions
KR970024519A (ko
Inventor
마사끼 이찌하라
Original Assignee
가네꼬 히사시
닛본덴끼 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본덴끼 가부시키가이샤 filed Critical 가네꼬 히사시
Publication of KR970024519A publication Critical patent/KR970024519A/ko
Application granted granted Critical
Publication of KR100228564B1 publication Critical patent/KR100228564B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
    • H03F1/342—Negative-feedback-circuit arrangements with or without positive feedback in field-effect transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3205—Modifications of amplifiers to reduce non-linear distortion in field-effect transistor amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Transmitters (AREA)

Abstract

바이어스 전류가 출력신호 (OUT2)의 왜곡의 크기에 반비례하기 때문에, 바이어스 전류 제어 회로(2)는 고주파 전력 증폭기의 출력 신호(OUT2)의 왜곡을 허용가능한 범위내에서 가능한 크게 증가시키는 방식으로, 고주파 전력 증폭기(3)에 공급되는 바이어스 전류(BS)를 제어함으로서 배터리 전력의 휴대용 전화기에 사용되는 고주파 전력 증폭기(3)의 전력 소비를 최소화시킨다.

Description

왜곡의 손실없이 증폭기에 공급되는 바이어스 전류를 감소시키기 위한 바이어스 제어기
본 발명은 증폭기에 대한 바이어스 제어기에 관한 것이며, 특히, 예를 들면, 휴대용 전화기와 같은 배터리 전력의 무선 통신 장치에 사용되는 고주파 전송 전력 증폭기를 위한 바이어스 전류 제어 회로에 관한 것이다.
배터리 전력의 휴대용 전화기는 광범위하게 사용된다. 다양한 종류의 배터리 전력의 휴대용 전화기가 제조되고, 시판되고 있다. 가장 중요한 기술 목표중의 하나는 휴대용 전화기가 다른 휴대용 전화기와 통신할 수 있는 배터리 사용기간이고, 또다른 목표는 충실도이다. 긴 동작시간을 실현하는 하나의 방법은 휴대용 전화기의 전송부에 사용되는 전력 증폭기에 공급되는 바이어스 전류를 감소시키는 것이다. 그러나, 바이어스 전류가 감소될 때, 전력 증폭기는 출력 신호의 왜곡을 증가시키는 경향이 있고, 휴대용 전화기는 충실도가 저하된다. 그러므로, 긴 동작시간과 충실도 사이의 균형이 존재하며, 제조자는 단순히 바이어스 전류를 감소시킴으로서 동작시간을 연장시킬 수 없다.
일본 특개평 제5-235646호에는 비선형 왜곡 보상 회로(1)가 개시되어 있다. 상기 출원에 개시된 비선형 왜곡 보상 회로(1)가 제1도에 도시되어 있다 .종래기술의 비선형 왜곡 보상 회로(1)는 비선형 보상기(1a)와, 지향성 결합기(1b)와, 검출기(1c) 및 바이어스 제어 회로(1d)를 구비한다. 입력 신호(IN1)는 비선형 보상기(1a)에 공급되고, 출력 신호(OUT1)는 지향성 결합기(1b)로부터 출력된다.
상세히, 금속-반도체형 필드 효과 트랜지스터(1e)는 비선형 보상기(1a)에 사용되고 갈륨-비소 기판상에서 제조된다. 입력 신호(IN1)는 입력 신호(IN1)을 왜곡시키기 위해 금속-반도체형 필드 효과 트랜지스터(1e)의 게이트 전극으로 전송되고, 왜곡된 신호(DS1)는 비선형 보상기(1a)에서 지향성 결합기(1b)까지 공급된다. 왜곡된 신호(DS1)는 출력 신호(OUT1)로서 지향성 결합기(1b)를 통해 출력된다.
지향성 결합기(1b)는 왜곡된 신호(DS1)로부터 샘플(SA1)을 분기하고, 샘플(SA1)은 검출기(1c)에 공급된다. 검출기(1c)는 샘플(SA1)로부터 검출 신호(DT1)를 발생시키고, 검출 신호(DT1)는 샘플(SA1) 또는 왜곡 신호 (DS1)의 출력 레벨을 나타내는 직류 전압을 갖는다.
검출 신호(DT1)는 바이어스 제어 회로(1d)에 공급되고, 바이어스 제어 회로(1d)는 검출 신호(DT1)에 응답하여 금속-반도체형 필드 효과 트랜지스터(1e)의 게이트 바이어스 전압을 변화시킨다. 왜곡 신호가 작은 출력레벨을 가질 때, 바이어스 제어 회로(1d)는 게이트 바이어스를 증가시키고, 출력 신호(OUT1)의 왜곡을 억제한다. 한편, 왜곡 신호(DS1)가 큰 출력 레벨을 가질 때, 출력 신호는 마진이 증가되었기 때문에, 바이어스 제어 회로(1d)는 전력보존을 위해 게이트 바이어스를 감소시킨다. 그러므로, 종래기술 비선형 왜곡 보상 회로(1a)와, 지향성 결합기(1b)와, 검출기(1c) 및 바이어스 제어 회로(1d)는 피드백 루프를 형성하고, 피드백 루프는 출력 신호(OUT1)의 전위레벨에 따라서 바이어스 전류를 변화시킨다. 종래기술 비선형 왜곡 보상 회로(1a)는 바이어스 전류와 금속-반도체형 필드 효과 트랜지스터의 출력 신호의 왜곡사이의 관계를 사용하여, 왜곡을 최적화한다. 그러나, 전력보존은 고려되지 않으며, 종래기술 왜곡 보상 회로(1)는 휴대용 전화기를 위한 전력 소비를 만족시키지 않는다.
그러므로, 본 발명의 중요한 목적은 왜곡이 확대되지 않고 바이어스 전류를 감소시키는 바이어스 전류 제어 회로를 제공하는 것이다.
상기 목적을 성취하기 위해서, 본 발명은 출력 신호의 수용가능한 왜곡 범위내에서 바이어스 전류를 변화시킨다.
본 발명에 의하면, 증폭기의 제2출력 신호내에 포함된 왜곡의 크기를 나타내는 제1출력신호를 발생시키기 위한 왜곡 검출 수단과, 왜곡의 크기를 목표 크기에 맞추기 위해 증폭기에 공급된 바이어스 전류를 조절하기 위해 제1출력 신호에 응답하는 바이어스 전류 조절 수단으로 이루어진 증폭기를 위한 바이어스 전류 제어 회로가 제공된다.
본 발명에 의한 바이어스 제어 회로의 특징 및 이점은 첨부된 도면을 참조로 한 하기 설명에 의해 더 명확해 질 것이다.
제1도는 종래기술의 비선형 왜곡 보상 회로의 회로 구성을 도시한 회로도.
제2도는 본 발명에 의한 바이어스 전류 제어 회로의 회로배치를 도시한 회로도.
제3도는 고주파 전력 증폭기에 사용되는 금속-반도체형 필드 효과 트랜지스터의 트랜지스터 특성을 도시한 도면.
제4(a)도에서 제4(c)도는 왜곡의 영향을 받는 출력 파형의 고등급과, 중간등급 및, 저등급을 도시한 그래프.
* 도면의 주요부분에 대한 부호의 설명
1 : 비선형 왜곡 보상 회로 1a : 비선형 보상기
1b,2a : 지향성 결합기 1c,2c,2d : 검출기
1d : 바이어스 제어 회로
1e,3a : 금속-반도체형 필드 효과 트랜지스터
2 : 바이어스 전류 제어 회로 2b : 결합기
2e : 신호 입력 노드 2f : 신호 출력 노드
2g : 분기 신호 노드 2h,2j,2m : 저항
2i,3b,3c : 결합 콘덴서 2k : 검출 다이오드
2n,2r : 평활 콘덴서 2o,2s,2y : 연산 증폭기
2p : 다이오드 2t : 믹서
2u : 바이어스 전류 발생기 2z : 적분 콘덴서
3 : 고주파 전력 증폭기 3d,3e : 초크 코일
4 : 부하 4a : 입력 단자
제2도를 참조로, 본 발명을 실시하는 바이어스 전류 제어 회로(2)는 고주파 전력 증폭기(3)에 접속되고, 고주파 전력 증폭기(3)는 부하(4)를 구동시킬 것이다. 바이어스 전류 제어 회로(2)와, 고주파 전력 증폭기(3) 및 부하(4)는 휴대용 전화기에 사용되는 전송부의 일부를 형성한다.
먼저, 고주파 전력 증폭기(3)에 대해 설명한다. 고주파 전력 증폭기(3)는 금속-반도체형 필드 효과 트랜지스터(3a)와, 결합 콘덴서(3b)와 (3c) 및, 초크 코일(3d)와 (3e)을 구비한다. 금속-반도체형 필드 효과 트랜지스터(3a)는 갈륨 비소 기판상에 제조되고, 갈륨 비소 기판에는 소스노드(3f)와 드레인 노드(3g) 사이에 전도채널이 제공된다. 결합 콘덴서(3b)는 입력 단자(4a)와 금속 반도체형 필드 효과 트랜지스터(3a)의 게이트 전극사이에 접속되고, 입력 신호(IN2)는 결합 콘덴서를 통해 입력단자(4a)에서 금속-반도체형 필드 효과 트랜지스터(3a)의 게이트 전극으로 공급된다. 바이어스 신호(BS)는 초크코일(3e)을 통해 금속-반체형 필드 효과 트랜지스터(3a)의 게이트 전극에 공급되고 금속-반도체형 필드 효과 트랜지스터(3a)의 바이어스 조건을 변화시킨다.
금속-반도체형 필드 효과 트랜지스터(3a)는 채널 전류의 변조를 하여, 입력신호(IN2)에 응답하고, 출력 신호 (OUT2)를 발생시킨다. 출력 신호(OUT2)는 결합 콘덴서(3c)를 통해 공급된다.
바이어스 전류 제어 회로(2)는 지향성 결합기(2a)와, 결합기(2b)와, 양의 반파장에 대한 제1검출기(2c) 및, 음의 반파장에 대한 제2검출기를 구비한다.
지향성 결합기(2a)는 고주파 전력 증폭기(3)에 결합된 신호 입력 노드(2e)와, 부하(4)에 결합된 신호 출력 노드(2f) 및, 결합기(2b)에 결합된 분기 신호 노드(2g)를 갖는다. 출력 신호(OUT2)는 신호 입력 노드(2e)에 공급되고, 지향성 결합기(2a)는 출력 신호(OUT2)로부터 출력 신호(OUT3)를 발생시킨다. 출력 신호(OUT3)는 신호 출력 노드(2f)에서 부하(4)까지 공급된다. 한편, 분기 신호 출력 노드(2g)는 단자 저항(2h)을 통해 접지되고, 지향성 결합기(2a)는 출력 신호(OUT2)의 에너지의 일부를 분기 신호(BR1)로 변환시킨다. 분기 신호(BR1)는 분기 신호 출력 노드(2g)에서 결합기(2b)까지에 공급된다.
결합기(2b)는 결합 콘덴서(2i)와 단자 저항(2j)을 갖는다. 분기 신호 출력 노드(2g)는 결합 콘덴서(2i)의 한 전극에 접속되고, 분기 신호(BR1)는 지향성 결합기(2a)에서 전극으로 공급된다. 다른 전극은 단자 저항(2j)을 통해 접지되고, 제1 및 제2검출기(2c) 및 (2d)에 또한 접속된다. 분기 신호(BR1)는 결합 콘덴서(2i)를 통과하여 지나가고, 제1검출기(2c)와 제2검출기(2d)에 분배된다.
검출 다이오드(2k)와, 저항(2m)과, 평활 콘덴서(2n) 및 연산 증폭기(2o)는 제1검출기(2c)와 결합한다. 유사하게, 제2검출기(2d)는 검출 다이오드(2p)와, 저항(2q)과, 평활 콘덴서(2r) 및 연산 증폭기(2s)로 구성되어 있다. 그러나, 결합 콘데서(2i)의 다른 전극은 검출 다이오드(2k)의 애노드와 다른 검출 다이오드(2p)의 캐소드에 접속되고, 이런 이유로, 검출 다이오드(2k) 및 (2p)는 분기 신호(BR1)을 양의 반파장 및 음의 반파장으로 분리한다. 양의 반파장과 음의 반파장은 저항(2m) 및 (2q)을 지나 평활 콘덴서(2o) 및 (2s)에 각각 공급된다. 평활 콘덴서(2o) 및 (2s)는 양의 반파장 및 음의 반파장을 각각 축적한다.
평활 콘덴서(2n) 및 (2r)는 연산 증폭기(2o) 및 (2s)의 비반전 입력 노드에 접속되고, 연산 증폭기(2o) 및 (2q)의 반전 노드는 그의 출력 노드에 결합된다. 양의 반파장은 평활 콘덴서(2n)를 지나가고, 연산 증폭기(2o)의 비반전 노드에 공급된다. 연산 증폭기(2o)는 분기 신호(BR1)의 양의 최고값을 나타내는 출력 신호(OUT4)를 발생시킨다. 유사하게, 음의 반파장은 평활 콘덴서(2r)를 지나가고, 연산 증폭기(2s)의 비반전 노드에 공급된다. 연산 증폭기(2s)는 분기 신호(BR1)의 음의 최대값을 나타내는 출력 신호(OUT5)를 발생시킨다.
바이어스 전류 제어 회로(2)는 믹서(mixer)(2t)와 바이어스 전류 발생기(2u)를 또한 포함한다. 제1저항(2v)과 제2저항(2w)은 믹서(2t)를 구성하고, 연산 증폭기(2o) 및 (2s)의 출력 노드는 제1저항(2v)과 제2저항(2w)에 각각 접속된다. 제1저항(2v)과 제2저항(2w)는 노드(2x)에 접속되고 출력 신호(OUT4)는 노드(2x)에서 출력 신호(OUT5)와 합쳐진다.
바이어스 전류 발생기(2u)는 2-입력 적분기에 의해 동작된다. 상세히, 연산 증폭기(2y)와 적분 콘덴서(2z)는 반전 노드와 연산 증폭기(2y)의 출력 노드사이에 접속된다 .연산 증폭기(2y)의 비반전 노드는 접지되고, 연산 증폭기(2y)는 초크 코일(3e)을 통해서 출력 노드에서 금속-반도체형 필드 효과 트랜지스터(3a)의 게이트 전극으로 바이어스 신호(BS)를 공급한다.
이 경우에, 지향성 결합기(2a)와, 결합기(2b) 및, 제1검출기(2c)와 제2검출기(2d)는 전체로서 왜곡 검출 수단을 구성하고, 믹서(2t)와 바이어스 전류 발생기(2u)는 바이어스 전류 조절 수단과 결합한다.
계속해서, 금속-반도체형 필드 효과 트랜지스터(3a)의 트랜지스터 특성이 설명된다. 드레인-대-소스 전압(VDS)과 금속-반도체형 필드 효과 트랜지스터(3a)에서 측정된 드레인 전류 사이의 관계가 제3도에 도시되어 있다 게이트-대-소스 바이어스전압(VDS)이 -1.0볼트와, -1.5볼트와, -2.0볼트와, -2.5볼트 및 -3.0볼트로 조정될 때, 드레인 전류(ID)는 드레인-대-소스 전압(VDS)에 의해 PL1, PL2, PL3, PL4 및 PL5를 따라 변화된다.
바이어스 전압이 VGA로 조절되면, 그래프(IN2a)는 금속-반도체형 필드 효과 트랜지스터(3a)의 게이트 전극에서 입력 신호(IN2)의 파형을 나타내고, 금속-반도체형 필드 효과 트랜지스터(3a)는 그래프 PA'로 표시되는 출력 파형을 발생시킨다. 그래프 PA'와 그래프 IN2a을 비교하면, 입력 신호(IN2)가 덜 왜곡된다는 것을 알 수 있다. 그러나, 다량의 정바이어스 전류(IA)가 흐른다.
한편, 바이어스 전압이 VGB로 조절되면, 입력 파형(IN2b)은 출력 파형 PB'로 귀결된다. 입력 파형(IN2b)이 광범위하게 왜곡되어 있지만, 소량의 정바이어스 전류(IB)가 소비된다.
그러므로, 이는 출력 파형의 왜곡과 정바이어스 전류의 출력 소비 사이에는 트레이드-오프가 존재한다. 출력 신호(OUT2)가 왜곡을 포함하고 있다고 하더라도, 충실도가 수용가능한 한 왜곡은 무시될 수 있다. 그러므로, 수용가능한 충실도에 대한 목표 왜곡 범위를 찾을 필요가 있다 수용가능한 왜곡 범위가 결정되면, 바이어스 전류 제어 회로(2)는 왜곡이 목표범위내의 가장 큰 값과 가능한 근접하도록 정바이어스 전류를 제어한다. 이는 전력보존으로 귀결된다. 그러나, 수용가능한 충실도와, 목표 왜곡 범위는 다른 종류의 무선 통신 장치 사이에서 동일하지는 않다. 이런 이유로, 왜곡을 정확하게 검출하고 검출된 왜곡을 정바이어스 전류로 변환시키는 방법을 향상시키는 것이 제조자들의 중요한 목적이다.
3 종류의 왜곡이 제4(a)도에서 제4(c)도까지에 도시되어 있다. 고등급 출력 파형과, 중간 등급 출력 파형 및 저등급 출력 파형이 그래프 PL10, PL11 및 PL12로 각각 나타내어진다. 고등급 파형 PL10은 왜곡의 영향을 덜 받으므로, 왜곡의 크기가 작다. 중간등급 파형 PL11은 왜곡의 영향을 상당히 받으므로, 왜곡의 크기가 고등급 파형에서보다 크다. 왜곡은 저등급 파형에 가장 크게 영향을 주므로, 왜곡의 크기는 중간등급 파형에서 보다 더 크다.
고등급 출력 파형은 양의 최고값(VA)과 음의 최고값(VB)을 가지고, 양의 최고값(VA) 대 음의 최고값(VB)의 비율은 거의 "1"과 같다. 중간등급의 출력 파형의 양의 최고값(VA) 대 음의 최고값(VB)의 비율은 0.6에서 0.9까지의 범위이다. 왜곡은 출력 파형에 가장 크게 영향을 주기 때문에, 양의 최고값(VA) 대 음의 최고값(VB)의 비율은 0.5 이하로 낮아진다. 그러므로, 왜곡은 양의 값과 음의 값 사이의 비율로 나타내어지며, 제1검출기(2c)와 제2검출기(2d)는 바이어스 전류 제어 회로(2)에 사용되어 양의 최고값과 음의 최고값을 결정한다. 믹서(2t)는 바이어스 전류 발생기(2u)가 양의 최고값과 음의 최고값을, 다음과 같이 목표 왜곡 레벨에 해당하는 소정의 비율로 조절하도록 한다.
분기 신호(BR1)가 결합기(2b)를 통해서 제1검출기(2c) 및 제2검출기(2d)에 공급된다고 가정하면, 평활 콘덴서(2n)는 분기 신호(BR1)의 양의 반파장을 축적하고, 다른 평활 콘덴서(2r)는 분기 신호(BR1)의 음의 반파장을 축적한다.
평활 콘덴서(2n) 및 (2r)는 양의 최고값과 음의 최고값으로 각각 표현되는 전위 레벨들을 관련 연산 증폭기(2o) 및 (2s)에 각각 공급한다. 연산 증폭기(2o) 및 (2s)는 또한 양의 최고값과 음의 최고값으로 표현되는 출력 신호(OUT4) 및 (OUT5)를 발생시키고, 출력 신호(OUT4) 및 (OUT5)는 전위 레벨 VA 및 -VB (VA와 VB는 0보다 큼)를 각각 가질 것이다.
출력 신호(OUT4) 및 (OUT5)는 믹서(2t)에 의해 합쳐지고, 믹서(2t)는 전류(IS)를 적분 콘덴서(2z)에 공급한다. 전류(IS)의 양은 수학식 1로 결정한다.
[수학식 1]
/여기서, RA 및 RB는 저항 2v의 저항값 및 저항 2w의 저항값이다.
VA/VB가 RA/RB 보다 클 때, IS는 양의 전류로 표현되고, 적분기(2y/2z)는 바이어스 신호(BS)의 전위 레벨을 감소시키게 하고, 금속-반도체형 필드 효과 트랜지스터(3a)로의 정바이어스 전류는 감소된다. 정바이어스 전류의 감소가 왜곡을 증가시키면, VA/VB의 비율은 감소된다.
한편, VA/VB가 RA/RB보다 작으면, IS는 음의 전류로 표현되고, 적분기(2y/2z)는 바이어스 신호 BS의 전위 레벨을 상승시킨다. 그후에, 바이어스 전류 발생기(2u)는 금속-반도체형 필드 효과 트랜지스터(3a)로 공급된 정바이어스 전류를 증가시킨다. 정바이어스 전류의 증가는 왜곡의 감소를 초래하고, VA/VB의 비율은 더 커진다.
마지막으로, 회로 동작이 간단히 설명된다. 고주파 전력 증폭기(3)는 어떤 정바이어스 전류하에서 입력 신호(IN2)로부터 출력 신호(OUT2)를 발생시킨다. 출력 신호(OUT2)는 지향성 결합기(2)를 통해 부하(4)에 공급되고, 지향성 결합기(2a)는 출력 신호(OUT2)로부터 분기 신호(BR1)를 발생시킨다. 분기 신호(BR1)는 결합기(2b)를 지나고, 양의 반파장과 음의 반파장으로 분리된다.
양의 반파장은 평활 콘덴서(2n)에 축적되고, 연산 증폭기(2o)는 분기 신호(BR1)의 양의 최고값으로 표시되는 출력 신호(OUT4)를 공급하고, 따라서, 출력 신호(OUT4)는 저항(2v)에 공급된다. 한편, 음의 반파장은 평활 콘덴서(2r)에 축적되고, 연산 증폭기(2s)는 출력 신호(OUT2)의 음의 최고값으로 나타내는 출력 신호(OUT5)를 저항(2w)에 공급한다. 믹서(2t)는 비율 VA/VB에 따라서 전류(IS)를 변화시키고, 바이어스 전류 발생기(2u)와 결합하여, 비율 VA/VB이 목표 왜곡 레벨을 나타나는 목표값과 맞추어지도록 바이어스 신호(BS)를 조절한다.
본 발명의 특정 실시예가 도시되고 설명되었지만, 본 기술분야의 당업자들에 의해 본 발명의 이론과 범위를 벗어나지 않은 다양한 변화 및 변형이 실시될 수 있음은 자명하다.
예를 들면, 바이어스 제어 회로는 휴대용 전화기의 전송부에 사용하는 것으로 한정되는 것이 아니며, 전력보존과 충실도가 중요한 기술 목적이 되는 어떤 종류의 전기회로에도 사용가능하다.
왜곡의 크기는, 예를 들면, 양의 최고값과 음의 최고값 사이의 차와 같은 양의 값과 음의 값 사이의 어떤 산술 연산으로 나타낼 수 있다.
전술된 설명으로 알 수 있는 바와 같이, 바이어스 전류 제어 회로(2)는 양의 최고값(VA)와 음의 최고값(VB) 사이의 비율을 결정하고, 비율 VA/VB을 비율 RA/RB와 맞추는 방식으로 정바이어스 전류를 변화시킨다. 이런 이유로, 비율 RA/RB이 목표 왜곡 레벨 또는 왜곡의 목표크기에 따라서 양의 최고값(VA) 및 음의 값(VB) 사이의 목표비율로 조정되면, 출력 신호(OUT2)의 왜곡은 자동적으로 목표 레벨로 조절된다. 출력 신호(OUT2)가 비교적 큰 왜곡을 포함하고 있더라도, 충실도는 수용가능하고, 고주파 전력 증폭기(3)는 전기 전력 소비를 상당히 감소시킨다.

Claims (10)

  1. 증폭기(3)용 바이어스 전류 제어 회로(2)에 있어서, 상기 증폭기의 제2출력신호(OUT2) 내에 포함된 왜곡의 크기를 나타내는 제1출력신호(OUT4/OUT5)를 발생시키는 왜곡 검출 수단(2a/2b/2c/2d); 및 상기 제1출력 신호에 응답하여, 상기 왜곡의 상기 크기를 목표 크기에 맞추기 위하여 바이어스 전류(BS)를 조절하고 상기 바이어스 전류를 상기 증폭기에 공급하는 바이어스 전류 조절 수단(2t/2u)을 포함하고, 상기 바이어스 전류 조절 수단은 상기 제1출력 신호의 양의 반파 신호와 상기 제1출력 신호의 음의 반파 신호를 포함하는 입력 신호를 수신하는 연산 증폭기(2y)를 더 포함하는 것을 특징으로 하는 바이어스 전류 제어 회로.
  2. 제1항에 있어서, 상기 증폭기는 필드 효과 트랜지스터(3a)를 가지며, 상기 바이어스 전류는 초크 코일(3e)을 통해 상기 필드 효과 트랜지스터의 게이트 전극에 공급되는 것을 특징으로 하는 바이어스 전류 제어 회로.
  3. 제1항에 있어서, 상기 왜곡 검출 수단은, 상기 제2출력 신호의 양의 최고값(VA)을 결정하기 위한 제1검출기(2c)와, 상기 제2출력 신호의 음의 최고값(VB)을 결정하기 위한 제2검출기(2d)를 구비하며, 상기 양의 최고값과 상기 음의 최고값은 상기 왜곡의 상기 크기를 나타내는 것을 특징으로 하는 바이어스 전류 제어 회로.
  4. 제3항에 있어서, 상기 양의 최고값(VA)과 상기 음의 최고값(VB) 사이의 비율은 상기 왜곡의 상기 크기를 나타내는 것을 특징으로 하는 바이어스 전류 제어 회로.
  5. 제3항에 있어서, 상기 왜곡 검출 수단은, 상기 제2출력 신호(OUT2)에 비례하는 제3출력 신호(BR1)를 발생시키기 위해 상기 증폭기에 접속된 지향성 결합기(2a)와, 상기 제1검출기(2c)와 제2검출기(2d)에 상기 제3출력 신호(BR1)를 분배하기 위해 상기 지향성 결합기(2a)와 상기 제1검출기(2c) 및 제2검출기(2d) 사이에 접속된 결합 콘덴서(2i)를 가진 결합기(2b) 더 구비하는 것을 특징으로 하는 바이어스 전류 제어 회로.
  6. 제5항에 있어서, 상기 제1검출기는 상기 결합기(2b)에 접속된 애노드를 갖는 제1검출 다이오드(2k)와, 상기 제1검출 다이오드(2k)의 캐소드에 접속된 제1저항(2m)과, 상기 제1저항(2m)과 일정 전위 소스사이에 접속된 제1평활 콘덴서(2n) 및, 상기 제1평활 콘덴서에 접속된 제1비반전 노드와 출력 노드에 접속된 제1반전 노드를 가진 제1연산 증폭기(2o)를 구비하고, 상기 제2검출기(2d)는 상기 결합기(2b)에 접속된 캐소드를 가진 제2검출 다이오드(2p)와, 상기 제2검출 다이오드의 애노드에 접속된 제2저항(2q)과, 상기 제2저항(2q)과 상기 일정 전위 소스 사이에 접속된 제2평활 콘덴서(2r) 및, 상기 제2평활 콘데서(2r)에 접속된 제2비반전 노드와 출력 노드에 접속된 제2반전 노드를 가진 제2연산 증폭기(2s)를 구비하며, 상기 제1연산 증폭기(2o)의 제4출력 신호(OUT4)와 상기 제2연산 증폭기(2s)의 제5출력 신호(OUT5)는 상기 제1출력 신호로 사용되는 것을 특징으로 하는 바이어스 전류 제어 회로.
  7. 제1항에 있어서, 상기 바이어스 전류 조절 수단은, 상기 왜곡 검출 수단(2a/2b/2c/2d)에 접속되고 상기 제1출력 신호(OUT4/OUT5)로부터 상기 바이어스 전류의 감소 또는 상기 바이어스 전류의 증가를 나타내는 제3출력 신호(IS)를 발생시키는 믹서(2t)와, 상기 믹서(2t)에 접속되고 상기 바이어스 전류를 변화시키기 위해 상기 제3출력 신호(IS)에 응답하는 적분기(2u)를 구비하는 것을 특징으로 하는 바이어스 전류 제어 회로.
  8. 제1항에 있어서, 상기 왜곡 검출 수단은, 상기 양의 최고값을 나타내는 제1전위 레벨을 가진 제3출력 신호(OUT4)를 발생시키기 위해 상기 제2출력 신호(OUT2)의 양의 최고값을 결정하는 제1검출기(2c)와, 상기 음의 최고값을 나타내는 제2전위 레벨을 가진 제4출력 신호(OUT5)를 발생시키기 위해 상기 제2출력 신호의 음의 최고값을 결정하는 제2검출기(2d)를 구비하며, 상기 제3출력 신호와 상기 제4출력 신호는 상기 제1출력 신호로 사용되며, 상기 바이어스 전류 발생 수단은, 상기 제1검출기(2c)에 한쪽 종단이 접속된 제1저항(2v)과 상기 제2검출기(2d)에 한쪽 종단이 접속되고 상기 제1저항(2v)에 다른 한쪽 종단이 접속된 제2저항(2w)을 가지며, 상기 바이어스 전류의 감소 또는 상기 바이어스 전류의 증가를 나타내는 제5출력 신호(IS)를 발생시키기 위해, 상기 목표 크기를 나타내는 소정 비율로 조정되는 각각의 저항값을 갖는 상기 제1저항(2v)과 제2저항(2w)의 다른 한쪽 종단에서 상기 제3출력 신호(OUT4)와 상기 제4출력 신호(OUT5)를 합치는 동작을 하는 믹서(2t)와, 상기 믹서(2t)에 접속되고 상기 바이어스 전류(BS)를 조절하기 위해 상기 제5출력 신호(IS)에 응답하는 적분기(2u)를 구비하는 것을 특징으로 하는 바이어스 전류 제어 회로.
  9. 제8항에 있어서, 상기 적분기(2u)는 상기 믹서(2t)에 접속된 반전 노드와 일정 전위 소스에 접속된 비반전 노드를 가진 연산 증폭기(2y)와, 상기 연산 증폭기의 상기 반전 노드와 출력 노드 사이에 접속된 적분 콘덴서(2z)를 구비하는 것을 특징으로 하는 바이어스 전류 제어 회로.
  10. 제1항에 있어서, 상기 바이어스 전류 제어 회로는 배터리 전력식 무선 통신 장치의 전송부의 일부를 형성하는 것을 특징으로 하는 바이어스 전류 제어 회로.
KR1019960048268A 1995-10-25 1996-10-25 왜곡의 손실없이 증폭기에 공급되는 바이어스 전류를 감소시키기 위한 바이어스 제어기 Expired - Fee Related KR100228564B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP7276076A JP2720851B2 (ja) 1995-10-25 1995-10-25 増幅器のバイアス電流制御回路
JP95-276076 1995-10-25

Publications (2)

Publication Number Publication Date
KR970024519A KR970024519A (ko) 1997-05-30
KR100228564B1 true KR100228564B1 (ko) 1999-11-01

Family

ID=17564473

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960048268A Expired - Fee Related KR100228564B1 (ko) 1995-10-25 1996-10-25 왜곡의 손실없이 증폭기에 공급되는 바이어스 전류를 감소시키기 위한 바이어스 제어기

Country Status (7)

Country Link
US (1) US5798665A (ko)
EP (1) EP0771068B1 (ko)
JP (1) JP2720851B2 (ko)
KR (1) KR100228564B1 (ko)
AU (1) AU705429B2 (ko)
CA (1) CA2188729C (ko)
DE (1) DE69615497T2 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6175279B1 (en) * 1997-12-09 2001-01-16 Qualcomm Incorporated Amplifier with adjustable bias current
US5969545A (en) * 1998-01-23 1999-10-19 Motorola, Inc. Peak detector circuit
JP3665711B2 (ja) 1999-02-25 2005-06-29 富士通株式会社 高周波増幅器および増幅素子
AU4909299A (en) * 1999-07-09 2001-01-30 Nokia Corporation Biasing circuit for vGS drift and thermal compensation of a power device
KR100392208B1 (ko) * 2000-04-28 2003-07-22 인터내셔널 비지네스 머신즈 코포레이션 무선 주파수 전력 증폭기용 바이어싱 회로
US6456163B1 (en) 2001-03-08 2002-09-24 Koninklijke Philips Electronics N.V. High-frequency amplifier circuit having a directly-connected bias circuit
KR20030034638A (ko) * 2001-10-26 2003-05-09 엘지이노텍 주식회사 절전형 전력 증폭 모듈
GB2389275B (en) 2002-05-31 2006-10-25 Hitachi Ltd Apparatus for mobile communication system
JP4172589B2 (ja) 2004-08-31 2008-10-29 シャープ株式会社 消費電力制御装置、高周波通信装置、消費電力制御方法および消費電力制御プログラム
US9793883B2 (en) * 2015-09-28 2017-10-17 Cypress Semiconductor Corporation Valley detection circuit and drive circuit
CN111837334A (zh) * 2018-04-06 2020-10-27 华为技术有限公司 具有非线性组件的分布式放大器
JP7302160B2 (ja) 2018-10-29 2023-07-04 富士通株式会社 増幅回路及びアンテナ装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3641414A (en) * 1970-10-16 1972-02-08 United Control Corp Transducer system with floating input circuit and constant current output electronics
JPS6072017U (ja) * 1983-10-20 1985-05-21 山水電気株式会社 電力増幅器
US4532477A (en) * 1983-12-23 1985-07-30 At&T Bell Laboratories Distortion compensation for a microwave amplifier
FI80815C (fi) * 1988-09-13 1990-07-10 Nokia Mobira Oy Linearisation av en foerstaerkning i en rf-foerstaerkare.
JPH02101808A (ja) * 1988-10-07 1990-04-13 Mitsubishi Electric Corp 高周波増幅回路
FR2651623A1 (fr) * 1989-09-01 1991-03-08 Radiotechnique Compelec Circuit integre presentant une detection d'etat de saturation.
JPH05235646A (ja) * 1992-02-04 1993-09-10 Nec Corp 非線形歪補償回路
JP2598913Y2 (ja) * 1992-07-27 1999-08-23 ミツミ電機株式会社 データスライサ
JP2730474B2 (ja) * 1993-12-29 1998-03-25 日本電気株式会社 Ｆｅｔ増幅器
US5483191A (en) * 1994-09-23 1996-01-09 At&T Corp. Apparatus for biasing a FET with a single voltage supply

Also Published As

Publication number Publication date
CA2188729A1 (en) 1997-04-26
JPH09121125A (ja) 1997-05-06
JP2720851B2 (ja) 1998-03-04
AU705429B2 (en) 1999-05-20
CA2188729C (en) 1999-12-28
DE69615497D1 (de) 2001-10-31
DE69615497T2 (de) 2002-05-29
KR970024519A (ko) 1997-05-30
US5798665A (en) 1998-08-25
EP0771068B1 (en) 2001-09-26
EP0771068A1 (en) 1997-05-02
AU7037496A (en) 1997-05-01

Similar Documents

Publication Publication Date Title
KR100663450B1 (ko) 집적 가능한 전압조정 초고주파 전력 증폭기
US7505742B2 (en) Battery life extending technique for mobile wireless applications using bias level control
US6300826B1 (en) Apparatus and method for efficiently amplifying wideband envelope signals
KR101362018B1 (ko) 증폭기를 위한 출력 전력 보정 모듈을 포함하는 송신기 시스템
KR100228564B1 (ko) 왜곡의 손실없이 증폭기에 공급되는 바이어스 전류를 감소시키기 위한 바이어스 제어기
US7739522B2 (en) Efficient power supply for rapidly changing power requirements
US6690237B2 (en) High frequency power amplifier, and communication apparatus
JP4139329B2 (ja) 増幅器パワー検出回路
US7176753B2 (en) Method and apparatus for outputting constant voltage
JP2005229268A (ja) 高周波電力増幅回路および無線通信システム
CN101656511A (zh) 射频功率放大器温度补偿电路
US11314269B2 (en) Electronic circuit for voltage regulation
US20080272750A1 (en) Device
US12494755B2 (en) Apparatus and method of power management using envelope stacking
US6549068B1 (en) System and method for operating an RF power amplifier
US6600344B1 (en) Predistortion circuit for RF detector
JP3403195B2 (ja) 特にマイクロ波信号増幅用の衛星搭載ｍｅｓｆｅｔ電力増幅器およびその電源ユニット
JP3392061B2 (ja) 検波回路及び利得変動検出回路
JPH0685580A (ja) 電力制御装置
JPH0325071A (ja) 軌道回路用送信器及び軌道回路
EP1349269A1 (en) Rf output power control for mobile phones with a variable dc/dc converter
CN116388563A (zh) 一种改善开关电源输出特性的假负载电路
KR20000039219A (ko) 전압변화에 대한 증폭기의 이득보상용 회로
JPH0541615A (ja) 増幅回路
KR20060111047A (ko) 전력 증폭기의 구동 전압 제어 장치

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

FPAY Annual fee payment

Payment date: 20040809

Year of fee payment: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20050812

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20050812