KR100242539B1 - 비디오 데이타 수신버퍼의 제어장치 - Google Patents

비디오 데이타 수신버퍼의 제어장치 Download PDF

Info

Publication number
KR100242539B1
KR100242539B1 KR1019950067310A KR19950067310A KR100242539B1 KR 100242539 B1 KR100242539 B1 KR 100242539B1 KR 1019950067310 A KR1019950067310 A KR 1019950067310A KR 19950067310 A KR19950067310 A KR 19950067310A KR 100242539 B1 KR100242539 B1 KR 100242539B1
Authority
KR
South Korea
Prior art keywords
frame
video signal
receiving buffer
video
buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019950067310A
Other languages
English (en)
Other versions
KR970057786A (ko
Inventor
김기홍
Original Assignee
서평원
엘지정보통신주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서평원, 엘지정보통신주식회사 filed Critical 서평원
Priority to KR1019950067310A priority Critical patent/KR100242539B1/ko
Publication of KR970057786A publication Critical patent/KR970057786A/ko
Application granted granted Critical
Publication of KR100242539B1 publication Critical patent/KR100242539B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M9/00Parallel/series conversion or vice versa
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/17Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
    • H04N19/172Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a picture, frame or field
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/44Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs
    • H04N21/44008Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs involving operations for analysing video streams, e.g. detecting features or characteristics in the video stream

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Communication Control (AREA)

Abstract

본 발명은 CCITT 권고안 H. 261에서 규정하는 비디오 데이타의 처리장치에서, 통신채널을 통해 인가되는 가변길이를 갖는 비디오 데이타를 실시간 처리하기 위하여 저장하는 수신버퍼의 데이타 보전과 고정지연을 제어하여 안정된 영상의 복원을 제공하도록 한 것이다.
본 발명은 통신채널을 통해 전송되는 프레임 단위의 비디오 신호에 화상시작정보(PSC)가 포함되어 있지 않은 프레임 신호가 검출되면 감가산 레지스터의 카운팅 값을 통해 디코더측에 출력되는 신호를 제어하므로 수신버퍼의 메모리 부족이 발생되지 않으며, 수신버퍼에 2개의 유효한 데이타를 항상 저장한후 인가되는 비디오 신호를 디코더측으로 출력시키므로 비디오 영상의 복원을 신속히 할 수 있어 동영상을 신뢰성있게 제공한다.

Description

비디오 데이타 수신버퍼의 제어장치
제1도는 본 발명에 따른 비디오 데이타 수신버퍼의 제어장치 구성 블럭도.
* 도면의 주요부분에 대한 부호의 설명
10 : 유효 데이타 검출부 20 : 직렬/병렬 변환기
30 : 버퍼 제어부 40 : 병렬/직렬 변환기
50 : 수신 버퍼
본 발명은 CCITT 권고안 H. 261에서 규정하는 비디오 데이타의 처리장치에 관한 것으로, 특히 통신채널을 통해 인가되는 가변길이를 갖는 비디오 데이타를 실시간 처리하기 위하여 저장하는 수신버퍼의 데이타 보전과 고정지연을 제어하여 안정된 영상의 복원을 제공하도록 한 비디오 데이타 수신버퍼의 제어장치에 관한 것이다.
일반적으로 디지탈 비디오 데이타는 많은 데이타량 때문에 통신채널을 통하여 실시간의 처리가 불가능하므로 통신 채널을 통하여 디지탈 비디오 신호를 효율적으로 전송하기 위하여 압축기술을 사용하는데, 소정의 상태로 압축되어 통신채널로 전송되는 비디오 신호는 동 영상을 제공하기 위하여 프레임(Frame)단위로 전송되며, 전송되는 한 프레임의 비디오 신호는 가변 길이를 갖는 코드(Variable Length Codeword)형식으로 구성되고 압축을 위한 DCT(Discrete Cosine Transform) 나 양자화가 각각의 블럭단위(Block Layer) 또는 메크로 블럭단위(Macro Block)로 이루어지기 때문에 프레임 마다 포함되는 데이타는 매우 다양하게 이루어진다.
이때, 비디오 데이타가 저장되는 프레임 단위는 일정한 시간의 기준단위이며 이 한 프레임에 포함되는 비디오 데이타 량은 영상의 형태에 따라 최대 256Kbit/s를 벗어나지 않는 범위에서 다양한 크기의 데이타를 허용한다.
이를 위하여 CCITT. 권고안 H.261에서는 전송되는 비디오 프레임의 헤더(Header)에 시간축 기준 정보(Temporal Referance : TR)를 삽입한후 디코더를 통한 분석으로 전송되는 비디오 프레임의 형태를 파악할수 있도록 하고 있다.
종래에는 통신채널을 통해 전송되는 비디오 프레임의 헤더에 삽입되는 시간축 기준 정보(TR)는 0 부터 31까지 32개의 값을 나타낼수 있는 5비트로 구성되는데, 이는 최종적으로 전송된 영상의 값에 카운터 "1"을 증가시키는 형태로 구성하므로 수신단에서 디코딩된 프레임 헤더의 시간축 기준 정보(TR)가 "1" 다음에 "3"이 검출되면 전송되는 비디오 신호의 한 프레임이 구성되지 않았으므로 영상신호의 디코딩 동작을 일시적으로 중단한다.
이와같이, 프레임의 디코딩 수행 도중에 디코딩 동작을 중단시키려면 이에 대한 제어가 매우 복잡하게 되어 전송되는 데이타에 에러를 발생시키는 문제점이 있으며, 전송되는 비디오 프레임의 헤더에 삽입되는 시간축 기준정보(TR)가 많은 량이 구성되어 있지 않은 경우를 대비하여 다수의 프레임 단위의 비디오 신호를 수신버퍼에 저장하고 있어야 하므로 전송되는 비디오 영상의 복원에 지연시간을 발생시키는 문제점이 있었다.
본 발명은 전술한 문제점을 감안하여 안출한 것으로, 그 목적은 통신채널을 통해 전송되는 디지탈 비디오 신호를 분석하여 화상시작정보(Picture Start Code : PSC)가 포함되어 있는 유효 데이타 2개만을 검출하여 수신버퍼에 저장하며, 화상시작정보(PSC)가 포함되지 않은 데이타가 검출되면 감 가산 레지스터를 통해 카운팅된 화상시작정보(PSC)의 카운터 값을 통해 수신버퍼에 저장된 영상 데이타를 인가되는 프레임 동기신호(FS)에 따라 출력하여 수신버퍼의 데이타 결핍을 방지하고, 항상 2 프레임의 지연시간을 유지하도록 하여 전송되는 영상의 실시간 처리에 신뢰성을 제공하도록 함에 있다.
이와같은 목적을 달성하기 위한 본 발명의 특징은, 통신채널을 통해 전송되는 비디오 신호를 수신하여 디코더 측에 인가하는 비디오 데이타 수신버퍼에 있어서, 인가받은 직렬 상태의 프레임 단위 비디오 신호를 병렬상태의 데이타로 변환하여 수신버퍼 측에 출력하는 직렬/병렬 변환기와; 상기 통신 채널을 통해 전송되어 인가되는 프레임 단위의 비디오 신호에서 프레임의 헤더에 포함되어 있는 화상시작정보(PSC)를 검출함으로써 유효한 프레임의 비디오 신호를 검출하여 상기 직렬/병렬 변환기를 통해 상기 수신버퍼 측에 출력하여 저장케 하되, 상기 수신버퍼에 저장되어 있는 유효한 프레임의 비디오 신호를 카운트하는 유효 데이타 검출부와; 상기 유효 데이타 검출부의 카운트 정보에 의거하여 상기 수신버퍼의 데이타 저장상태를 연속적으로 감시하며, 상기 수신버퍼를 제어하여 프레임 단위의 비디오 신호를 상기 수신버퍼에 저장시키거나 상기 수신버퍼에 저장되어 있는 프레임 단위의 비디오 신호를 출력시키는 버퍼 제어부와; 상기 수신버퍼로 부터 병렬상태로 출력된 프레임 단위의 비디오 신호를 직렬상태로 변환하여 프레임 동기신호(FS)에 따라 디코더 측에 출력하는 병렬/직렬 변환기를 구비하는데 있다.
또한, 상기 유효 데이타 검출부는, 상기 화상시작정보(PSC)가 포함되어 있는 유효한 프레임의 비디오 신호가 검출되어 상기 수신버퍼에 저장되면 카운터값을 증가시키고, 상기 수신버퍼로부터 프레임의 비디오 신호가 인출되어 디코더 측에 출력되면 카운터값을 감소시키는 감가산 레지스터를 구비하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하면 다음과 같다.
제1도는 본 발명에 따른 비디오 데이타 수신버퍼의 제어장치 구성 블럭도로, 도면에서 알 수 있는 바와같이, 유효 데이타 검출부(10), 직렬/병렬 변환기(20), 버퍼 제어부(30), 병렬/직렬 변환기(40) 및 수신 버퍼(50)로 이루어지는데, 유효 데이타 검출부(10)는 통신채널을 통해 인가되는 프레임 단위의 비디오 신호를 분석하여 헤더에 삽입되어 있는 화상시작정보(PSC)를 검출한다. 이때, 유효 데이타 검출부(10)에는 수신버퍼(50)에 화상시작정보(PSC)가 포함되어 있는 한 프레임의 비디오 신호가 저장되면 카운터를 "1"증가시키고, 수신버퍼(50)로부터 한 프레임의 비디오 신호가 리드(Read)되어 디코더측에 출력되면 카운터를 "1" 감산시키는 동작을 진행하는 감 가산 레지스터가 구비된다. 직렬/병렬 변환기(20)는 유효 데이타 검출부(10)로 부터 인가되는 직렬(Serial) 비디오 신호를 병렬(Parallel)로 변환시켜 수신버퍼(50)의 소정 어드레스 영역에 저장한다. 버퍼 제어부(30)는 유효 데이타 검출부(10)에 구비된 감 가산 레지스터의 카운트 정보에 의거하여 수신버퍼(50)의 데이타 저장상태를 연속적으로 감시하고, 수신버퍼(50)를 리드(Read) 및 라이트(Write) 제어하여 프레임 단위의 비디오 신호를 수신버퍼(50)에 저장시키거나 수신버퍼(50)에 저장되어 있는 프레임 단위의 비디오 신호를 출력시킨다. 병렬/직렬 변환기(40)는 버퍼 제어부(30)의 리드(Read)신호에 따라 수신버퍼(50)로부터 병렬상태로 출력된 프레임 단위의 비디오 신호를 직렬상태로 변환하여 외부로 부터 인가되는 프레임 동기신호(FS)에 따라 디코더 측에 출력한다.
전술한 바와같은 기능으로 이루어지는 본 발명의 동작을 설명하면 다음과 같다.
네트워크 클럭신호에 따라 통신채널을 통해 전송되는 압축된 디지탈 비디오 신호가 유효 데이타 검출부(10)측에 인가되는 경우, 유효 데이타 검출부(10)는 인가되는 프레임 단위의 비디오 신호의 헤더에 삽입되어 있는 화상시작정보(PSC)를 검출하면 유효한 비디오 신호 임을 인지하여 해당 비디오 신호를 직렬/병렬 변환기(20)측에 인가한다. 이때, 유효 데이타 검출부(10)가 화상시작정보(PSC)를 포함하는 유효한 프레임의 비디오 신호를 카운트하기 위한 카운트 값을 자체의 감 가산 레지스터에 셋팅함으로써 통신채널을 통해 전송받은 비디오 신호에 화상시작정보(PSC)가 포함되어 있음을 버퍼 제어부(30)측에 알려주면, 버퍼 제어부(30)는 수신버퍼(50)측에 라이트(Write) 신호를 인가하여 어드레스 영역을 지정함으로써 직렬/병렬 변환기(20)에 의해 병렬로 변환된 프레임 단위의 비디오 신호를 수신버퍼(50)에 저장시킨다.
전술한 바와같은 동작을 통하여 통신채널을 통해 전송되는 프레임 단위의 비디오 신호에서 화상시작정보(PSC)가 포함되어 있는 유효한 2개의 프레임을 수신버퍼(50)에 라이트(Write)하여 저장한후, 유효 데이타 검출부(10)가 통신채널을 통해 전송되는 프레임 단위의 비디오 신호에서 화상시작정보(PSC)가 포함되어 있는 세번째 유효 프레임의 비디오 신호를 검출한다. 이때, 세번째 화상시작정보(PSC)가 포함되어 있는 프레임 단위의 비디오 신호를 검출하면, 버퍼 제어부(30)가 수신버퍼(50)에 리드(Read)신호를 인가하여 수신버퍼(50)에 저장되어 있는 비디오 신호를 병렬/직렬 변환기(40)측에 출력시킨다. 병렬/직렬 변환기(40)는 수신버퍼(50)로 부터 인가되는 병렬 상태의 비디오 신호를 직렬로 변환한후 외부로 부터 인가되는 프레임 동기신호(FS)에 따라 디코더측에 출력한다.
이때, 유효 데이타 검출부(10)의 감 가산 레지스터는 수신버퍼(50)로 부터 프레임 단위의 비디오 신호가 출력됨에 따라 프레임 단위의 비디오 신호를 카운트하기 위해 셋팅하였던 카운터값을 리셋(Reset) 시킨다.
일예로, 화상시작정보(PSC)가 헤더에 포함되어 있는 프레임 단위의 제1비디오 신호가 검출된후 화상시작정보(PSC)가 포함된 제2비디오 신호가 검출되면 한 프레임의 데이타가 손실된 상태이므로 수신버퍼(50)에 저장되어 있는 비디오 신호를 디코더측에 출력하면 수신버퍼(50)의 메모리는 결핍상태로 되어 영상신호의 복호동작에 에러가 발생되므로, 통신채널을 통해 전송되는 프레임 단위의 비디오 신호로 부터 화상시작정보(PSC)가 포함되어 있는 유효 데이타 2개를 검출하여 수신 버퍼(50)에 저장할 때 해당 화상시작정보(PSC)를 포함한 유효 프레임의 비디오 신호의 저장 갯수를 카운트하기 위해 감 가산 레지스터에 카운터값을 셋팅하여 카운팅을 실행한다.
이때, 수신버퍼(50)에 두개의 유효한 프레임 단위의 비디오 신호가 저장되어 있으면 외부로 부터 인가되는 프레임 동기신호(FS)에 따라 저장된 프레임 신호를 디코더측에 출력한다.
이상에서 설명한 바와같이, 본 발명은 통신채널을 통해 전송되는 프레임 단위의 비디오 신호에 화상시작정보(PSC)가 포함되어 있지 않은 프레임 신호가 검출되면 감 가산 레지스터의 카운팅 값을 통해 디코더측에 출력되는 신호를 제어하므로 수신버퍼의 메모리 부족이 발생되지 않으며, 수신버퍼에 2개의 유효한 데이타를 항상 저장한후 인가되는 비디오 신호를 디코더측으로 출력시키므로 비디오 영상의 복원을 신속히 할 수 있어 동영상을 신뢰성 있게 제공한다.

Claims (2)

  1. 통신채널을 통해 전송되는 비디오 신호를 수신하여 디코더 측에 인가하는 비디오 데이타 수신버퍼에 있어서, 인가받은 직렬 상태의 프레임 단위 비디오 신호를 병렬상태의 데이타로 변환하여 수신버퍼 측에 출력하는 직렬/병렬 변환기와; 상기 통신 채널을 통해 전송되어 인가되는 프레임 단위의 비디오 신호에서 프레임의 헤더에 포함되어 있는 화상시작정보(PSC)를 검출함으로써 유효한 프레임의 비디오 신호를 검출하여 상기 직렬/병렬 변환기를 통해 상기 수신버퍼 측에 출력하여 저장케 하되, 상기 수신버퍼에 저장되어 있는 유효한 프레임의 비디오 신호를 카운트하는 유효 데이타 검출부와; 상기 유효 데이타 검출부의 카운트 정보에 의거하여 상기 수신버퍼의 데이타 저장상태를 연속적으로 감시하며, 상기 수신버퍼를 제어하여 프레임 단위의 비디오 신호를 상기 수신버퍼에 저장시키거나 상기 수신버퍼에 저장되어 있는 프레임 단위의 비디오 신호를 출력시키는 버퍼 제어부와; 상기 수신버퍼로 부터 병렬상태로 출력된 프레임 단위의 비디오 신호를 직렬상태로 변환하여 프레임 동기신호(FS)에 따라 디코더 측에 출력하는 병렬/직렬 변환기를 구비하는 것을 특징으로 하는 비디오 데이타 수신버퍼의 제어장치.
  2. 제1항에 있어서, 상기 유효 데이타 검출부는, 상기 화상시작정보(PSC)가 포함되어 있는 유효한 프레임의 비디오 신호가 검출되어 상기 수신버퍼에 저장되면 카운터값을 증가시키고, 상기 수신버퍼로부터 프레임의 비디오 신호가 인출되어 디코드 측에 출력되면 카운터값을 감소시키는 감 가산 레지스터를 구비하는 것을 특징으로 하는 비디오 데이타 수신버퍼의 제어장치.
KR1019950067310A 1995-12-29 1995-12-29 비디오 데이타 수신버퍼의 제어장치 Expired - Fee Related KR100242539B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950067310A KR100242539B1 (ko) 1995-12-29 1995-12-29 비디오 데이타 수신버퍼의 제어장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950067310A KR100242539B1 (ko) 1995-12-29 1995-12-29 비디오 데이타 수신버퍼의 제어장치

Publications (2)

Publication Number Publication Date
KR970057786A KR970057786A (ko) 1997-07-31
KR100242539B1 true KR100242539B1 (ko) 2000-02-01

Family

ID=19447641

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950067310A Expired - Fee Related KR100242539B1 (ko) 1995-12-29 1995-12-29 비디오 데이타 수신버퍼의 제어장치

Country Status (1)

Country Link
KR (1) KR100242539B1 (ko)

Also Published As

Publication number Publication date
KR970057786A (ko) 1997-07-31

Similar Documents

Publication Publication Date Title
KR0134299B1 (ko) 가변장디코딩장치의 동기 복원방법 및 장치
US5361097A (en) Priority processing of encoded video signal including insertion of datastream null words during priority analysis intervals
EP0595268B1 (en) Variable transfer rate control coding apparatus and method
US6816550B2 (en) Image signal coding apparatus with bit stream buffer of reduced storage capacity
EP0674438A2 (en) Signal processing device
US5410355A (en) Video signal processor including input codeword buffer for providing stored codewords to codeword priority analysis circuit
KR930022876A (ko) 영상신호의 압축 부호화 및 복호화장치
KR960020010A (ko) 엔코드 시스템 및 방법, 디코드 시스템 및 방법, 엔코드 데이타 기록 장치 및 방법, 엔코드 데이타 전송 장치 및 방법, 그리고 기록 매체
KR0148153B1 (ko) 비트스터핑 제거장치
US6333950B1 (en) Encoding apparatus and method and computer readable recording medium in which encoding program has been recorded
JP3052824B2 (ja) オーディオ再生時刻調整回路
KR960019083A (ko) 화상 데이타 기록 및 재생 장치
KR100242539B1 (ko) 비디오 데이타 수신버퍼의 제어장치
JP2520404B2 (ja) 圧縮復号化装置
JP3679606B2 (ja) 符号化装置及び方法並びに符号化プログラムが記録されたコンピュータ可読記録媒体
JP2002027483A (ja) 画像符号化装置、画像復号化装置および記憶媒体
EP0861000A1 (en) Decoding method and decoding apparatus of coded moving image signal with verification of image display timing
KR100393991B1 (ko) 영상 복호화기 및 그의 버퍼 제어 방법
JPH08280009A (ja) 画像符号化装置および画像復号化装置および光ディスク
KR0139163B1 (ko) 가변장복호화과정에 적용하는 동기맞춤장치
JPS61269480A (ja) 画像信号符号化復号化装置
US6542542B1 (en) I picture search apparatus and method
KR0176345B1 (ko) 영상회의 시스템에서 영상신호와 음성신호의 자동 동기화 장치
JP2000350199A (ja) 映像符号化装置
JPS61269479A (ja) 画像信号符号化復号化装置

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20021111

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20021111

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000