KR100312112B1 - 액티브매트릭스표시장치 - Google Patents

액티브매트릭스표시장치 Download PDF

Info

Publication number
KR100312112B1
KR100312112B1 KR1019960003542A KR19960003542A KR100312112B1 KR 100312112 B1 KR100312112 B1 KR 100312112B1 KR 1019960003542 A KR1019960003542 A KR 1019960003542A KR 19960003542 A KR19960003542 A KR 19960003542A KR 100312112 B1 KR100312112 B1 KR 100312112B1
Authority
KR
South Korea
Prior art keywords
signal lines
gate signal
display device
lines
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR1019960003542A
Other languages
English (en)
Inventor
순페이 야마자끼
준 고야마
야스히코 다케무라
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Application granted granted Critical
Publication of KR100312112B1 publication Critical patent/KR100312112B1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

액티브 매트릭스 표시장치에 있어서, 단일의 화소 전극을 위한 대략 M자형의 반도체 영역과, 그 M자형의 반도체 영역에 교차하는 게이트 선과 커패시턴스 선을 구비한 적어도 5개의 박막 트랜지스터(TFT)들을 포함하는 회로가 스위칭 소자로서 사용된다. 그래서, 게이트 선에 선택 신호를 공급함으로써, 그 TFT들이 작동되어, 화소에 데이터를 기록하는 한편, 적당한 전압이 커패시턴스 선에 인가되면, 그 아래에 채널이 형성되고 그것이 커패시터로 된다. 그리하여, 화소 전극으로부터의 방전량이 이 커패시터에 의해 감소된다.

Description

액티브 매트릭스 표시장치
본 발명은, 예를 들어, 액정표시장치, 플라즈마 표시장치, 또는 EL(전기장 발광) 표시장치에 사용되는 액티브 매트릭스형 표시장치의 표시화면의 화질을 향상시키기 위한 회로 및 소자에 관한 것이다.
제 2A 도는 종래의 액티브 매트릭스 표시장치를 개략적으로 나타낸다. 점선으로 나타내어진 영역(104)이 표시영역이다. 그 영역(104)에는 박막트랜지스터(TFT)(101)들이 매트릭스 형태로 배치되어 있다. TFT(101)의 소스전극에 접속된 배선이 화상(데이터)신호선(106)이고, TFT(101)의 게이트전극에 접속된 배선이 게이트(선택)신호선(105)이다. 다수의 게이트신호선과 화상신호선이 서로 대략 직교하도록 배치되어 있다.
구동소자들에서는, TFT(101)가 데이터의 스위칭을 행하고, 화소 셀(cell)(103)을 구동시킨다. 보조 커패시터(보조용량)(102)가 화소 셀(103)의 용량을 보강하고 화상 데이터를 저장하는데 사용된다. TFT(101)는 화소 셀(103)에 인가되는 전압에 대응하는 화상 데이터를 스위칭하는데 사용된다.
일반적으로, TFT에서는, 게이트에 역바이어스 전압이 인가되면, 소스와 드레인 사이에 전류가 흐르지 않고(OFF 상태), 누설전류(OFF 전류)가 흐르는 현상이 알려져 있다. 이러한 누설전류는 화소 셀의 전압을 변경시킨다.
N채널형 TFT에서는, 게이트를 부(負)로 바이어스시킨 때에는, 반도체 박막의 표면에 생성하는 P형 층과, 소스영역 및 트레인영역의 N형 층과의 사이에 PN 접합이 형성된다. 그러나, 반도체막내에는 많은 수의 트랩이 존재하기 때문에, 이 PN 접합이 불완전하고, 접합 누설전류가 흐르기 쉽다. 게이트전극이 부로 바이어스 됨에 따라 OFF 전류가 증가하는 것은, 반도체막의 표면에 형성되는 P형 층에서의 캐리어 농도가 증가하고 PN 접합에서의 에너지 배리어의 폭이 좁게 되어, 전계의 집중과 접합 누설전류의 증가를 야기하기 때문이다.
이렇게 하여 발생된 OFF 전류는 소스/드레인 전압에 크게 좌우된다. 예를 들어, TFT의 소스와 드레인 사이에 인가되는 전압이 증가함에 따라 OFF 전류가 비약적으로 증가한다는 것이 알려져 있다. 즉, 소스와 드레인 사이에 5 V의 전압이 인가되는 경우와, 그들 사이에 10 V의 전압이 인가되는 경우에, 후자에서의 OFF 전류는 전자에서의 것의 2배가 아니고, 10배이거나 또는 크게는 100배까지 일 수도 있다. 이러한 비선형성(非線型性)은 게이트 전압에 의해서도 좌우된다. 일반적으로 게이트전극의 역바이어스 값이 크면(N채널형의 경우, 마이너스 전압이 크면), 양 경우의 사이에는 현저한 차이가 있다.
이러한 문제를 해결하기 위해, 일본국 특허공고 평5-44195호 및 평5-44196호 공보에 기재된 바와 같이, TFT들을 직렬로 접속하는 방법(멀티게이트 방법)이 제안되었다. 이 방법은, 각각의 TFT의 소스/드레인에 인가되는 전압을 감소시킴으로써 각각의 TFT의 OFF 전류를 감소시키는 것을 의도하고 있다. 제 2B 도에 나타내어진 바와 같이 2개와 TFT가 직렬로 접속된 경우에는, 각각의 TFT의 소스/드레인에 인가되는 전압이 절반으로 된다. 소스/드레인에 인가되는 전압이 절반으로 되면, 상기한 바에 따라, OFF 전류가 1/10 또는 1/100로 감소된다.
그러나, 액정표시장치의 회상 표시에 요구되는 특성들이 더욱 엄격하게 될 때는, 상기한 멀티게이트 방법을 사용하여서도 OFF 전류를 충분히 감소시키는 것이 어렵게 된다. 이것은, 게이트전극의 수(TFT의 수)가 3, 4, 또는 5개로 증가될지라도, 각각의 TFT의 소스/드레인에 인가되는 전압이 1/3, 1/4, 또는 1/5로 약간만 감소되기 때문이다. 또한, 그 때문에, 회로가 복잡하게 되고 점유 면적이 크게 되는 부가적인 문제도 있다.
본 발명의 목적은, 화소전극에 접속된 TFT들의 소스/드레인에 인가되는 전압을 통상의 경우의 1/10 이하, 바람직하게는, 1/100 이하로 감소시킴으로써 OFF 전류를 감소시키는 구성을 가지는 화소 회로를 제공하는데 있다. 이때의 특징은, 상기한 목적을 위한 TFT들이 효율적으로 배치된다는 것이다. 본 발명에서는, 상기한 목적을 달성하기 위해 5개의 TFT가 사용된다. 그러나, TFT의 수가 본 발명에서 한정되는 것은 아니다.
본 발명은, 매트릭스 형태로 배치된 게이트신호선들과 화상신호선들, 그 게이트신호선들과 화상신호선들에 의해 둘러싸인 영역들에 배치된 화소전극들, 및 상기 화소전극들 각각에 인접하여 서로 직렬로 접속된 동일 도전형(導電型)의 n개의 박막트랜지스터(TFT)를 포함하는 구조이고, 첫번째(n = 1) TFT의 소스영역 또는 드레인영역이 상기 화상신호선들중 하나에 접속되고, n번째 TFT의 소스영역 또는 드레인영역이 상기 화소전극들중 하나에 접속되고, n - m개(n 〉m임)의 TFT의 게이트 전극들이 상기 게이트신호선들중 하나에 공통으로 접속되며, m개의 TFT에서의 게이트 전압이, 채널형성영역이 소스영역 및 드레인영역의 것과 동일 도전형으로 되는 전압으로 유지되는 것을 특징으로 한다.
상기한 구성의 일예가 제 2C 도에 나타내어져 있다. 제 2C 도에서, 5개의 TFT(121, 122, 123, 124, 125)가 배치되어 있다. 즉, n = 5이고, m = 2이다. 첫번째 (n = 1) TFT(121)의 소스영역이 화상신호선(129)에 접속되고, n번째(n = 5) TFT의 드레인영역이 화소 셀(127)의 전극들중 하나(화소전극)에 접속되어 있다. n - m개(n 〉m임)의 TFT(121, 122, 123)의 게이트전극들이 공통의 게이트신호선(128)에 접속되고, m개의 TFT(124, 125)의 게이트전극들은 소망의 전압으로 유지된 공통의 용량선(容量線)(130)에 접속되어 있다.
제 2C 도에서, 본 발명의 기본적인 특징은, TFT(121∼125)를 직렬로 접속하고, 이들중 TFT(121, 122, 123)의 게이트들을 게이트신호선(128)에 접속하며, 다른 TFT(124, 125)의 게이트들을 용량선(130)에 접속하는 것이다. 그리하여, 화소의 전압이 유지될 때, 용량선을 적절한 전압으로 유지함으로써, TFT(124, 125)의 채널과 게이트전극 사이에 커패시터들이 형성된다.
그리하여, TFT(122, 123)의 소스와 드레인 사이에 발생되는 전압이 저하하여, 이들 TFT의 OFF 전류를 감소시킬 수 있게 된다. 이 도면에 나타내어진 보조 커패시터(보조용량)(126)는 반드시 필요한 것은 아니고, 오히려, 그것이 데이터 기록시의 부담을 증가시키기 때문에, 화소 셀의 용량과 TFT(124, 125)에서 발생되는 용량 사이의 비율이 최적인 때에는 그 보조 커패시터가 포함되지 않는 것이 바람직한 경우도 있다.
구체적인 동작에 관하여 설명한다. 선택신호가 게이트신호선(128)에 인가된 때, TFT(121, 122, 123) 모두가 "온"(ON)된다. TFT(124, 125) 역시 ON되게 하기 위해서는, 용량선에 신호를 인가하는 것이 필요하다. 그리하여, 화소 셀(127)이 화상신호선(129)상의 신호에 따라 충전됨과 동시에, TFT(124, 125)도 충전된다. 충분한 충전이 행해진 단계(평형 단계)에서는, TFT(122, 123)의 소스와 드레인 사이의 전압이 대략 동일한 상태가 된다.
이 상태에서, 선택신호가 인가되지 않거나 단절되면, TFT(121, 122, 123) 모두가 "오프"(OFF)된다. 이 단계에서는, 다른 TFT(124, 125)는 여전히 ON 상태에 있다. 그후, 다른 화소신호가 화상신호선(129)에 인가되며, TFT(121)가 한정된 OFF 전류를 가지므로, TFT(124)에 저장된 전하가 방전되어, 전압이 저하하게 된다. 그러나, 그 저하속도는 제 2A 도에 나타낸 통상의 액티브 매트릭스 회로의 커패시터(102)에서의 전압 강하 속도와 대략 동일하다.
한편, TFT(122)에서는, 소스와 드레인 사이의 전압이 초기에는 대략 제로이기 때문에, OFF 전류가 극히 적지만, 그후 TFT(124)의 전압이 감소하여, TFT(122)의 소스와 드레인 사이의 전압이 서서히 증가하고, 그에 따라, OFF 전류도 증가한다. 또한, TFT(123)에서도, OFF 전류가 동일한 방식으로 서서히 증가하지만, 그 속도는 TFT(122)의 것보다 한층 더 작다. 상기한 것으로부터, TFT들의 OFF 전류의 증가에 기인한 화소 셀(127)의 전압 강하가 제 2A 도에 나타낸 통상의 액티브 매트릭스 회로에서의 것보다 훨씬 더 느리다.
또한, TFT(121∼125)의 채널에 LDD영역(저농도로 도핑된 드레인영역) 또는 오프셋영역이 형성되면, 이들 영역이 드레인 저항(resistor)과 소스 저항으로 되기 때문에, 드레인 접합에서의 전계 강도를 약화시키고 OFF 전류를 감소시킬 수 있다는 것을 주목하여야 한다.
그러한 회로의 집적도는, 제 1A 도에 나타내어진 바와 같은 대략 M자형의 반도체영역(100)에 게이트신호선(128)과 용량선(130)이 겹쳐 배치되도록 하는 회로배치에 의해 증가될 수 있다. 제 1B 도∼제 1D 도는 이때의 가능한 조합을 나타내고, 이들중 어느 것이 이용되더라도 동일한 효과가 얻어진다.
제 1B 도가 가장 정통적인 형태이다. 반도체영역(100)과 게이트신호선(128) 및 용량선(130)과의 교차점(게이트신호선과의 교차점 3개와, 용량선과의 교차점 2개: 전체 5개의 교차점)들에 TFT(121∼125)들이 형성된다. 반도체영역중 게이트신호선들과 용량선들에 의해 분리된(둘러싸인) 영역(제 1A 도에서 4개의 영역)들과, 반도체영역의 양 단부의 영역들에 N형 또는 P형 불순물이 도입되면, 이들이 TFT의 소스와 드레인으로 된다. 화상신호선과 화소전극은 그들이 반도체영역의 단부들중 어느 하나에 접속되도록 형성되어야 한다.(제 1B 도)
또한, 제 1C 도에서, 지점 a 및 지점 b가 용량선에 의해 덮히지 않게 할 수도 있다. 이것은, TFT(124, 125)가 커패시터로서 기능하기만 하면 충분하기 때문이다.
제 1D 도에서, 반도체영역(100)과 6개의 교차점을 형성하여 TFT(131∼136)를 구성하는 것도 가능하다. 이 경우의 회로도가 제 2D 도에 나타내어져 있고, 제 2C 도의 TFT(122)가 2개의 직렬 TFT로 단순히 치환되어 있다. 그리하여, 제 2C 도에서의 것과 비교하여 OFF 전류를 더욱 감소시키는 것이 가능하다.
[실시예 1]
이 실시예는 회로의 제작공정들을 설명함으로써 본 발명의 이해를 증진시키기 위한 것이다. 제 1A 도∼제 1D 도는 본 실시예의 회로를 위에서 본 도면을 나타내고, 제 3A 도∼제 3F 도는 제작공정을 단면도로 나타낸 것이다. 제 3A 도∼제 3F 도에서, 좌측 부분은 제 1A 도의 일점 쇄선 X-Y로 나타낸 부분의 단면을 나타내고, 우측 부분은 X'-Y'로 나타낸 부분의 단면을 나타낸다. 또한, 그 부분들이 인접하여 있는 것으로 그려져 있으나, 명백히 선X-Y와 선X'-Y'는 동일 직선상에 있는 것이 아님을 주의하여야 한다.
본 실시예에서는, OFF 전류를 더욱 감소시키기 위해, 게이트전극을 양극산화시킴으로써 오프셋 게이트를 구성하는 것을 특징으로 한다. 게이트전극을 양극산화시키는 기술은 일본국 공개특허공고 평5-267667호 공보에 개시되어 있다. 물론, 통상으로 사용되는 것과 같은 구조의 게이트전극도 본 발명에 사용될 수 있다.
먼저, 기판(코닝 7059 기판; 100 mm×100 mm)(151)상에 하지막(下地膜)으로서 산화규소막(152)을 1000∼5000 Å, 예를 들어, 3000 Å의 두께로 성막하였다. 그 산화규소막은 TEOS(테트라에톡시실란)을 플라즈마 CVD법(화학증착법)에 의해 분해 ·퇴적시킴으로써 성막되었다. 이 공정은 스퍼터링법에 의해 행해질 수도 있다.
그 다음, 플라즈마 CVD법 또는 감압 열 CVD법(LPCVD법)에 의해 비정질 규소막을 300∼1500 Å, 예를 들어, 500 Å의 두께로 성막한 다음, 이것을 550∼600℃의 분위기에 8∼24시간 방치하여 결정화시켰다. 이때, 소량의 니켈을 첨가함으로써 결정화를 촉진시킬 수도 있다. 니켈 등을 첨가하여 결정화를 촉진시켜 결정화 온도를 저하시키고 결정화 시간을 단축시키는 기술은 일본국 공개특허공고 평6-244104호 공보에 기재되어 있다.
이 공정은 레이저 조사(照射) 등으로의 광 어닐에 의해서도 행해질 수 있고, 열 어닐과 광 어닐의 조합에 의해 행해질 수도 있다.
그리고, 결정화된 규소막을 에칭하여, 대략 M자 형태로 된 섬형상의 영역(100)을 형성하고, 그 위에 게이트 절연막(153)을 형성하였다. 여기서는, 플라즈마 CVD법에 의해 두께 700∼1500 Å, 예를 들어, 1200 Å의 산화규소막을 게이트 절연막으로서 형성하였다, 이 공정도 스퍼터링법에 의해 행해질 수 있디.(제 1A 도 및 제 3A 도)
그후, 스퍼터링법에 의해 알루미늄막(1 중량%의 Si, 또는 0.1∼0.3 중량%의 Sc을 함유)을 1000 Å∼3 ㎛, 예를 들어, 5000 Å의 두께로 형성한 다음, 이것을 에칭하여 게이트신호선(128)과 용량선(130)을 형성하였다. 이들이 박막트랜지스터들의 게이트전극이 된다.(제 1B 도 및 제 3B 도)
이 단계에서는, 제 8 도에 나타내어진 바와 같이, 기판(176)상의 다른 게이트 신호선들과 용량선들(알루미늄 배선(171)) 모두가 액티브 매트릭스 영역(175)의 주변에 형성된 알루미늄막 영역(172)에 접속된다. 그러나, 이때, 주변회로(게이트 드라이버(173)와 소스 드라이버(174))의 게이트전극들 등의 알루미늄 배선이 알루미늄막 영역(172)으로부터 절연되어 있도록 설계된 경우에는, 주변회로에서는 양극산화가 행해지지 않아, 집적도를 향상시키는 것이 가능하다.(제 8 도)
그리고, 전해용액중에서 게이트전극들에 전류를 통과시켜 양극산화를 행하여, 두께 500∼2500 Å, 예를 들어, 2000 Å의 양극산화물을 형성하였다. 사용된 전해용액은, L-주석산을 에틸렌 글리콜로 5%의 농도로 희석시키고 암모니아를 사용하여 pH를 7.0±0.2로 조정한 것이었다. 그 용액내에 기판을 담근 다음, 정(定)전류원의 +측을 기판상의 게이트전극에 접속하고, -측을 백금전극에 접속하였다. 그 다음, 20 mA의 정전류 상태에서 전압을 인가하고, 그 전압이 150 V에 도달할 때까지 산화를 계속하였다. 150 V의 정전압 상태에서 전류가 0.1 mA 아래로 감소할 때까지 산화를 더 계속하였다. 그리하여, 게이트신호선(128)과 용량선(130)상에 두께 2000 Å의 산화알루미늄막(154, 155)이 얻어졌다.(제 3C 도)
그 다음, 이온 도핑법에 의해, 게이트전극부(게이트전극과 그 주변의 양극산화물)를 마스크로 히여 자기정합적으로 섬형상의 영역(100)에 불순물(여기서는, 인)을 주입하여, N형 불순물영역들을 형성하였다. 도핑 가스로서는 포스핀(PH3)을 사용하였다. 이 경우의 도즈(dose)량은 1×1014~5×1015원자/㎠, 예를 들어, 1×1015원자/㎠이고, 가속 전압은 60∼90 kV, 예를 들어, 80 kV이었다. 그리하여, N형 불순물영역(156, 157, 158, 159)들이 형성되었다.(제 3D 도)
그 다음, KrF 엑시머 레이저광(파장: 248 nm; 펄스폭: 20 ns)을 조사(照射)하여, 도핑된 불순물영역(156∼159)을 활성화시켰다. 그 레이저광의 에너지 밀도의 적절한 값은 200∼400 mJ/㎠, 바람직하게는, 250∼300 mJ/㎠이었다. 이 공정은 열어닐에 의해서도 행해질 수 있다. 특히, 그 활성화는, 촉매원소(니켈)를 첨가하여 보통의 경우에서보다 낮은 온도로 열 어닐을 행하는 것에 의해 행해질 수도 있다(일본국 공개특허공보 평6-267989호).
이렇게 하여 N형 불순물영역들이 형성되지만, 본 실시예에서는 그 불순물영역들이 양극산화물의 두께 만큼 게이트전극들로부터 분리된다. 그리하여, 그 분리된 영역들이 이른바 오프셋 게이트인 것을 볼 수 있고, TFT(121, 123, 124, 125)가 형성된 것을 볼 수 있다. 다른 TFT(122)도 동일한 방식으로 형성된다.
그 다음, 층간절연막(160)으로서 산화규소막을 플라즈마 CVD법에 의해 5000Å의 두께로 성막하였다. 이때, 원료가스로서 TEOS와 산소가 사용되었다. 그 다음, 그 층간절연막(160)과 게이트 절연막(153)을 에칭하여, N형 불순물영역(156)에 콘택트 홀을 형성하고, 그후, 스퍼터링법에 의해 알루미늄막을 형성하고 에칭하여,소스전극/배선(161)을 형성하였다. 이것이 화상신호선(129)의 연장이다.(제 3E 도)
그 다음, 패시베이션(passivation) 막(162)을 형성하였다. 그 패시베이션 막으로서 질화규소막을 NH3/SiH4/H2혼합가스를 사용한 플라즈마 CVD법에 의해 2000∼8000 Å, 예를 들어, 4000 Å의 두께로 성막하였다. 그 다음, 그 패시베이션 막(162), 층간절연막(160), 및 게이트 절연막(153)을 에칭하여, N형 불순물영역(159)에 화소전극을 위한 콘택트 홀을 형성하였다.
그 다음, 인듐 주석 산화물(ITO)막을 스퍼터링법에 의해 성막하고, 이것을 에칭하여 화소전극(163)을 형성하였다. 그 화소전극은 화소 셀(127)의 하나의 전극이다. 이상의 공정에 의해, N채널형 TFT(121∼125)를 가진 액티브 매트릭스 회로소자가 형성되었다. 본 실시예의 스위칭 소자의 회로는 제 2C 도에 나타내어진 것중에 보조 커패시터(126)를 없앤 것과 같다.(제 3F 도)
[실시예 2]
제 4A 도∼제 4F 도는 이 실시예에 있어서의 회로를 형성하는 공정을 나타낸다. 구체적인 공정의 상세한 설명은 공지된 기술(또는 실시예 1의 기술)이 사용되기 때문에, 여기서는 그 설명을 생략한다.
먼저, 실시예 1(또는 제 1A 도)에서와 같은 대략 M자형의 반도체영역(활성층)(201, 202)을 형성하였다. 그후, 게이트 절연막(도시되지 않음)을 형성한 후, 게이트신호선(203, 204, 205)과 용량선(206, 207, 208)을 형성하였다. 게이트신호선들과, 용량선들, 및 활성층의 위치 관계는 실시예 1에서와 동일하였다.(제 4A도)
그 다음, 활성층에 도핑을 행한 후, 층간절연막을 형성하고, 활성층들의 좌측단부에 콘택트 홀(210, 211)을 형성하고, 화상신호선(209)을 형성하였다.(제 4B 도)
그 다음, 게이트신호선들과 화상신호선들에 의해 둘러싸인 영역에 화소전극(212, 213, 214)들을 형성하였다. 그리하여, 액티브 매트릭스 회로를 위한 스위칭 소자들이 형성되었다. 본 실시예에서는, 제 4C 도에 나타내어진 바와 같이, 용량선(207)이 해당 행(行)의 화소전극(214)에 겹치지 않고 1행 더 높은 행의 화소전극(213)에 겹치도록 배치되었다. 그리하여, 용량선(207)과 화소전극(213) 사이에도 제 2C 도의 보조 커패시티(126)에 상응하는 커패시터(215)가 형성되었다. 동일한 것이 다른 행들에도 적용된다.(제 4C 도)
그리하여, 게이트신호선들이 해당 행보다 1행 더 높은(또는 더 낮은) 화소전극들에 겹치는 배치에 의해, 제 6 도에 나타내어진 바와 같은 회로가 구성되지만, 커패시터(215)가 용량선상에 형성되어, 개구율을 실질적으로 감소시키지 않고 용량을 부가하는 것이 가능하고, 이것이 회로의 접적도를 향상시키는데 유효하였다.
커패시터(215)의 용량을 더욱 증가시키기 위해서는, 중첩부분의 층간절연막을 에칭하면 좋다. 그리하여, 전극들 사이의 거리가 감소될 수 있고, 용량이 증대될 수 있다. 그 목적을 위해서는, 실시예 1에서와 같이 용량선의 표면이 양극산화물에 의해 덮히는 것이 바람직하다. 그 경우에는 양극산화물이 유전체가 된다. 단면이 제 5 도에 나타내어져 있다.
이와 같이 커패시터(215)를 얻기 위해 해당 부분의 에칭을 행하는 것이 공정의 수를 증가시키지는 않는다. 즉, 층간절연막을 에칭하여 콘택트 홀(210, 211) 또는 화소전극을 위한 콘택트 홀을 형성할 때, 동시에 용량선에도 구멍이 형성된다. 제 5 도는 후자의 경우의 예를 나타낸다. 적절한 에칭 조건하에서는, 알루미늄 양극산화물 등이 전혀 에칭되지 않기 때문에(예를 들면, 산화규소를 에칭하는 건식 에칭 조건), 콘택트 홀들이 형성될 때까지 에칭이 계속될 수 있다.
제 4D 도∼제 4F 도에 나타내어진 바와 같이, 반도체영역(216) 및 TFT의 일부를 화상신호선(219)과 중첩시키는 것이 개구율을 향상시키는데 유효하다.
제 7A 도 및 제 7B 도에서, 섬형상의 반도체영역(221)의 굴곡을 더 많고 복잡하게 하고(제 7A 도), 이 영역들상에 게이트신호선(222)과 용량선(223)을 겹쳐 배치하는 것(제 7B 도)에 의해 더 많은 수의 트랜지스터를 형성하는 것이 가능하다. 그리하여, OFF 전류를 더욱 감소시킬 수 있다.
본 발명에서, 다수의 TFT의 게이트들을 각 화소의 게이트신호선 및 용량선에 접속함으로써 액정 셀의 전압 강하를 억제하는 것이 가능하다. 본 발명에 있어서는, 특히 제 2C 도의 TFT(122, 123)의 소스와 드레인 사이의 전압이 전체 구동과 정중에 낮게 유지된다. 일반적으로, TFT의 열화(劣化)는 소스와 드레인 사이의 전압에 좌우되므로, 본 발명을 이용함으로써 그러한 열화를 방지할 수 있다.
본 발명은 고해상도의 화상표시를 요하는 응용분야에 효과적이다. 즉, 256계조(階調) 이상의 극히 미묘한 농담을 표현하는 경우에는, 액정 셀의 방전이 1 프레임(frame)중에 1% 이하로 억제되어야 한다. 종래의 방식에서는, 제 2A 도나 제 2B도의 어느 것도 이러한 목적에 적합하지 않다.
또한, 본 발명은, 특히 행수(라인 수)가 많은 매트릭스 표시 등에 적합한, 결정성 규소반도체 TFT를 사용하는 액티브 매트릭스 표시장치에도 적합하다. 일반적으로, 행수가 많은 매트릭스에서는, 1행당 선택시간이 짧기 때문에, 비정질 규소 반도체 TFT는 적합하지 않다. 그러나, 결정성 규소 반도체를 사용하는 TFT는 OFF 전류가 크다고 하는 문제를 가진다.
그리하여, OFF 전류를 감소시킬 수 있는 본 발명이 이 분야에서도 현저한 기여를 할 수 있다. 비정질 규소 반도체를 사용하는 TFT도 유리하다.
상기 실시예들에서는 주로 탑(top) 게이트형 구조의 TFT에 관해서 설명하였으나, 보텀(bottom) 게이트형 또는 다른 구조의 것이 사용되는 경우에도 본 발명의 효과가 변하지 않는다.
본 발명은 최소의 변경으로 최대의 효과를 얻는 것이 가능하다. 특히, 탑 게이트형 TFT에서는, 얇은 반도체영역(활성층)의 형상이 복잡할지라도, 게이트전극 등이 극히 단순한 형상을 가지며, 따라서, 상부층 배선들의 절단(단선)을 방지하는 것이 가능하다. 반대로, 게이트전극이 복잡한 형상을 가지면, 이것이 개구율의 감소를 야기한다. 따라서, 본 발명은 공업상 유익한 발명이다.
제 1A 도∼제 1D 도는 본 발명에 있어서의 반도체영역, 게이트신호선, 및 용량선의 배치를 나타내는 도면.
제 2A 도∼제 2D 도는 종래기술과 본 발명의 액티브 매트릭스 회로의 개요를 나타내는 도면.
제 3A 도∼제 3F 도는 일 실시예에 있어서의 스위칭 소자의 제작공정을 단면도로 나타내는 도면.
제 4A 도∼제 4F 도는 일 실시예에 있어서의 스위칭 소자의 제작공정을 평면도로 나타내는 도면.
제 5 도는 일 실시예에 있어서의 스위칭 소자의 단면도.
제 6 도는 일 실시예에 있어서의 스위칭 소자의 회로도.
제 7A 도 및 제 7B 도는 일 실시예에 있어서의 반도체영역, 게이트신호선, 및 용량선의 배치를 나타내는 도면.
제 8 도는 일 실시예에 있어서의 게이트신호선 및 용량선 등과 주변회로의 배치를 나타내는 도면.
* 도면의 주요부분에 대한 부호의 설명
100: M자형의 반도체영역 101, 111, 112: 박막트랜지스터
102, 113: 보조 커패시터 103, 114: 화소 셀
104: 액티브 매트릭스 영역 105, 115: 게이트신호선
106, 116: 화상신호선 121∼125, 131∼136: 박막트랜지스터
126: 보조 커패시터 127: 화소 셀
128, 203∼205, 222: 게이트신호선 129, 209: 화상신호선
130, 206∼208, 223: 용량선 151: 기판
152: 산화규소막(하지막) 153: 게이트 절연막
154, 155: 산화알루미늄막 156∼159: N형 불순물영역
160: 층간절연막 161: 소스전극/배선
162: 패시베이션 막 163: 화소전극

Claims (10)

  1. 매트릭스 형태로 배치된 화상신호선들 및 게이트신호선들과,
    그 게이트신호선들에 평행한 용량선들과,
    화소전극, 및
    적어도 3개의 박막트랜지스터를 포함하고;
    상기 화소전극과 상기 적어도 3개의 박막트랜지스터가 서로 직렬로 접속되어 있고,
    상기 3개의 박막트랜지스터들중 중앙에 배치되는 상기 3개의 박막트랜지스터들 중 하나가 상기 용량선에 접속되고,
    상기 3개의 박막트랜지스터들중 일단부측에 배치되는 상기 3개의 박막트랜지스터들중 다른 하나가 상기 화상신호들중 하나와 상기 게이트신호선들중 하나에 접속되며,
    상기 3개의 박막트랜지스터들중 다른 단부측에 배치되는 상기 3개의 박막트랜지스터들중 또다른 하나가 상기 화소전극과 상기 게이트신호선들중 상기 하나에 접속되어 있는 것을 특징으로 하는 액티브 매트릭스 표시장치.
  2. 다수의 화상신호선;
    상기 화상신호선들에 대략 수직으로 배치된 다수의 게이트신호선;
    상기 게이트신호선들에 평행하게 그 게이트신호선들 사이에 각각 배치된 다수의 용량선;
    상기 게이트신호선들과 상기 화상신호선들에 의해 둘러싸인 영역들에 제공된 화소전극; 및
    상기 화소전극들 각각에 접속된 스위칭 소자들을 포함하고;
    상기 스위칭 소자들 각각이, 상기 게이트신호선들중 하나와 겹치는 적어도 3개의 부분과, 상기 용량선들중 하나와 겹치는 적어도 2개의 부분을 포함하는 하나의 대략 M자형의 반도체막을 포함하는 것을 특징으로 하는 액티브 매트릭스 표시장치.
  3. 다수의 화상신호선;
    상기 화상신호선들에 대략 수직으로 배치된 다수의 게이트신호선;
    상기 게이트신호선들에 평행하게 그 게이트신호선들 사이에 각각 배치된 다수의 용량선;
    상기 게이트신호선들과 상기 화상신호선들에 의해 둘러싸인 영역들에 제공된 화소전극; 및
    상기 화소전극들 각각에 접속된 스위칭 소자들을 포함하고;
    상기 스위칭 소자들 각각이, 상기 화상신호선들중 하나와 접촉하여 있는 영역과,
    상기 화소전극들과 접촉하여 있는 영역, 및 상기 용량선들과 상기 게이트신호선들에 의해 분할된 적어도 4개의 영역들을 포함하고 그들 영역 모두가 N형 또는P형 도전형을 가지는 하니의 대략 M자형의 반도체막을 포함하는 것을 특징으로 하는 액티브 매트릭스 표시장치.
  4. 다수의 화상신호선;
    상기 화상신호선들에 대략 수직으로 배치된 다수의 게이트신호선;
    상기 게이트신호선들에 평행하게 그 게이트신호선들 사이에 각각 배치된 다수의 용량선;
    상기 게이트신호선들과 상기 화상신호선들에 의해 둘러싸인 영역들에 제공된 화소전극; 및
    상기 화소전극들 각각에 접속된 스위칭 소자들을 포함하고;
    상기 스위칭 소자들 각각이, 상기 게이트신호선들중 하나와 겹치는 적어도 3개의 부분과, 상기 용량선들중 하나와 겹치는 적어도 2개의 부분을 포함하는 하나의 대략 M자형의 반도체막을 포함하고,
    상기 용량선들 각각이 해당 행(行)의 화소와 겹치지 않고, 상기 해당 행에 인접한 행의 화소와 겹쳐 있는 것을 특징으로 하는 액티브 매트릭스 표시장치.
  5. 다수의 화상신호선;
    상기 화상신호선들에 대략 수직으로 배치된 다수의 게이트신호선;
    상기 게이트신호선들에 평행하게 그 게이트신호선들 사이에 각각 배치된 다수의 용량선;
    상기 게이트신호선들과 상기 화상신호선들에 의해 둘러싸인 영역들에 제공된 화소전극; 및
    상기 화소전극들 각각에 접속된 스위칭 소자들을 포함하고;
    상기 스위칭 소자들 각각이, 상기 화상신호선들중 하나와 접촉하여 있는 영역과,
    상기 화소전극들과 접촉하여 있는 영역, 및 상기 용량선들과 상기 게이트신호선들에 의해 분할된 적어도 4개의 영역들을 포함하고 그들 영역 모두가 N형 또는 P형 도전형을 가지는 하니의 대략 M자형의 반도체막을 포함하고,
    상기 용량선들 각각이 해당 행의 화소와 겹치지 않고, 상기 해당 행에 인접한 행의 화소와 겹쳐 있는 것을 특징으로 하는 액티브 매트릭스 표시장치.
  6. 제 1 항에 있어서, 상기 액티브 매트릭스 표시장치가 EL표시장치인 것을 특징으로 하는 액티브 매트릭스 표시장치.
  7. 제 2 항에 있어서, 상기 액티브 매트릭스 표시장치가 EL표시장치인 것을 특징으로 하는 액티브 매트릭스 표시장치.
  8. 제 3 항에 있어서, 상기 액티브 매트릭스 표시장치가 EL표시장치인 것을 특징으로 하는 액티브 매트릭스 표시장치.
  9. 제 4 항에 있어서, 상기 액티브 매트릭스 표시장치가 EL표시장치인 것을 특징으로 하는 액티브 매트릭스 표시장치.
  10. 제 5 항에 있어서, 상기 액티브 매트릭스 표시장치가 EL표시장치인 것을 특징으로 하는 액티브 매트릭스 표시장치.
KR1019960003542A 1995-02-15 1996-02-14 액티브매트릭스표시장치 Expired - Lifetime KR100312112B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP95-50526 1995-02-15
JP5052695 1995-02-15
JP95-155274 1995-05-30
JP15527495 1995-05-30

Related Child Applications (2)

Application Number Title Priority Date Filing Date
KR1020000024853A Division KR100390113B1 (ko) 1995-02-15 2000-05-10 액티브 매트릭스 ｅｌ표시장치
KR1020000024854A Division KR100390114B1 (ko) 1995-02-15 2000-05-10 액티브 매트릭스 ｅｌ표시장치

Publications (1)

Publication Number Publication Date
KR100312112B1 true KR100312112B1 (ko) 2002-12-16

Family

ID=26391007

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1019960003542A Expired - Lifetime KR100312112B1 (ko) 1995-02-15 1996-02-14 액티브매트릭스표시장치
KR1020000024853A Expired - Lifetime KR100390113B1 (ko) 1995-02-15 2000-05-10 액티브 매트릭스 ｅｌ표시장치
KR1020000024854A Expired - Lifetime KR100390114B1 (ko) 1995-02-15 2000-05-10 액티브 매트릭스 ｅｌ표시장치

Family Applications After (2)

Application Number Title Priority Date Filing Date
KR1020000024853A Expired - Lifetime KR100390113B1 (ko) 1995-02-15 2000-05-10 액티브 매트릭스 ｅｌ표시장치
KR1020000024854A Expired - Lifetime KR100390114B1 (ko) 1995-02-15 2000-05-10 액티브 매트릭스 ｅｌ표시장치

Country Status (5)

Country Link
US (1) US5763899A (ko)
KR (3) KR100312112B1 (ko)
CN (1) CN1146057C (ko)
DE (1) DE19605669B4 (ko)
TW (1) TW344901B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100611743B1 (ko) * 2001-12-19 2006-08-10 삼성에스디아이 주식회사 멀티플 게이트 박막 트랜지스터

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW345654B (en) * 1995-02-15 1998-11-21 Handotai Energy Kenkyusho Kk Active matrix display device
JP3688786B2 (ja) * 1995-07-24 2005-08-31 富士通ディスプレイテクノロジーズ株式会社 トランジスタマトリクス装置
US6800875B1 (en) 1995-11-17 2004-10-05 Semiconductor Energy Laboratory Co., Ltd. Active matrix electro-luminescent display device with an organic leveling layer
TW384412B (en) 1995-11-17 2000-03-11 Semiconductor Energy Lab Display device
JPH09146108A (ja) * 1995-11-17 1997-06-06 Semiconductor Energy Lab Co Ltd 液晶表示装置およびその駆動方法
TW309633B (ko) * 1995-12-14 1997-07-01 Handotai Energy Kenkyusho Kk
JP3729955B2 (ja) * 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645378B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6478263B1 (en) 1997-01-17 2002-11-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
JP3645379B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5985740A (en) 1996-01-19 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device including reduction of a catalyst
JP3645380B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置
US5888858A (en) 1996-01-20 1999-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
US6180439B1 (en) 1996-01-26 2001-01-30 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device
US7056381B1 (en) 1996-01-26 2006-06-06 Semiconductor Energy Laboratory Co., Ltd. Fabrication method of semiconductor device
US6465287B1 (en) 1996-01-27 2002-10-15 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device using a metal catalyst and high temperature crystallization
US6100562A (en) 1996-03-17 2000-08-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
KR100244730B1 (ko) * 1996-10-02 2000-02-15 구본준, 론 위라하디락사 액정표시소자 제조방법
TW451284B (en) * 1996-10-15 2001-08-21 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
TW396289B (en) * 1996-10-29 2000-07-01 Nippon Electric Co Liquid crystal display device
US6011275A (en) 1996-12-30 2000-01-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP3795606B2 (ja) * 1996-12-30 2006-07-12 株式会社半導体エネルギー研究所 回路およびそれを用いた液晶表示装置
KR100255592B1 (ko) * 1997-03-19 2000-05-01 구본준 액정 표시 장치 구조 및 그 제조 방법
JP3856901B2 (ja) 1997-04-15 2006-12-13 株式会社半導体エネルギー研究所 表示装置
TW583433B (en) 1998-02-09 2004-04-11 Seiko Epson Corp An electro-optical apparatus and a projection type apparatus
KR100439944B1 (ko) * 1998-12-10 2004-11-03 엘지.필립스 엘시디 주식회사 박막트랜지스터형광감지센서,센서박막트랜지스터와그제조방법
KR100386003B1 (ko) * 1998-12-15 2003-10-17 엘지.필립스 엘시디 주식회사 반사형 액정 표시장치 및 그 제조방법_
US6475836B1 (en) * 1999-03-29 2002-11-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US6512504B1 (en) 1999-04-27 2003-01-28 Semiconductor Energy Laborayory Co., Ltd. Electronic device and electronic apparatus
US6630977B1 (en) * 1999-05-20 2003-10-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with capacitor formed around contact hole
TW483287B (en) * 1999-06-21 2002-04-11 Semiconductor Energy Lab EL display device, driving method thereof, and electronic equipment provided with the EL display device
TW516244B (en) * 1999-09-17 2003-01-01 Semiconductor Energy Lab EL display device and method for manufacturing the same
US6580094B1 (en) 1999-10-29 2003-06-17 Semiconductor Energy Laboratory Co., Ltd. Electro luminescence display device
US6646287B1 (en) * 1999-11-19 2003-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with tapered gate and insulating film
US7071041B2 (en) * 2000-01-20 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP4149168B2 (ja) 2001-11-09 2008-09-10 株式会社半導体エネルギー研究所 発光装置
KR100443831B1 (ko) * 2001-12-20 2004-08-09 엘지.필립스 엘시디 주식회사 액정표시소자의 제조 방법
CN101673508B (zh) 2002-01-18 2013-01-09 株式会社半导体能源研究所 发光器件
WO2004086343A1 (ja) 2003-03-26 2004-10-07 Semiconductor Energy Laboratory Co., Ltd. 素子基板及び発光装置
US7161184B2 (en) * 2003-06-16 2007-01-09 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US7365361B2 (en) * 2003-07-23 2008-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2005223047A (ja) * 2004-02-04 2005-08-18 Casio Comput Co Ltd アクティブマトリクスパネル
TWI284879B (en) * 2004-06-08 2007-08-01 Fujitsu Ltd Liquid crystal display apparatus and driving method thereof
EP1610292B1 (en) * 2004-06-25 2016-06-15 Semiconductor Energy Laboratory Co., Ltd. Display device, driving method thereof and electronic device
KR101180197B1 (ko) * 2007-07-24 2012-09-05 처인레저 주식회사 액정 표시 장치
US7855153B2 (en) * 2008-02-08 2010-12-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5157825B2 (ja) 2008-10-29 2013-03-06 ソニー株式会社 有機ｅｌディスプレイの製造方法
KR20120042064A (ko) * 2010-10-22 2012-05-03 삼성모바일디스플레이주식회사 박막 트랜지스터
CN205789971U (zh) * 2016-05-16 2016-12-07 京东方科技集团股份有限公司 薄膜晶体管阵列基板及应用其的显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US530372A (en) * 1894-12-04 Sliding door
JPH0627484A (ja) * 1991-03-15 1994-02-04 Semiconductor Energy Lab Co Ltd 液晶電気光学装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58171860A (ja) * 1982-04-01 1983-10-08 Seiko Epson Corp 薄膜トランジスタ
JPS58180063A (ja) * 1982-04-15 1983-10-21 Seiko Epson Corp 薄膜トランジスタ
JP2620240B2 (ja) * 1987-06-10 1997-06-11 株式会社日立製作所 液晶表示装置
JPH05267666A (ja) * 1991-08-23 1993-10-15 Semiconductor Energy Lab Co Ltd 半導体装置とその作製方法
JP2990876B2 (ja) * 1991-08-02 1999-12-13 王子製紙株式会社 アルミ箔貼合用塗工紙の製造方法
JP2684881B2 (ja) * 1991-08-02 1997-12-03 王子製紙株式会社 アルミ箔貼合用塗工紙の製造方法
KR970004883B1 (ko) * 1992-04-03 1997-04-08 삼성전자 주식회사 액정표시패널
TW226044B (ko) * 1992-04-15 1994-07-01 Toshiba Co Ltd
JP3021971B2 (ja) * 1992-05-22 2000-03-15 富士ゼロックス株式会社 イメージセンサ
JP3562588B2 (ja) * 1993-02-15 2004-09-08 株式会社半導体エネルギー研究所 半導体装置の製造方法
CA2208762C (en) * 1995-01-19 2003-03-18 Litton Systems (Canada) Limited Flat panel imaging system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US530372A (en) * 1894-12-04 Sliding door
JPH0627484A (ja) * 1991-03-15 1994-02-04 Semiconductor Energy Lab Co Ltd 液晶電気光学装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100611743B1 (ko) * 2001-12-19 2006-08-10 삼성에스디아이 주식회사 멀티플 게이트 박막 트랜지스터

Also Published As

Publication number Publication date
DE19605669A1 (de) 1996-08-22
TW344901B (en) 1998-11-11
DE19605669B4 (de) 2007-06-14
KR100390114B1 (ko) 2003-07-04
CN1146057C (zh) 2004-04-14
KR100390113B1 (ko) 2003-07-04
CN1138181A (zh) 1996-12-18
US5763899A (en) 1998-06-09

Similar Documents

Publication Publication Date Title
KR100312112B1 (ko) 액티브매트릭스표시장치
KR100333157B1 (ko) 액정표시장치
US6414345B1 (en) Semiconductor device including active matrix circuit
KR100277617B1 (ko) 표시장치
US5929464A (en) Active matrix electro-optical device
JP3375814B2 (ja) アクティブマトリクス表示装置
JP3501895B2 (ja) アクティブマトリクス型表示装置
JPH11160736A (ja) アクティブマトリクス装置
JPH08201852A (ja) アクティブマトリクス表示装置
JP3535301B2 (ja) アクティブマトリクス表示装置
KR100466054B1 (ko) 액티브매트릭스표시장치
JP3530749B2 (ja) アクティブマトリクス装置
JP3961403B2 (ja) アクティブマトリクス表示装置
CN100399177C (zh) 液晶显示器件
JP3195584B2 (ja) アクティブマトリクス回路
JP3530750B2 (ja) アクティブマトリクス装置
KR100485481B1 (ko) 액티브 매트릭스 표시장치
JP3917209B2 (ja) アクティブマトリクス表示装置

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19960214

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19971205

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19960214

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20000121

Patent event code: PE09021S01D

A107 Divisional application of patent
PA0107 Divisional application

Comment text: Divisional Application of Patent

Patent event date: 20000510

Patent event code: PA01071R01D

E801 Decision on dismissal of amendment
PE0801 Dismissal of amendment

Patent event code: PE08012E01D

Comment text: Decision on Dismissal of Amendment

Patent event date: 20000921

Patent event code: PE08011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 20000510

J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE AMENDMENT REQUESTED 20001013

Effective date: 20010628

PJ1301 Trial decision

Patent event code: PJ13011S01D

Patent event date: 20010629

Comment text: Trial Decision on Objection to Decision on Refusal

Appeal kind category: Appeal against decision to decline amendment

Request date: 20001013

Decision date: 20010628

Appeal identifier: 2000102000035

PS0901 Examination by remand of revocation
S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
PS0701 Decision of registration after remand of revocation

Patent event date: 20010830

Patent event code: PS07012S01D

Comment text: Decision to Grant Registration

Patent event date: 20010709

Patent event code: PS07011S01I

Comment text: Notice of Trial Decision (Remand of Revocation)

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20011005

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20011006

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20040930

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20050922

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20060918

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20070928

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20080923

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20090925

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20101005

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20110919

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20120919

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20130924

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20130924

Start annual number: 13

End annual number: 13

FPAY Annual fee payment

Payment date: 20140923

Year of fee payment: 14

PR1001 Payment of annual fee

Payment date: 20140923

Start annual number: 14

End annual number: 14

EXPY Expiration of term
PC1801 Expiration of term