KR100354792B1 - 상관 이중 샘플링 회로 및 그를 이용한 증폭형 고체 촬상장치 - Google Patents

상관 이중 샘플링 회로 및 그를 이용한 증폭형 고체 촬상장치 Download PDF

Info

Publication number
KR100354792B1
KR100354792B1 KR1020000016659A KR20000016659A KR100354792B1 KR 100354792 B1 KR100354792 B1 KR 100354792B1 KR 1020000016659 A KR1020000016659 A KR 1020000016659A KR 20000016659 A KR20000016659 A KR 20000016659A KR 100354792 B1 KR100354792 B1 KR 100354792B1
Authority
KR
South Korea
Prior art keywords
signal
clamping
switch
period
sample
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020000016659A
Other languages
English (en)
Other versions
KR20000063085A (ko
Inventor
와타나베타카시
코야마에이지
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20000063085A publication Critical patent/KR20000063085A/ko
Application granted granted Critical
Publication of KR100354792B1 publication Critical patent/KR100354792B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
    • H04N25/677—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction for reducing the column or line fixed pattern noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/767—Horizontal readout lines, multiplexers or registers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

고정패턴 노이즈를 현저히 억제하는 상관 이중 샘플링 회로와 그 회로를 이용하는 증폭형 고체 촬상 장치가 제공된다. 입력 절환 스위치(200)은 제 1 기간에서 수직 신호 라인(145)로 절환되고, 그 수직 신호 라인(145)의 신호는 제 1 기간의 전반부에 제 1 클램핑 회로(201, 202)에 의해 클램프 된다. 그 후, 클램핑 커패시터(201)의 출력측상의 신호는 제 1 기간의 후반부에 제 1 샘플 홀드 회로(203, 204)에 의해 샘플링되어 홀드된다. 다음, 입력 절환 스위치(200)는 제 2 기간에 고정 전위측으로 절환되고 클램핑 전위는 제 2 기간 전반부에 고정된 전위에 대해 제 1 클램핑 회로에 의해 샘플링 되어 홀드된 후, 클램핑 커패시터(201)의 출력측상의 신호가 제 1 샘플 홀드 회로에 의해 샘플링 되어 홀드된다. 또한, 제 1 샘플 홀드 회로에 의해 실행되는 제 2 샘플 홀드 작동 전후에 신호를 샘플링하여 홀드하는 사이의 차가 발생된다.

Description

상관 이중 샘플링 회로 및 그를 이용한 증폭형 고체 촬상 장치{CORRELATED DOUBLE SAMPLING CIRCUIT AND AMLIFICATION TYPE SOLID STATE IMAGING DEVICE EMPLOYING THE SAME}
본 발명은 클램핑 회로와 샘플링 홀드 회로를 가진 상관된 이중 샘플링 회로 및 상관 이중 샘플링 회로를 이용하는 증폭형 고체 촬상 장치에 관한 것이다.
종래에는 증폭형 고체 촬상 장치로서, 각각의 화소 내에 생성된 신호 전하자체를 독출 하는 것이 아니라 화소내에서 신호 전하를 전압 신호(또는 전류 신호)로 변환시키고, 그 신호를 증폭 한후, 주사 회로에 의해 전압 신호(또는 전류신호)를 독출 하는 타입이 제안되었다. 이 증폭형 고체 촬상 장치의 화소부는 광전 변환부와 증폭부가 편평한 모양으로 배열되는 수평 타입과 광전 변환부와 증폭부가 큐빅 스타일로 배열되는 수직 타입으로 분류된다.
상기 설명된 수평 타입의 증폭형 고체 촬상 장치로는 도 14에 나타낸 APS(Active Pixel Sensor) 타입중 하나가 알려져 있다. 도 14를 참조하면, 광전 변환부(101)에서 생성된 신호 전하는 트랜지스터(102)를 통해 트랜지스터(103)의 게이트로, 즉 전압(ΦT) 적용되어 전압 신호로 되는 게이트로 전송된다. 트랜지스터(103)는 화소 선택 스위치(104)를 통해 신호(Vsig)를 독출하도록 임피던스 변환(전류 증폭)을 실행하며 상기 스위치의 게이트에 전압(Φx)이 인가된다. 이 신호(Vsig)독출 직전 또는 직후에, 트랜지스터(103)의 게이트에 축적된 신호 전하는 그의 게이트에 전압(ΦR)이 인가되는 리셋 트랜지스터(105)에 의해 전원 전압(VD)측으로 배출된다. 수직 타입의 증폭형 고체 촬상 장치로는, 도 15에 나타낸 CMD(Charge Modulation Device)타입 중 하나가 알려져 있다. 도 15를 참조하면, 트랜지스터(111)에서, 광전 변환을 통해 생성된 신호 전하들은 게이트에 축적된다. 다음에, 독출 전압(Φx)을 트랜지스터(111)의 게이트에 인가함으로써, 신호 전하로 인한 트랜지스터(111)의 특성 변화가 출력 신호(Vsig)로서 독출된다. 따라서, 트랜지스터(111)는 광전 변환, 증폭 및 화소 선택을 실행한다. 리셋(reset) 동작은 신호 전하를 게이트에 인가된 독출 단계에서보다 훨씬 높은 전압(ΦR)으로 기판 측에 배출함으로써 이루어진다. 따라서, 세가지로 평가된 전압 펄스(ΦX/ΦR)가 구동을 위해 필요하다.
도 14와 도 15에 나타낸 상기 증폭형 고체 촬상 장치의 각 화소부는 도 16에 나타낸 통상의 개략도에 의해 나타낸다. 도 16에서, 참조 부호(131)는 광전 변환, 독출 및 리세팅(resetting) 동작을 실행하기 위한 화소부를 나타낸다. 화소부(131)의 독출은 신호 라인(106)의 전압(Φx)에 의해 제어되고, 리세팅은 신호 라인(107)의 전압(ΦR)에 의해 제어된다. 또한, 화소부(131)는 수직 신호 라인(107)을 통해 증폭된 신호(Vsig)를 출력한다.
도 17은 상기 설명된 화소부를 이용하는 증폭형 고체 촬상 장치(2차원의 화상 센서)의 개략도이다. 도 17을 참조하면, 2차원의 화소 영역(140)은 화소부(131), 제 1 수직 주사 회로(141) 및 제 2 수직 주사 회로(142)로 구성된다. 화소부(131)의 독출 동작은 제 1 수직 주사 회로(141)로부터의 신호(143)에 의해 제어되며, 리세팅 동작은 제 2 수직 주사 회로(142)로부터의 신호(144)에 의해 제어된다. 화소부(131)의 출력 신호는 수직 신호 라인(145)에 출력된 후, 각 수직 신호 라인(145)에 제공된 상관 이중 샘플링 회로에 전송된다. 독출 단계에서 얻어진 광 수신 신호와 리세팅 후의 기준 신호사이의 차가 상관 이중 샘플링 회로로부터 출력된다. 이 점에서 광 수신 신호와 기준 신호는 먼저 오는 것에 따라 두 가지 경우중 하나를 취할 수 있음을 주지하기 바란다. 상기 차이의 출력에 따라, 각 화소부(131)의 고정 패턴 노이즈(이하, FPN이라 함)가 억제됨으로써, 화소부(131)당 임계값의 변동이 소멸된다. 상기 상관 이중 샘플링 회로가 클램핑 회로(클램핑 커패시터(146) 및 클램핑 스위치(147))와 샘플 홀드 회로(샘플 홀드 스위치(148) 및 샘플 홀드 커패시터(149))로 구성된다.
상기 상관 이중 샘플링 회로에서, 수직 신호 라인(145)는 클램핑 커패시터(146)를 통해 샘플 홀드 스위치(148)에 접속되고, 클램핑 스위치(147)을 통해 클램핑 전위(VCP)에 접속된다. 클램핑 전위(VCP)를 위한 클램핑 동작은 화소부(131)의 광 수신 신호의 독출 단계에서 펄스(ΦC1)이 하이 레벨을 가지도록 함으로써 실행된다. 샘플 홀드 동작은 화소부(131)로부터의 기준 신호를 독출하는 단계에서 펄스(ΦS1)가 하이 레벨을 가지도록 함으로써 실행된다. 또한, 샘플 홀드 스위치(148)로부터의 신호는 샘플 홀드 커패시터(149)에 보유되고, 증폭 회로(155)에 의해 증폭된다. 증폭 회로(155)에 의해 증폭된 신호는 수평 주사 회로(160)에서의 신호(161)에 의해 제어되는 수평 선택 스위치(156)를 통해 수평 신호 라인(164)에 전송되며, 수평 신호 라인(164)은 증폭 회로(169)를 통해 신호(OS)를 출력한다.
상기에 설명한 바와 같이, 도 17에 나타낸 증폭형 고체 촬상 장치(2차원의 화상 센서)에 따르면, 각 수직 신호 라인(145)에 제공된 상관 이중 샘플링 회로는 화소부(131)당 임계값의 변동에 의해 FPN을 억제한다. 그러나, 각 수직 신호 라인(145)에 제공된 증폭 회로(155)는 오프셋(offset) 레벨과 게인(gain)의 변동을 수반한다. 그 변동들은, 수평 방향으로 랜덤하고, 화상의 수직방향으로는 공통적이며, 비디오 화상의 관점에서 상당한 수직-줄-무늬형 FPN을 유발하여, 화질을 현저히 손상시킨다. 더구나, 수평 선택 스위치(156)도 도통시에 변동을 수반하여, 수직 줄 무늬형 FPN의 요인이 된다.
상기한 수직 줄무늬형 FPN을 해결하기 위한 방법으로, 도 18에 나타낸 증폭형 고체 촬상 장치가 제안되어 있다(일본국 특허 공개 공보 제 98-173997호). 이 증폭형 고체 촬상 장치에서, 2차원 화소 영역은 도 17에 나타낸 화소 영역(14)과 같은 구성을 가지므로, 이 영역에는 어떤 예시 또는 설명이 부여되지 않는다. 각 수직 신호 라인(145)에 제공되는 상관 이중 샘플링 회로는 도 17에서 나타낸 것과 같은 구성을 가진다. 도 17에 나타낸 증폭형 고체 촬상 장치와의 차이점은, 각 수직 신호 라인에 제공된 증폭 회로(155)가 두 개의 입력물들을 가지며, 하나는 상관 이중 샘플링 회로로부터의 신호(153)이고, 다른 하나는 기준 전압 신호(Vref)라는 것이다. 또한, 제 2 CDS(Correlated double sampling)회로(168)가 수평 신호 라인(164)의 단자에 제공된다.
상기 설명된 구조를 가지는 증폭형 고체 촬상 장치(2차원 화상 센서)에서, 증폭 회로들(155)로부터의 신호들은 계속해서 펄스(ΦH(j)) 또는 수평 주사 회로(160)에서의 그와 유사한 것으로서 구동되는 스위치들(156)로써 수평 신호 라인(164)에 독출된다. 증폭 회로(155)의 입력은 대략 각 독출 기간에 신호(153)에서 기준 신호(154)로 절환된다. 따라서, 수평 신호 라인(164)상에서, 수직 신호라인(145)의 신호와 기준 신호들이 계속해서 쌍으로 얻어진다. 증폭 회로(155)와 수평 선택 스위치(156)의 특성 변화는 일반적으로 이들 신호의 쌍들 각각에 존재한다. 따라서, 수직 신호 라인(145)과 기준 신호의 차가 제 2 CDS 회로(168)에 의해 취해지면, 증폭 회로(155)와 수평 선택 스위치(156) 사이의 특성의 차가 제거됨으로써, 순(net)신호 성분이 얻어진다. 이 구성에 의해, 수직 줄 무늬형 FPN이 방지된다.
그러나, 도 18에 나타낸 증폭형 고체 촬상 장치(2차원의 화상 센서)의 경우, 다음과 같은 문제점들이 있다. 즉, 각 수직 신호 선(145)에 제공된 클램핑 스위치(147)가 그의 약간의 특성 변화를 갖는 것이다. 따라서, 클램핑 동작 단계에서 피드스루 레벨은 모든 수직 신호 라인(145)에서 변화된다. 또한, 각 수직 신호 라인(145)에 제공된 샘플 홀드 스위치(148) 역시 약간의 특성 변화를 가진다. 따라서, 샘플 홀드 동작 단계에서의 피드스루 레벨도 모든 신호 라인(145)에서 변하게 된다. 상기 피드레벨에서의 변동은 수직 줄 무늬형 FPN을 유발하는 요인이 된다.
상기의 관점에서, 상기 수직 줄 무늬형 FPN을 해결하기위한 다른 방법으로, 도 19에 나타낸 증폭형 고체 촬상 장치(2차원 화상 센서)가 제안된다(일본국 특허 공개 공보 제 98-145681호). 도 19에 나타낸 바와 같이, 한쌍의 커패시터(191,192)는 스위치(190)를 통해 각 수직 신호 라인(145)에 접속되고, 각 커패시터(191,192)의 타단(출력 단자)은 스위치(193,194)를 통해 기준 전압(Vref)에 접속된다. 커패시터(191)의 출력 단자는 분리되어 증폭 회로(155)에 입력된다. 증폭 회로(155)로부터의 신호는 수평 주사 회로(160)에서의 펄스(ΦH(j), ΦA2(j)) 등에 의해 제어되고, 수평 신호 라인(164)으로 연속으로 출력된다. 이어서, 제 2 CDS 회로(168)에 의해 단지 순신호 성분만이 얻어진다.
도 20a∼20e는 도 19에 나타낸 증폭형 고체 촬상 장치의 동작을 설명하기 위한 타이밍 챠트를 나타낸 것이다. 이하의 설명은 광 수신 신호가 먼저 오고, 리세팅 신호가 나중에 온다는 조건에 근거한 것이다. 수평 블랭킹 기간 내의 시간(t1)에서 스위치(193)을 온 하고, 스위치(190)을 온 시킴으로써(도 20a와 20b에 나타냄), 부분(V2)전위는 화소 소자(도 20d에 나타냄)의 광 수신 신호(Vf)가 되고, 부분(V3)영역의 전위는(Vref)(도 20e에 나타냄)가 된다. 계속해서, 순차적으로 스위치(190),(193)을 오프 시킴으로써, (V2)전위는 Vf- △V1- △V2로 되고, (V3) 전위는 Vref- △V2(도 20d와 20e에 나타냄)로 된다. 이는 △V1가 (V2)에서 스위치(190)의 피드스루 레벨이고, △V2가 (V3)에서 스위치(193)의 피드스푸 레벨이라는 것을 의미한다. 상기 동작을 통해 커패시터(191)는 다음 전압을 보유한다:
(Vf- △V1- △V2) - (Vref- △V2) = Vf- Vref- △V1.
계속해서, 수평 블랭킹 기간(도 20a와 20c에 나타냄) 내의 시간(t2)에서 스위치(194)를 온 시키고 스위치(190)을 온 시킴으로써, (V2)영역에서 전위는 화소의 리셋 신호(Vd)가 된 후, 스위치(190)가 오프되면 Vd- △V1으로 된다. 이 경우에, (V3)영역에서의 전위는 직류에서 플로팅 상태이고, 따라서, (V3)영역에서의 전위는 커패시터(191)에 유지되는 전압차에 의해 (V2)전압으로부터 시프트되어, 다음 전압으로 된다:
(Vd- △V1) - (Vf- Vref- △V1) = Vref+ (Vd- Vf)
즉, 스위치(190)의 피드스루 레벨(△V1)이 소멸되고, 결과적으로 실제 유효한 순신호 Vd- Vf, 또는 화소 소자의 광 수신 신호(Vf)와 리세팅 신호(Vd) 사이의 차가 기준 전압 신호(Vref)가 추가된 값으로서 얻어진다.
그러나, 도 19에 나타낸 증폭형 고체 촬상 장치는 이하의 문제를 가진다. 즉, 화소 신호가 증폭 회로(155)의 입력 및 그 입력에서 계속된 영역에 보유되고 하나의 수평 라인의 화소 신호가 독출된다. 이 보유 기간은 수평 주사 회로(160)가 주사하는 기간을 통해 분포되며, 그 기간은, 초기 화소에서 짧고 마지막 화소에서 길게 된다. 따라서, 누설 전류가 증폭 회로(155)의 입력 영역에 존재한다면, 보유 전압(△Vdrop)만큼 낮아지고, 이 값은 초기 화소에서 작고, 최종 화소에서 큰 값이 된다. 측, 출력 신호에서, 화면의 왼쪽에서 오른쪽으로 분포된 명암 등의 불균일성이 발생된다. 또한, 이것이 화질을 크게 열화시키는 FPM의 부류로 된다. 한 쌍의 커패시터(191)및 커패시터(192)사이의 차 및, 한쌍의 스위치(193, 194)사이의 차가 다소 존재하며 이는 그들이 서로 완전하게 일치하지 않게됨을 의미한다. 따라서, 실제 동작에서, 약간의 변동이 모든 수직 신호 라인(145)에서 발생되며, 이는 FPN이 완벽하게 제거되지 않았음을 의미한다.
따라서, 본 발명의 목적은 수직 화소 선택을 수반하는 FPN을 현저히 감소시키고, 명암 등의 불균일성을 감소시켜서 간단한 구성으로써 FPN이 없는 고품위 화상을 얻을 수 있는 증폭형 고체 촬상 장치를 제공하는 상관 이중 샘플링 회로 및 그 회로를 이용한 증폭형 고체 촬상 장치를 제공하는 것이다.
상기 목적을 달성하기 위해, 본 발명에서는 신호라인에 접속된 하나의 입력 단자 및 고정 전위를 수신하는 다른 입력 단자를 가지며 신호 라인 또는 고정 전위중 하나의 신호를 선택하여 출력하는 입력 절환 스위치;
입력 절환 스위치의 출력 단자에 접속된 입력측의 하나의 단자를 가진 클램핑 커패시터 및 상기 클램핑 커패시터 출력측상의 다른 단자에 접속된 하나의 단자와 클램핑 전위가 인가되는 다른 단자를 가진 클램핑 스위치를 포함하는 제 1 클램핑 수단;
상기 클램핑 커패시터의 출력측의 단자에 접속된 하나의 단자를 가지는 샘플 홀드 스위치 및 상기 샘플 홀드 스위치의 다른 단자에 접속된 하나의 단자를 가지는 샘플 홀드 커패시터를 포함하는 제 1 샘플 홀드 수단; 및
입력 절환 스위치를 제 1 기간에서 신호 라인 측으로 절환하고, 제 1 클램핑 수단에 의해 제 1 기간의 전반부에서 신호 라인의 신호를 클램프 한 후, 제 1 샘플 홀드 수단에 의해 제 1 기간의 후반부에서 클램핑 커패시터의 출력측상의 신호를 샘플링하여 홀드하고, 입력 절환 스위치를 제 1 기간에 이어 계속되는 제 2기간에서 고정 전위측으로 절환하고, 제 2 기간의 전반부에서 고정된 전위에 대해 제 1 클램핑 수단으로써 클램핑 커패시터의 출력측상의 클램핑 전위를 샘플링하고 홀드한 후, 제 1 샘플 홀드 수단에 의해 클램핑 커패시터의 출력측상의 신호를 샘플링하고 홀드하도록 입력 절환 스위치, 클램핑 스위치, 및 샘플 홀드 스위치를 제어하는 제어수단을 포함하는 상관 이중 샘플링 회로를 제공한다.
상기 상관 이중 샘플링 회로에 따르면, 순신호는 입력 절환 스위치가 신호 라인 측으로 절환되는 제 1 기간에서 제 1 클램핑 수단에 및 제 1 샘플 홀드 수단에 의한 제 1 상관 이중 샘플링 동작(이하 CDS 동작이라 함)을 통해 샘플 홀드 커패시터에서 전반부 신호와 후반부 신호의 차에 의해 얻어진다. 다음, 제 1 CDS 동작에서와 동일한 피드스루 레벨을 포함하는 기준 신호는 입력 절환 스위치가 고정 전위측으로 절환되는 제 2 기간에서 제 1 클램핑 수단과 제 1 샘플 홀드 수단에 의한 제 2 CDS 동작을 통해 샘플 홀드 커패시터에 의해 얻어진다. 따라서, 샘플 홀드 동작 전후의 샘플 홀드 커패시터내에 보유된 신호들 사이의 차를 계속해서 취함으로써, CDS 동작을 통해 생성된 모든 피드트루 레벨이 제거된 순신호 성분만이 얻어진다. 따라서, 이 상관 이중 샘플링 회로에 증폭형 고체 촬상 장치를 적용시킴으로써, 수직 화소 선택을 수반하는 FPN이 간단한 구성으로 현저히 감소될 수 있고 명암 등의 불균일성이 제거될 수 있으므로, FPN이 없는 고품위 화상을 얻을 수 있다.
일 실시예에서, 클램핑 커패시터의 커패시턴스는 샘플 홀드 커패시터의 커패시턴스보다 10배 이상 크다.
상기 상관 이중 샘플링 회로에 따르면, 클램핑 커패시터의 커패시턴스는 샘플링 홀드 커패시터의 커패시턴스보다 10배 이상 크게 된다. 이 구성에 의해, 클램핑 커패시터를 통해 얻어진 신호가 샘플 홀드 커패시터에 축적되는 경우에 게인이 증가될 수 있다.
일 실시예에서, 상기 클램핑 스위치와 샘플 홀드 스위치는 각각 MOS 트랜지스터로 구성되고,
클램핑 커패시터의 커패시턴스에 대한 클램핑 커패시터에 각각 접속된 클램핑 스위치의 접합부 및 샘플 홀드 스위치의 접합부의 영역의 합의 비가 샘플 홀드 커패시터의 커패시턴스에 대한 샘플 홀드 커패시터에 접속된 샘플 홀드 스위치의 접합부의 영역비와 일치한다.
상기 상관 이중 샘플링 회로에 따르면, 클램핑 커패시터의 커패시턴스에 대한 클램핑 커패시터에 각각 접속된 클램핑 스위치의 접합부와 샘플 홀드 스위치의 접합부의 영역의 합의 비를 샘플 홀드 커패시터의 커패시턴스에 대한 샘플 홀드 커패시터에 접속된 샘플 홀드 스위치의 접합부의 영역의 비와 동일하게 되도록 한다. 구성에 의해, MOS 트랜지스터의 누설 전류에 의한 전위의 감소가 클램핑 커패시터와 샘플 홀드 커패시터 사이의 신호 라인 및 샘플 홀드 커패시터의 출력측상의 신호 라인에서 동일하게 발생된다. 따라서, MOS 트랜지스터의 누설 전류로 인한 전위의 감소는 상기 CDS 동작을 통해 확실하게 제거될 수 있다.
본 발명의 일 양태에서는, 광전 변환 수단, 광전 변환 수단에 의해 형성된 광 수신 신호와 광 수신 신호의 기준으로서 작용하는 기준 신호를 증폭하여 출력하는 증폭형 화소 소자, 상기 화소 소자의 출력이 접속되는 수직 신호 라인, 수직 신호 라인의 신호를 증폭는 증폭 수단, 및 상기 증폭 수단의 출력이 접속되는 수평 신호 라인을 가지며 상기 화소 소자의 신호를 수직 신호라인, 증폭 수단 및 수평 선택 스위치를 통해 수평 신호 라인으로 전송하는 증폭형 고체 촬상 장치를 제공한다.
상기 실시예에 따르면 화소 소자의 광 수신 신호와 기준 신호 사이의 차를 제 1 기간에서 상관 이중 샘플링 회로의 제 1 클램핑 수단과 제 1 샘플 홀드 수단에 의한 제 1 CDS 동작을 통해 각 수직 신호 라인의 증폭 수단의 입력측에서 얻는다. 그 후, 제 1 CDS 동작에서와 같은 피드스루 레벨을 포함하는 기준 신호를 제 2 기간에서 제 1 클램핑 수단과 제 1 샘플 홀드 수단에 의한 제 2 CDS 동작을 통해 증폭 수단의 입력측에서 얻는다. 따라서, 상기 차 신호와 CDS 동작을 통한 수평 신호 라인의 단자에서의 기준 신호 사이의 차를 계속해서 취함으로써, 모든 피드스루 레벨이 소멸된 상태의 순신호 성분만이 얻어진다. 따라서, 수평 화소 선택을 수반하는 FPN을 간단한 구성으로 현저히 감소시킬 있고, 명암 등의 불균일성도 감소시킬 수 있으므로, FPN이 없는 고품위 화상을 얻을 수 있는 증폭형 고체 촬상 장치를 실현할 수 있다.
일 실시예에서, 상기 입력 절환 스위치가 제 1 기간에서 수직 신호라인으로 절환되고; 화소 소자의 광 수신 신호 또는 기준 신호 중 하나를 제 1 클램핑 수단에 의해 제 1 기간의 전반부에서 클램프한 후, 화소 소자로부터의 광 수신 신호 및 클램핑 전위로부터의 변화량에 의한 기준 신호 사이의 차를 나타내는 신호는, 화소 소자의 광 수신 신호 및 제 1 기간의 후반부에서의 기준 신호중 다른 하나를 제 1샘플 홀드 수단에 의해 클램핑 커패시터를 통해 샘플링하여 홀딩함으로써 샘플 홀드 커패시터에 보유되고,
입력 절환 스위치는 제 2 기간에 고정 전위측으로 절환되고, 클램핑 전위는 제 2 기간의 전반부에서 고정된 전위에 대해 제 1 클램핑 수단에 의해 클램핑 커패시터의 출력측상에서 샘플링되어 홀드된 후, 화소 소자로부터의 광 수신 신호 및 클램핑 전위로부터의 변화량에 의한 기준 신호 사이의 차를 나타내는 제 1 출력 신호가 수평 선택 스위치가 도통되는 기간의 전반부에서 증폭 수단을 통해 수평 신호 라인에 출력되고 상기 증폭 수단의 출력 신호가 수평 신호라인으로 독출된 후, 클램핑 커패시터의 출력측상의 신호가 제 1 샘플 홀드 수단에 의해 샘플링되어 홀드되고 클램핑 전위로 되는 제 2 출력 신호는 샘플링 및 홀딩후에 수평 선택 신호가 도통되는 기간의 후반부에 증폭 수단을 통해 수평 신호 라인에 출력된다.
상기 증폭형 고체 촬상장치에 따르면 입력 절환 스위치는 제 1 기간에 신호 라인 측으로 절환되고, 화소 소자의 광 수신 신호나 기준 신호중 하나가 제 1 기간의 전반부에 제 1 클램핑 수단에 의해 클램프된다. 다음, 화소 소자의 광 수신 신호 및 제 1 기간의 후반부의 기준 신호중 다른 하나는 클램핑 커패시터를 통해 제 1 샘플 홀드 수단에 의해 샘플링 되어 홀드되고, 화소 소자로부터의 광 수신 신호와 클램핑 전위에서의 변화량에 의한 기준 신호 사이의 차를 나타내는 신호는 샘플 홀드 커패시터에 보유된다. 그 후, 입력 절환 스위치는 제 2 기간에 고정 전위측으로 절환되고, 클램핑 전위는 제 2 기간의 초기 단계에서 고정 전위에 대해 제 1 클램핑 수단에 의해 클램핑 커패시터의 출력측상에서 샘플링되어 홀드된다. 다음, 화소 소자로부터의 광 수신 신호와 클램핑 전위로에서의 변화량에 의한 기준 신호 사이의 차를 나타내는 제 1 출력 신호는 수평 선택 스위치가 증폭 수단의 출력 신호를 독출하기 위해 수평 신호 라인으로 도통되는 기간의 전반부에 증폭 수단을 통해 수평 신호 라인으로 출력된다. 그 후, 클램핑 커패시터의 출력측상의 신호는 제 1 샘플 홀드 수단에 의해 샘플링 되어 홀드되고, 클램핑 전위를 나타내는 제 2 번째 출력 신호는 수평 선택 스위치가 샘플 홀드 동작후에 도통되는 기간의 후반부에 수평 신호 라인으로 출력된다. 상기 제 1 및 제 2 출력 신호 사이의 차를 취함으로써, 광 수신 신호와 기준 신호의 차를 얻을 수 있다.
일 실시예는 수평 신호 라인에서의 한쌍의 제 1 출력 신호 및 제 2 출력 신호에서 제 1 출력 신호를 클램핑 하여 제 2 출력 신호를 출력 하는 기간에서 제 1 출력 신호와 제 2 출력 신호 사이의 차신호를 출력하는 제 2 클램핑 수단;
제 2 클램핑 수단으로부터 차신호를 샘플링하고 홀딩하여, 샘플링 및 홀드된 차신호를 출력하는 제 2 샘플 홀드 수단을 포함한다.
상기 증폭형 고체 촬상 장치에 따르면, 한쌍의 제 1 출력 신호와 수평 신호 라인에서 독출될 제 2 출력 신호의 차 신호, 즉, 화소 소자로부터의 광 수신 신호와 기준 신호의 차이를 제 2 클램핑 수단과 제 2 샘플 홀드 수단에 의해 얻을 수 있다. 따라서, 모든 변동 성분이 제거됨으로서 FPN이 없는 화상을 나타내는 신호를 얻을 수 있다.
일 실시예는 한쌍의 제 1 출력 신호 및 제2 출력 신호에서 제 1 출력 신호를 샘플링하여 홀딩하는 제 3 샘플 홀드 수단; 수평 신호 라인으로부터의 한쌍의 제 1출력 신호 및 제 2 출력 신호에서 제 2 출력 신호를 샘플링하여 홀딩하는 제 4 샘플 홀드 수단; 및
제 3 샘플 홀드 수단에 의해 보유된 제 1 출력 신호와 제 4 샘플 홀드 수단에 의해 보유된 제 2 출력 신호 사이의 차신호를 구하여 그 차 신호를 출력하는 계산 수단을 포함한다.
상기 증폭형 고체 촬상 장치에 따르면, 한쌍의 제 1 출력 신호 및 수평 신호 라인상에서 독출될 제 2 출력 신호의 차 신호, 즉, 화소 소자로부터의 광 수신 신호와 기준 신호의 차이를 계산 수단에 의해 제 3 및 제 4 샘플 홀드 수단의 출력 차를 취하는 구조에 의해 얻을 수 있다. 그러므로, 모든 변동 성분이 제거됨으로서 FPN이 제거된 화상을 나타내는 신호를 얻을 수 있다.
일 실시예에서, 상기 제어 수단은 제 1 기간의 후반부에서 온되는 제 1 제어 신호 및 수평 선택 스위치가 제 2 기간에서 도통되는 기간에서 온되는 제 2 제어 신호를 출력하여,
제 1 제어 신호를 수신하는 하나의 입력 단자, 제 2 제어 신호를 수신하는 다른 입력 단자 및 제 1 샘플 홀드 수단의 샘플 홀드 스위치의 제어 입력 단자에 접속되는 출력 단자를 가진 샘플 홀드 절환 스위치를 포함한다.
상기 증폭형 고체 촬상 장치에 따르면, 샘플 홀드 절환 스위치는 제 1 기간의 후반부에 제 1 제어 신호측으로 절환되고, 상기 샘플 홀드 절환 스위치는 제 2 기간에 수평 선택 스위치가 도통되는 기간에 제 2 제어 신호측으로 절환된다. 이 구성은 수평 선택 스위치가 간단한 구성으로 순차적으로 도통되는 수직 신호 라인각각에 대해 제 1 샘플 홀드 수단의 샘플 홀드 스위치가 제어되도록 한다.
일 실시예에서 모든 수평 선택 스위치들은 제 1 샘플 홀드 수단이 제 1 기간에서 샘플링 및 홀딩을 실행하는 기간에 도통되고,
제 1 샘플 홀드 수단에 접속된 상기 수평 선택 스위치는 제 1 샘플 홀드 수단이 제 2 기간내에서 클램핑 커패시터의 출력측상의 신호를 샘플링하여 홀드하는 기간에 도통된다.
상기 상관 이중 샘플링 회로에 따르면, 수평 선택 스위치는 제 1 샘플 홀드 수단이 제 1 및 제 2 기간에서 샘플링 및 홀딩을 실행하는 기간에 도통되며, 증폭 수단의 출력은 수평 선택 스위치를 통해 수평 신호 라인에 접속된다. 이 구성에 의해, 제 1 샘플 홀드 수단의 부하측 상태는 제 1 및 제 2 기간에서 제 1 샘플 홀드 수단의 동작중에 일치되며, 이는 동일한 동작 조건이 두 번의 동작 각각에 제공된다는 것을 의미한다. 따라서, FPN과 명암 등의 불균일성이 더 확실하게 제거된다.
일 실시예에서, 부하 접속 스위치를 통해 수평 신호 라인에 접속된 일정 전류 부하가 공급되고
적어도 모든 수평 선택 스위치들이 도통되는 기간에는 부하 접속 스위치가 오프된다.
상기 상관 이중 샘플링 회로에 따르면, 부하 접속 스위치는 적어도 모든 수평 선택 스위치들이 도통되어, 수평 신호 라인으로부터 일정 전류원을 차단하는 기간 동안에 오프된다. 이로써, 아무런 부하 전류도 흐르지 않게 된다. 따라서, 증폭 수단의 출력들 사이에 큰 레벨의 차가 존재하더라도, 어떠한 상호 방해도 발생하지않게 된다. 그러므로, FPN과 명암 등의 불균형성이 더 완벽하게 제거됨으로써, 증폭 수단의 입력측의 샘플 홀드 커패시터에 어떤 방해를 주지 않고 두 번의 동작이 각각에서 올바른(CORRECT) 샘플 홀드 작동이 실행될 수 있다.
일 실시예에서, 적어도 제 1 샘플 홀드 수단이 제 1 기간에서 샘플링 및 홀딩을 실행하는 동안에는 어떠한 수평 선택 스위치들도 도통되지 않고,
제 1 샘플 홀드 수단에 접속된 수평 선택 스위치는 제 1 샘플 홀드 수단이 제 2 기간내에 클램핑 커패시터의 출력측상의 신호를 샘플링 하여 홀드하는 동안에는 도통된다.
상기 상관 이중 샘플링 회로에 따르면, 수평 선택 스위치들은 제 1 샘플 홀드 수단이 제 1 및 제 2 기간에서 샘플링 및 홀딩을이 실행할 때 도통되지 않고, 증폭 수단의 출력이 수평 선택 스위치를 통해 수평 신호 라인에 접속되지 않는 구성에 의해 제 1 샘플 홀드 수단의 부하측 상태는 제 1 및 제 2 기간에 제 1 샘플 홀드 수단의 동작중에 일치한다. 이는 동일한 동작 조건이 두 번의 동작 각각에 제공됨을 의미한다. 따라서, FPN과 명암 등의 불균일성이 더 확실하게 감소된다.
도 1은 본 발명의 제 1 실시예에 따른 상관 이중 샘플링 회로의 회로도,
도 2a∼2f는 상기 상관 이중 샘플링 회로의 타이밍 챠트,
도 3은 상기 상호 이중 샘플링 회로의 신호 라인부의 영역관계를 나타낸 도면,
도 4는 본 발명의 제 2 실시예에 따른 증폭형 고체 촬상 장치의 회로도,
도 5a∼5n은 상기 증폭형 고체 촬상 장치의 각 신호의 타이밍을 나타내는 타이밍 챠트,
도 6은 본 발명의 제 3 실시예에 따른 증폭형 고체 촬상 장치의 회로도,
도 7a∼7n은 상기 증폭형 고체 촬상 장치의 각 신호의 타이밍을 나타내는 타이밍 챠트,
도 8은 본 발명의 제 4 실시예에 따른 증폭형 고체 촬상 장치의 회로도,
도 9a∼9o는 상기 증폭형 고체 촬상 장치의 각 신호의 타이밍을 나타내는 타이밍 챠트,
도 10은 본 발명의 제 5 실시예에 따른 증폭형 고체 촬상 장치의 회로도,
도 11a∼11n은 상기 증폭형 고체 촬상 장치의 각 신호의 타이밍을 나타내는 타이밍 챠트,
도 12는 클램핑 회로와 샘플 홀드 회로의 결합에 의해 얻어진 상관 이중 샘플링 회로의 블록도,
도 13는 두 개의 샘플 홀드 회로를 서로 결함함으로써 얻어진 상관 이중 샘플링 회로의 블록도,
도 14는 종래의 수평 타입 화소의 예를 나타내는 회로도,
도 15는 종래의 수직 타입 화소의 예를 나타내는 회로도,
도 16은 도 14와 도 15의 회로를 개략적으로 나타낸 블록도,
도 17은 종래의 증폭형 고체 촬상 장치를 나타내는 회로도,
도 18은 종래의 다른 증폭형 고체 촬상 장치를 나타내는 회로도,
도 19는 종래의 또 다른 증폭형 고체 촬상장치를 나타내는 회로도, 및
도 20a∼20e는 종래의 증폭형 고체 촬상 장치의 문제를 설명하는 챠트이다.
본 발명의 상관 이중 샘플링 회로 및 그 회로를 포함하는 증폭형 고체 촬상 장치를 도면에 나타낸 실시예에 따라 이하에 상세히 설명한다.
(실시예 1)
도 1은, 본 발명의 실시예 1에 따른 상관 이중 샘플링 회로의 회로도를 나타낸다. 도 1에 나타낸 바와 같이, 상기 상관 이중 샘플링 회로는 하나의 입력 단자가 수직 신호 라인(145)에 접속되고, 다른 입력 단자는 고정된 전위의 그라운드 GND에 접속된 입력 절환 스위치(200), 한 개의 단자가 입력 절환 스위치(202)의 출력 단자에 접속된 클램핑 커패시터(201), 한 개의 단자가 클램핑 커패시터(201)의 다른 단자에 접속되고, 다른 단자는 클램핑 전위 VCP에 접속된 클램핑 스위치(202), 한 개의 단자가 클램핑 커패시터(201)의 다른 단자와 접속된 샘플 홀드 스위치(203), 및 샘플 홀드 스위치(203)의 다른 단자와 그라운드 GND 사이에 접속된 샘플 홀드 커패시터(204)를 포함한다. 클램핑 커패시터(201)와 클램핑 스위치(203)는 제 1 클램핑 수단을 구성하며, 샘플 홀드 스위치(203)과 샘플 홀드 커패시터(204)는 제 1 샘플 홀드 방법을 구성한다. 상관 이중 샘플링 회로는 펄스 ΦPO, 펄스 ΦCO, 및 펄스 ΦSO을 출력하는 제어수단으로 작용하며, 펄스 ΦPO에 의한 입력 절환 스위치(200)의 스위칭의 제어, 펄스 ΦCO에 의한 클램핑 스위치(202)의 터닝 온/오프의 제어 및, 펄스 ΦSO에 의한 심플 홀드 스위치(203)의 터닝 온/오프를 제어하도록 동작한다. 또한, 수직 신호 라인(145)의 입력 신호(Vin)는 클램핑 커패시터(201)와 샘플 홀드 스위치(203)를 통해 샘플 홀드 커패시터(204)내에 보유되고, 출력 신호(Vout)는 출력된다.
도 2a∼2f는 상기한 상관 이중 샘플링 회로 동작의 타이밍 차트를 나타낸다. 상관 이중 샘플링 회로의 동작은 도 2a내지 2f의 타이밍 챠트를 참고하여 설명한다.
우선, 도 2a∼2f에 나타낸 바와 같이, 펄스 ΦPO를 제 1 기간의 기간 1 (도 2b에 나타냄)에서 하이 레벨로 함으로써, 도 1에 나타낸 클램핑 커패시터(201)의 입력측은 입력 절환 스위치(200)를 통해 수직 신호 라인(145)에 접속된다. 다음, 도 2c에 나타낸 바와 같이 펄스 ΦCO를 입력 신호(Vin)의 전반부(도 2a에서 S1으로 나타냄)내의 시간 t1에서 하이 레벨로 함으로써, 클램핑 전위(VCP)에 대한 클램핑 동작이 실행된다. 다음, 펄스 ΦSO(도 2d에 나타냄)을 입력 신호의 후반 절반부(도 2a의 S2로 나타냄)내의 시간 t2에서 하이 레벨로 함을로써, 샘플 홀드 동작이 실행된다. 이 단계에서, 클램핑 커패시터(201)의 출력측의 신호라인(211)의 신호(Vm) 레벨은 클램핑 펄스(ΦCO)의 피드스루(feedthrough) 레벨 △VCP가 존재하기 때문에 VCP-△VCP가 된다(도 2e에 나타냄). 계속해서, 신호가 클램핑 커패시터(201)를 통해 VS에 의해 변하기 때문에(VS는 입력 신호(Vin)이 기간(S1)과 기간(S2) 사이의 차이며, 순 신호 부분을 나타냄) 신호 라인(211)의 신호(Vm)의레벨은 다음 식으로 표현된다:
Vm(t2) = VCP-△VCP+VS(1)
샘플 홀드 펄스 ΦSO의 피드스루 레벨 △VSH가 존재하기 때문에, 상위 레벨을 샘플링하고 홀딩하여 얻어진 출력 신호(Vout)은 다음 식으로 표현된다:
Vout(t2+ α) = VCP- △VCP+ kVS- △VSH(2)
클램핑 커패시터(201)(케패시턴스 Cc)를 통과한 신호가 샘플 홀드 커패시터(204)내에 축적된 때의 게인을 나타내는 k는 다음 식으로 표현된다:
k = 1 - Cs/Cc (3)
즉, 게인을 증대시키기 위해서는, 이 커패시턴스(Cc)가 커패시턴스(Cs)보다 충분히 커야하며, 일반적으로 커패시턴스(Cc)는 커패시턴스(Cs)보다 10배 또는 그 이상으로 더 커야 한다.
상기 식(2)의 신호는 제 2 샘플 홀드 시간중 t4에서 신호 라인(212)(신호 Vout)의 누설 전류(Id2)에 의해 △Vdrp(도 2f에 나타냄)만큼 낮아진다. 따라서, 시간(t4)직전에 신호 라인(212)(신호 Vout)에서 얻어진 제 1 출력 신호(Sa)는 다음 식에 의해 표현된다.
Sa(t4-△t) = Vcp - △Vcp + kVs - △VSH- △Vdrp(4)
(도 2f에 나타냄) VCP- △VCP가 클램핑 커패시터(201)의 출력측에 보유되는 결과로 신호 라인(211)에서는 입력 절환 스위치(200)의 입력측이 시간 t2이후에 접지되고 시간 t3에서 다시 클램프된다. 이 경우, 클램핑 스위치(202)에서 기인된 △VCP는 식(1), 식 (2) 및 식 (4)의 경우와 상당히 유사하며 시간 t1에서의 값과 같은 값을 가진다. 계속해서, 시간 t4까지 신호 라인(211)상의 누설 전류 Id1때문에 △Vdrp만큼 전압 강하가 발생된다. 따라서, 신호 라인(211)상의 신호 Vm의 전위와 시간 t4근방에서의 전위는 다음 식으로 표현된다.
VCP- △VCP-△Vdrp
(도 2e에 나타냄). 샘플 홀드 펄스 ΦSO를 시간 t4에서 하이 레벨로 함으로써, 시간 t4직후에 피드스루 레벨 △VSH이 신호라인(212)의 제 2 출력 신호 Sb에 부가되어, 다음 식을 만족시킨다.
Sb(t4+ △t) = VCP- △VCP- △Vdrp- △VSH(5) (도 2f에 나타냄). 이 경우, 샘플 홀드 스위치(203)에 부여된 △VSH는 식(2), 식(4)의 경우와 상당히 유사하며, 시간 t2에서의 값과 같은 값을 가진다. 따라서, 신호라인(212)(신호 VOUT)가 제공된 상관 이중 샘플링 회로에 의한 첫 번째 출력 신호(Sa)와 두 번째 출력 신호(Sb)사이의 차이(OS)는 다음 식으로 표현된다:
OS = Sa-Sb= kVS
누설 전류으로 인한 전압 강하(△Vdrp), 클램핑 펄스의 피드스루 레벨(△VCP) 및 샘플 홀드 펄스의 피드스루 레벨(△VSH), 제거되는 결과로서, 상관 이중 샘플링 회로가 원래 가지고 있던 노이즈 감소의 효과로써 순신호(VS)가 얻어진다.
시간 t3와 시간 t4사이의 기간동안, 입력 절환 스위치(200, 202, 203)는 모두 오프되며, 신호 라인(211)(신호 Vm)과 신호라인(212)(신호 Vout)은 플로팅 상태로 분리되어 있다. 이들 분리된 신호라인(211, 212)에서, 각 스위치(202, 203)를 구성하는 MOS 트랜지스터의 소스가 다이오드로거 존재하고, 그 다이오드의 접합 누설이 누설 전류로 된다.
누설 전류으로 인한 전압 강하(△Vdrp)를 완전하게 제거하기 위해서는, 신호 라인(211)(신호 Vm)상에서 전압 강하와 신호라인 (212)(신호 Vout)상에서 전압 강하를 일치시켜야 한다. 신호라인(V(x))상에서의 누설 전류는 Id(x), 커패시턴스는 c(x)로 가정하면, 시간 t에서의 전압 강하( △V(x))은 다음 식으로 표현된다:
△V(x) = Id(x)·t/c(x)
도 3은 상기 상관 이중 샘플링 회로에서 사용되는 신호 라인 부분들 사이 면적 관계를 보여주며, p-형 반도체 기판(300), 각 스위치를 구성하는 MOS 트랜지스터의 게이트(301), MOS 트랜지스터의 접합부(302) 및 신호라인(303)이 도시된다. 도 3에 나타낸 바와 같이, 접합 면적을 SJ(X), 게이트 영역을 Sc(x)로 가정하고, 또한, 단위 면적당 접합 누설 전류를 a1, 단위 면적당 접합 커패시턴스를 b1, 게이트 커패시턴스를 b2로 가정하면, Id(x)와 C(x)는 다음식으로 표현된다:
Id(x) = a1SJ(x) (8)
C(x) = b1SJ(x) +b2Sc(x) (9)
= (b1+ b2c0)SJ(x) (10)
c0= Sc(x)/SJ(x)로 제공된다. (11)
위의 경우, a1, b1, b2는 일반적으로 상수이며, c0는 면적 비에 대하여 일정하며, 다음 식을 만족한다:
식(7)에 따라,
△V(x) = 상수
즉, 게이트 영역에 대한 접합 영역의 비를 신호 라인(211)(신호 Vm)과 신호 라인(212)(신호 Vout)상에서 서로 대략 같다고 가정하면, 전압 강하 △Vdrp는 완전하게 소멸된다. 만약 신호 라인(211)(신호 Vm)이 도 1에서의 신호 라인(212)(신호 Vout)보다 접합 영역의 비가 작다면, 더미(dummy) 접합(210)(점선으로 나타냄)은 게이트 영역에 대한 접합 영역 비율을 서로 대략 같게 할 필요가 있다.
또한, 식(7)과 (8)에서 이해되는 바와 같이, 클램핑 커패시터(201)의 커패시턴스(Cc)에 대한, 각각 클램핑 커패시터(201)에 접속된 클램핑 스위치(202)의 접합부와 샘플 홀드 스위치(203)의 접합부의 영역의 합의 비가 샘플 홀드 커패시터(204)의 커패시턴스(Cs)에 대한 샘플 홀드 커패시터(204)에 접속된 샘플 홀드 스위치(203)의 접합부 영역의 비와 실제로 동일하게 되면 전압 강하 △Vdrp는 소멸된다.
상기한 바와 같이, 입력 절환 스위치(200)가 수직 신호 라인(145)측으로 절환되는 기간 1에서 제 1 CDS 동작을 통해, 수직 신호 라인(145)측상의 신호(Vin)의 전반부 기간의 신호와 후반부 기간의 신호 사이의 차로서 샘플 홀드 커패시터(204)에서 순신호가 얻어진다. 기간 2에서 제 2 CDS 동작을 통해, 또는, 입력 절환 스위치(200)가 고정 전위 측으로 절환되는 제 2 기간을 통해, 제 1 CDS 동작시와 같은 피드스루 레벨을 포함하는 기준 신호가 샘플 홀드 커패시터(204)에서 얻어진다. 계속해서, 제 2 샘플 홀드 동작 전 후에, 샘플 홀드 커패시터(204)에 보유된 신호들 사이의 차를 취하여, CDS 동작을 통해 생성된 모든 피드스루 레벨들이 제거된 상태에서 순신호 성분만이 얻어진다. 따라서, 이 상관 이중 샘플링 회로를 증폭형 고체 촬상 장치에 적용시킴으로서, 수평 화소 선택을 수반하는 FPN은 간단한 구조로 현저히 축소될 수 있고, 명암과 같은 불균형성이 감소되어, FPN이 없는 고품위 화상을 얻을 수 있다.
클램팽 커패시터(201)의 커패시턴스를 샘플 홀드 커패시터(204)의 커패시턴스보다 10배 또는 그 이상으로 크게 함으로써, 클램핑 커패시터(201)를 통해 얻어진 신호가 샘플 홀드 커패시터(204)에 축적될 때, 게인이 증가될 수 있다.
클램핑 스위치(202)의 MOS 트랜지스터의 게이트 부분 영역에 대한 접합 영역의 영역비를 샘플 홀드 스위치(203)의 MOS 트랜지스터의 게이트 부분 영역에 대한 접합 영역의 비와 대략 일치시킴으로서, MOS 트랜지스터의 누설 전류으로 인한 전압 강하는 신호 라인(211)(신호 Vm)과 신호 라인(212)(신호 Vout)상에서 동일하게 되며, 그 결과로서 MOS 트랜지스터의 누설 전류으로 인한 전압 강하는 CDS동작을 통해 확실하게 소멸될 수 있다.
(실시예 2)
도 4는 본 발명 제 2 실시예의 증폭형 고체 촬상 장치의 회로도를 나타낸다. 도 4에서, 2차원 화소 영역은 도 17에 나타낸 2차원 화소 영역(140)과 같은 구성으로 되어 있다. 따라서, 2차원 화소 영역에 대해서는 설명되지 않으며, 수직 신호 라인(145)에 이어지는 신호 경로의 회로는 후술된다. 이 증폭형 고체 촬상 장치는 타이밍 생성 회로를 제외하면 도 1에 나타낸 상관 이중 샘플링 회로와 동일한 구성이며, 동일 부품에 대해서는 별도 설명 없이 동일 참조 부호들이 부여된다.
도 4에서 나타낸 증폭형 고체 촬상 장치에서, 신호 라인(212)의 일단은 샘플 홀드 스위치(203)와 접속되고 신호 라인(212)의 타단은 증폭 수단으로 작용하는 증폭 회로(155)의 입력단자와 접속된다. 증폭 회로(155)의 출력단자는 수평 선택 스위치(156)을 통해 수평 신호 라인(164)에 접속된다. 수평 주사 회로(160)에서 출력 라인(161)은 수평 선택 스위치(156)의 제어 입력 단자에 접속된다. 샘플 홀드 절환 스위치(207)의 출력 단자는 샘플 홀드 스위치(203)의 제어 입력 단자에 접속된다. 제 1 제어 신호로서 작용하는 펄스 ΦSA는 샘플 홀드 절환 스위치(207)의 하나의 입력단자에 접속되고, AND(논리 곱) 회로(205)의 출력 단자는 신호라인(208)을 통해 샘플 홀드 절환 스위치(207)의 다른 입력 단자에 접속된다. 펄스(ΦSH)는 AND 회로(205)의 하나의 입력 단자에 입력되며, 펄스(ΦH(j))는 수평 주사 회로(160)에서의 제 2 제어 신호로서 출력 라인(161)을 통해 AND 회로(205)의 다른 단자에 입력되며, 펄스(Φsj)는 AND 회로(205)에서 출력된다. CDS 회로(168)의 입력단자는 수평 신호 라인(164)의 단자에 접속되며, CDS 회로(168)의 출력 단자는 증폭 회로(169)의 입력 단자에 접속된다. OS 신호는 증폭 회로(169)에서 출력된다. 이 증폭형 고체 촬상 장치는 펄스(ΦSH, ΦSA, ΦSW2, ΦCA, ΦSW), 클램핑 펄스(ΦC2), 샘플 홀드 펄스(ΦS2)의 출력 제어 수단으로 작용하는 타이밍 생성 회로(214)를 가진다.
도 4에서, 각 수직 신호 라인(145)에 제공된 상관 이중 샘플링 회로의 입력 절환 스위치(200)는 수직 신호 라인(145)의 신호 또는 입력 절환 스위치(200)와 클램핑 커패시터(201)를 통해 샘플 홀드 스위치(203)에 고정 전위를 인가하도록 펄스(ΦSW)에 의해 제어된다. 그 후, 클램핑 스위치(202)는 클램핑 스위치(202)를 통해 클램핑 커패시터(201)의 출력측을 클램핑 동작의 실행을 위한 클램핑 전위(VCP)에 접속하도록 펄스(ΦCA)에 의해 제어된다. 다음, 샘플 홀드 스위치(203)는 샘플 홀드 동작을 실행하기 위해 샘플 홀드 커패시터(204)의 샘플 홀드 스위치(203)에서의 신호를 보유하도록 펄스(Φsj)에 의해 제어된다. 그 후, 샘플 홀드 커패시터(204)에 보유된 신호는 증폭 회로(155)에 의해 증폭되고, 증폭된 신호는 수평 선택 스위치(156)를 통해 수평 신호 라인(164)에 전송된다. 다음, 수평 신호 라인(164)에 전송된 신호는 CDS 회로(168)에 의해 처리된후, 상기 신호(OS)는 증폭 회로(169)에서 출력된다.
상기 구성을 가진 증폭형 고체 촬상 장치의 동작을 도 5a내지 5n까지의 타이밍 챠트에 의해 나타낸다. 도 5a∼5n에 나타낸 바와 같이, 제 1 기간으로 작용하는(도 5b에 나타냄) 수평의 블랭킹 기간에서 펄스(ΦSW)를 하이 레벨로 함으로서, 클램핑 커패시터(201)는 입력 절환 스위치(200)을 통해 수직 신호 라인(145)에 접속된다. 그 후, 펄스(ΦCA)는 클램핑 전위에 대한 클램핑 동작의 실행을 위해서, 화소에서 광 수신 신호 또는 기준 신호의 하나의 독출 기간내(도 5a의 신호 V1에서 S1으로 나타냄)내의 시간 t1에서 하이 레벨로 된다(도 5c에서 나타냄). 펄스(ΦSA)는 샘플 홀드 동작의 실행을 위해 화소 소자에서의 광 수신 신호 또는 기준 신호의 다른 독출 기간 내(도 5a의 신호 V1에서 S2에 의해 나타냄)의 시간 t2에서 하이 레벨로 된다. 상기 동작을 통해, 화소 소자로부터 광 수신 신호와 기준 신호사이의 차는, 샘플 홀드 커패시터(204)에 보유된다.
다음, 펄스(ΦSW)를 수평 블랭킹 기간의 끝에서 로우 레벨로 함으로써(도 5b에 나타냄), 입력 절환 스위치(200)를 고정 전위(그라운드 GND)에 접속한 후, 시간 t3에서 펄스(ΦCA)에 의해 클램핑 입력 절환 스위치(200)를 다시 온 시키며. 클램핑 전위(VCP)는 클램핑 커패시터(201)의 출력측에 보유된다. 제 2 기간으로 작용하는 수평 유효 기간에서, 스위치들(156)은 증폭 회로(155)의 출력을 수평 신호 라인(164)으로 독울할 수 있도록 펄스(ΦH(j), ΦH(j+1), ΦH(j+2),...)(도 5e∼5g에 나타냄)에 의해 각 수직 신호 라인(145)에 대해 계속적으로 도통상태이다. 각 독출 기간의 중간 시간 tj(j=4, 5,...)에서, 샘플 홀드 스위치(203)는 펄스(ΦH(j), ΦH(j+1), ΦH(j+2),...) 및 ΦSH(도 5H에 나타냄)을 기준으로 한 펄스(ΦH(j),ΦH(j+1), ΦH(j+2),...)(도 5i∼5k에 나타냄)에 의해 제 2 샘플링 동작을 실행한다. 이 동작에 의해, 각 증폭 회로(155)에서 수평 신호 라인(164)으로 출력되는 신호 (Vsr)는 화소 소자로부터의 광 수신 신호와 전반부에서의 클램핑 전위(VCP)로부터의 변화량에 의한 기준 신호 사이의 차를 나타내는 신호가 되고, 후반부에서 클램핑 커패시터(200)에 보유된 클램핑 전위(VCP)(도 5l에 나타냄)가 된다. 이들은 도 5l에서, 제 2 출력 신호(Sa)와 제 2 출력 신호(Sb)에의해 나타내 진다. 계속해서, 제 1 출력 신호(Sa)와 제 2 출력 신호(Sb)의 차는, CDS 회로(168)(도 5m과 도 5n에 도시됨)에대한 클램핑 펄스(ΦC2)와 심플 홀드 펄스(ΦS2)에 의해 얻어지고, 신호(OS)는 버퍼 증폭 회로(169)를 통해 출력된다.
본 발명의 제 2 실시예의 증폭형 고체 촬상 장치는 제 1 실시예의 상관 이중 샘플링 회로와 유사한 동작 및 효과를 가진다. 즉, 제 1 실시예의 도 1에서 입력 신호(Vin), 신호 라인(211)의 신호(Vm)과 신호 라인(212)의 신호(Vout)을 V1, V2및 Vsr로 각각 대체함으로서 수평 신호 라인(164)상의 제 1 및 제 2 출력 신호(Sa, Sb)가 도 2의 경우와 유사하게 식(4)와 식(5)에 의해 표현된다. 따라서, 제 1 출력 신호(Sa)와 제 2 출력 신호(Sb)사이의 차는 수평 신호 라인(164)에 제공된 CDS 회로(168)에 의해 취해지면, 신호(OS)는 다음으로 표현된다:
OS = Sa- Sb= kVs
상기 식은 식 (6)과 비슷하다. 따라서, 증폭 회로들(155) 사이의 변위, 클램핑 펄스의 피드스루 레벨(△VCP), 샘플 홀드 펄스의 피드스루 레벨(△VSH) 및 누설 전류으로 인한 전압 강하(△Vdrp)이 제거됨으로써, 순신호(Vs)만을 얻을 수 있다. 즉, FPN이 거의 완벽하게 제거됨으로서 매우 높은 화질의 화상 신호를 얻을 수 있다.
누설 전류으로 인한 전압강하(△Vdrp)를 완벽하게 제거하기 위해 신호 라인(211)의 신호(V2)의 전압강하와 신호 라인(212)의 신호(V3)의 전압강하를 동일하게 하는 방법은 도 3의 경우와 같다. 즉, 게이트 영역에 대한 접합 영역의 비를 신호 라인(211)(신호 V2)과 신호 라인(212)(신호 V3)에 대하여 대략 일치시키면, △Vdrp은 완벽하게 제거된다. 신호 라인(211)(신호 V2)이 신호 라인(212)(신호 V3)보다 더 작은 접합 영역비를 가진다면, 게이트 영역에 대한 접합 영역의 비를 서로 대략 동일하게 하려면 더미 접합(210)(점선으로 나타냄)을 필요로 한다.
상기한 바와 같이, 화소 소자의 광 수신 신호와 리셋(reset) 신호사이의 차는 제 1 기간으로서 작용하는 수평 블랭킹 기간에서 제 1 CDS 동작을 통해 각 수직 신호 라인(145)의 증폭 회로(155)의 입력측 상에서 얻어진다. 다음에, 제 1 CDS 동작에서와 같은 피드스루 레벨을 포함하는 기준 신호(클램핑 전위)가 제 2 기간으로 작용하는 수평 유효 기간내에서 제 2 CDS 동작을 통해 증폭 회로(155)에 입력된다. 그 후, 상기 차 신호와 기준 신호의 차는, 수평 신호 라인(164)의 단자에 접속된 CDS 회로(168)의 CDS 동작을 통해 취해진다. 상기 동작을 통해, 모든 피드스루 레벨이 소멸된 순신호 성분만이 얻어진다. 따라서, 수평 화소 선택을 수반하는 FPN은 간단한 구성으로 현저히 감소되고, 명암과 같은 불균일성도 감소되어, 고품위 화상을 얻을 수 있는 증폭형 고체 촬상 장치가 제공될 수 있다.
(실시예 3)
도 6은 본 발명의 제 3 실시예의 증폭형 고체 촬상 장치의 회로도를 나타낸다. 이 증폭형 고체 촬상 장치는 논리 합 회로(301)를 제외하면 제 2 실시예의 증폭형 고체 촬상 장치의 구성과 같으며, 동일 부품들은 별도 설명 없이 동일 참조부호로 나타낸다. 실시예 2의 도 4에서 도시되지 않았지만, 일정 전류 부하(304)가 수평 신호 라인(164)을 걸쳐 도 6에서 나타낸 바와 같이 그라운드GND에 접속된다.
도 6에 나타낸 바와 같이, 논리 합 회로(301)는 수평 주사 회로(160)에서 연장되는 출력 라인(161)에 부가되고, 신호 라인(161)은 논리 합 회로(301)의 하나의 입력 단자와 접속된다. 펄스(ΦSW)는 논리 합 회로(301)의 또 다른 입력 단자에 입력되고, 논리 합 회로(301)의 출력 단자는 신호 라인(301)에 접속된다. 다음, 논리 합 회로(301)는 신호 라인(161)의 펄스(ΦH(j), ΦH(j+1),...) 및 펄스(ΦSW)의 논리 합을 계산하고 신호 라인(302)를 통해 수평 선택 스위치(156)의 제어 입력 단자를 계산한 결과를 나타내는 펄스(Φha(j), Φha(j+1), ...)를 입력한다.
상기 증폭형 고체 촬상 장치의 동작을 도 7a ∼ 7n의 타이밍 챠트에 나타낸다. 도 7a ∼ 7n는 실시예 2의 도 5a ∼ 5n와 펄스(ΦHa(j), ΦHa(j+1),..)만이 다를뿐이다. 이는, 각 펄스(ΦH(j), ΦH(j+1),..) 및 펄스(ΦSW)의 논리 합을 취하여 얻어진 이들 펄스(ΦHa(j), ΦHa(j+1),...)는, 도 7e ∼ 7g에 나타낸 파형을 가진다. 따라서, 증폭 회로(155)의 신호를 수평 신호 라인(164)에 독출하는 수평 선택 스위치(156)들은 제 1 기간(수평 블랭킹 기간)에서 동시에 모두 온 되고, 계속해서 제 2 기간(수평 유효 기간)에서도 온 된다. 이는 CDS 회로 측으로부터 관찰했을 때, 다음의 특징이 존재함을 의미한다.
본 제 3 실시예의 증폭형 고체 촬상 장치는 제 1 기간에서의 하나의 동작과 제 2 기간에서 하나의 동작을 포함하는 전체 2개의 샘플 홀드의 동작들이 모든 수직 신호 라인(145)에서 실행됨을 특징으로 한다. 즉, 도 7i ∼ 7k에서 나타낸 바와 같이, 샘플 홀드 스위치(203)들은 각각 두 번 온 된다. 이 단계에서, 화소 신호와 기준 신호사이의 차가 첫 번째로 보유되고, 클램프 전위 신호는 두 번째에 기준 신호로서 보유된다. 따라서, 두번의 동작에서 가능한한 동일 조건이 제공되오야 할 것이다. 도 4및 도 5a ∼ 5n에 나타낸 제 2 실시예의 경우, 수평 선택 스위치(156)는 제 1 샘플 홀드 동작에서 오프 되고, 수평 선택 스위치(156)은 제 2 샘플 홀드 동작에서 온 된다. 이는 샘플 홀드 스위치(203)의 부하측 상태가 변경되었다는 것을 의미한다. 이와 대조적으로, 실시예 3에 따르면, 수평 선택 스위치(156)는 제 1 및 제 2 샘플 홀드 동작에서 각각 온 된다. 다른 경우에, 증폭 회로(155)의 출력은 수평 선택 스위치(156)을 통해 수평 신호 라인(164)에 접속되어 샘플 홀드 스위치(203) 부하측에 동일한 상태를 제공한다. 예컨대, 증폭 회로(155)가 소스 플로어 회로인 경우, 수평 선택 스위치(156)가 온 또는 오프되어 증폭 회로(155)의 입력 게이트 커패시턴스가 크게 변하게 된다. 입력 게이트 커패시턴스는 스위치가 온 되었을 때, 입력 게이트 하의 채널 형성의 결과로 증가되는 한편, 스위치가 오프 되었을 때 채널이 형성되지 않은 결과로서 입력 게이트 커패시턴스는 감소된다. 즉, 동작 조건들이 수평 선택 스위치(156)가 온 되었기 때문에 두 번의 동작시에 완벽하게 일치한다. 이러한 구성에 의해, FPN및 명암등의 불균일성이 더 완벽하게 감소될 수 있다.
수평 선택 스위치(156)가 제 3 실시예에서 제 1 기간(수평 블랭킹 기간)에서 동시에 온 된다 하더라도, 최소한 샘플 홀드 스위치(203)가 제 1 기간 내에서 온 되는 기간 동안에 수평 선택 스위치(156)들을 동시에 온 시키는 것이 적절하다.
(실시예 4)
도 8은 본 발명의 제 4 실시예의 증폭형 고체 촬상 장치의 회로도를 나타낸다. 이 증폭형 고체 촬상 장치는 와 일정 전류 부하(304)용 부하 접속 스위치(303)를 제외하면 제 3 실시예의 증폭형 고체 촬상 장치의 구성과 같고, 동일 부품들은 별도의 설명이 없이 동일 참조부호로 나타낸다.
도 8에 나타난 바와 같이, 일정 전류 부하(304)는 부하 접속 스위치(303)를 통해 수평 신호 라인(164) 및 그라운드 GND에 걸쳐 접속된다. 펄스(ΦLG)는 부하 접속 스위치(303)의 제어 입력 단자에 입력된다.
상기 증폭형 고체 촬상 장치의 동작을 도 9a ∼ 9o의 타이밍 챠트에 나타낸다. 도 9a ∼ 9o와 실시예 2의 도 5a ∼ 5n의 차이점은 단지 부하 접속스위치(303)를 구동하기 위한 펄스(ΦLG)가 추가되었다는 점 뿐이다. 즉, 수평 블랭킹 기간 내에서 펄스(ΦHa(j), ΦHa(j+1),..)에 의해 수평 선택 스위치(156)들이 동시에 온 되는 기간에, 펄스(ΦLG)가 오프되고, 부하 접속 스위치(303)가 오프되며, 따라서 일정 전류 부하(304)에 의해 수평 신호 라인(164)을 통해 전류가 흐르지 않는다. 수평 선택 스위치(156)가 수평 유효 기간 내에서 펄스(ΦHa(j), ΦHa(j+1),..)에 의해 온 되는 기간 동안, 펄스(ΦLG)가 온 되고, 부하 접속 스위치(303)도 온 되며, 따라서, 일정 전류 부하(304)에 의해 수평 신호 라인(164)을 통해 전류가 흐르게 된다.
이미 전술한 바와 같이, 본 발명의 제 4 실시예에 의하면, 가능한한 두 번의 동작에서 동일 조건들이 제공되어야 한다. 도 6에 나타낸 제 3 실시예의 경우, 모든 증폭 회로(155)들의 출력은 제 1 샘플 홀드 동작에서 수평 선택 스위치들(156)을 통해 수평 신호 라인(164)에 동시에 접속된다. 한편, 일정 전류 부하(304)로 의해 부하 전류는 일정하게되고, 따라서 증폭 회로측상의 출력들 내에서 레벨의 차가 크면, 상호 간섭이 발생될 것이다. 이런 이유로, 제 3 실시예에 따르면, 때때로 증폭 회로(155)의 입력측상에서 홀드 커패시턴스(204)가 영향을 받는 경우, 각 열에서 독립적으로 샘플 홀드 동작을 실행시키는 데 어려움을 유발할 수 있다.
이와 대조적으로, 본 발명 제 4 실시예의 증폭형 고체 촬상 장치에 따르면, 도 8및 도 9a ∼9o에 나타낸 바와 같이, 모든 증폭 회로(155)의 출력들이 동시에제 1 샘플 홀드 동작시에 수평 선택 스위치들(156)을 통해 수평 신호 라인(164)에 접속될 때, 부하 접속 스위치(303)가 오프됨으로서 일정 전류 부하(304)로 인해 부하 전류가 흐르지 않게 된다. 따라서, 증폭 회로(155)사이에 대단히 큰 레벨차가 존재할 때도 상호 간섭은 없다. 따라서, 증폭 회로(155)의 입력측의 홀드 커패시턴스(204)에 어떤 간섭도 미치지 않으며, 독립 샘플 홀드 동작은 각 열에서 실행될 수 있다. 즉, 올바른 샘플 홀드 동작이 FPN및 명암 등의 불균일성이 더 완벽하게 감소됨으로서, 두 개의 동작으로 실행될 수 있다.
(실시예 5)
도 10은 본 발명의 제 4 실시예의 증폭형 고체 촬상 장치의 회로도를 나타낸다. 이 증폭형 고체 촬상 장치는 AND 회로(401)를 제외하면 제 2 실시예의 증폭형 고체 촬상 장치의 구성과 같고, 동일 부품들은 별도의 설명 없이 동일 참조부호로 나타낸다.
도 10에 나타낸 바와 같이, AND 회로(401)는 수평 주사 회로(160)에서 연장하는 출력 라인(161)에 부가된다. 신호 라인(161)은 AND 회로(401)의 하나의 입력 단자에 접속되고, 펄스(ΦSH)의 반전 신호는 AND 회로(401)의 다른 입력 단자에 입력되고, AND 회로(401)의 출력단자는 신호 라인(402)에 접속된다. 또한, AND 회로(401)은 신호 라인(161)의 펄스(ΦHa(j), ΦHa(j+1),..)와 펄스(ΦSH)의 반전 신호 그리고 신호 라인(402)를 통한 수평 선택 스위치(156)의 제어 입력 단자를 계산한 결과를 나타내는 입력 펄스들(ΦHb(j), ΦHb(j+1),..)의 논리 곱을 계산한다.
상기 증폭형 고체 촬상 장치의 동작은 도 11a ∼ 11n의 타이밍 챠트에 나타낸다. 도 11a ∼ 11n과 제 2 실시예의 도 5a ∼ 5n의 차이점은 단지 펄스(ΦHb(j), ΦHb(j+1),..)뿐이다. 펄스(ΦH(j), ΦH(j+1),..)와 펄스(ΦSH)의 반전 신호의 각 논리 곱을 취하여 얻어진 상기 신호들은 도 11e ∼ 11g에 나타낸 파형을 가진다. 따라서, 증폭 회로(155)의 신호를 수평 신호 라인(164)에 독출하는 수평 선택 스위치들(156)은 제 1 기간(수평 블랭킹 기간)에서 오프 되고, 샘플 홀드 스위치(203)가 온 되어 계속해서 제 2 기간(수평 유효 기간)에서 온 되어 있는 동안에만 오프된다. 이는 도 6과 도 8의 경우와 유사하게, CDS 회로 측에서 관찰되었을 때, 다음의 특징들이 존재함을 의미한다.
이미 전술한 바와 같이, 본 발명의 실시예 5에 따르면, 두 번의 동작시에 가능한한 동일 조건들이 제공되어야 한다. 도 10및 도 11a ∼ 11n에서, 수평 선택 스위치(156)는 샘플 홀드 스위치(203)이 온 되어 있는 동안에 제 1 및 제 2 동작이 각각 오프된다. 다른 경우, 증폭 회로(155)의 출력은 수평 선택 스위치(156)를 통해 수평 신호 라인(164)에 접속되지 않고, 샘플 홀드 스위치(203)의 부하측의 상태는 동일하게 된다. 즉, 동작 조건은 수평 선택 스위치(156)이 오프 되어 있는 한, 두 번의 동작시에 각각 완전하게 동일하다. 이 구성에 의해, FPN및 명암 등의 불균일성이 더 완벽하게 감소될 수 있다.
도 12와 도 13은 도 4, 6, 8및 10에 나타낸 CDS 회로(168)의 구성 예를 나타낸다. 도 12는 신호(VSR)가 입력되는 제 2 클램핑 회로로서 작용하는 클램핑회로(21)와 제 2 샘플 홀드 수단으로 작용하는 샘플 홀드 회로(22)를 결합함으로써 얻어지는 CDS 회로를 나타내며, 클램핑 회로(21)는 클램핑 펄스(ΦC2)에 의해 제어되고 샘플 홀드 회로(22)는 샘플 홀드 펄스(ΦS2)에 의해 제어된다. 클램핑 펄스(ΦC2)와 샘플 홀드 펄스(ΦS2)의 타이밍 배치를 도 5m과 5n에 나타낸다. CDS 회로는 수평 신호 라인(164)에 독출되는 한쌍의 제 1 출력 신호(Sa)및 제 2 출력 신호(Sb)사이의 차, 즉, 화소 소자에서 광 수신 신호와 기준 신호 사이의 차 신호를 얻는다. 도 13은 신호(VSR)이 입력되는 제 3 및 제 4 샘플 홀드 수단으로 작용하는 샘플 홀드 회로(31,32)가 계산 수단으로 작용하는 차등 증폭기(33)를 결합함으로써 얻어진 CDS 회로를 나타낸다. 샘플 홀드 회로(31,32)들은 각각 샘플 홀드 펄스(ΦS3, ΦS4)에 의해 제어된다. 샘플 홀드 펄스(ΦS3, ΦS4)의 타이밍 배치는 각각 도 5m과 5n의 ΦC2및 ΦC3과 ΦS2에 대응한다. 차등 증폭기(33)에 의해 샘플 홀드 회로(31,32)의 출력 차를 취하는 상기 구성에 의해, 한쌍의 제 1 출력 신호(Sa)와 제 2 출력 신호(Sb) 사이의 특정 신호는 수평 신호 라인(164)에 독출된다. 즉, 화소 소자로부터의 광 수신 신호와 기준 신호 사이의 차가 얻어진다. 도 12와 도 13에 나타낸 CDS 회로는 첫번째 출력 신호(Sa)와 두 번째 출력 신호(Sb)사이의 차 신호를 형성하며, 모든 변동 성분이 제거됨으로써 FPN이 없는 화상을 나타내는 신호(OS)를 얻을 수 있다.
샘플 홀드 변환 스위치(207)를 수평 블랭킹 기간의 후반부의 제 1 제어 신호로서는 펄스(ΦSH)측으로 바꾸고, 샘플 홀드 변환 스위치(207)를 수평 선택 스위치(156)가 수평 유효 기간 내에서 도통 되는 기간 내에서 제 2 제어 신호로 작용하는 펄스측으로 절환함으로써, 샘플 홀드 스위치(203)는 연속적으로 간단한 구조로써 도통되는 입력 절환 스위치(200)로써 각 수직 신호 라인(145)을 제어할 수 있다.
상기에서 명백한 바와 같이, 본 발명의 상관 이중 샘플링 회로는 입력 절환 스위치가 신호 라인 측으로 절환되는 동안의 제 1 기간에 제 1 클램핑 수단과 제 1 샘플 홀드 수단에 의한 제 1 CDS 동작을 통해 샘플 홀드 커패시터의 신호중 제 1 전반부 신호와 후반부 신호의 차로서 순신호를 확보한 후, 입력 절환 스위치가 고정 전위 측으로 절환되는 동안의 제 2 기간에 제 1 클램핑 수단과 제 1 샘플 홀드 수단에 의한 제 2 CDS 동작을 통해 샘플 홀드 커패시터의 CDS 동작시와 동일한 피드스루 레벨을 포함하는 기준 신호를 얻는다.
따라서, 본 발명의 상관 샘플링 회로에 따르면, 제 2 샘플 홀드 동작 전후의 샘플 홀드 커패시터내에 보유된 신호들 사이의 차를 취하여, 신호 라인의 노이즈 성분이 CDS 동작을 통해 제거되고, 클램핑 피드스루 레벨, 샘플, 홀드 피드스루 레벨 및 CDS 동작으로 발생한 누설 전류으로 인한 전압 강하 성분이 제거됨으로써, 매우 낮은 노이즈 신호를 얻는 매우 실용적인 효과를 거둘 수 있다. 따라서, 이 상관 이중 샘플링 회로를 증폭형 고체 촬상 장치에 적용함으로써, 수평 화소 선택을 수반하는 FPN은 간단한 구성으로써 현저히 감소될 수 있고, 명암 등의 불균일성이 감소될 수 있으며, FPN이 없는 고품위 화상을 얻을 수 있다.
일 실시예의 상관 이중 샘플링 회로에 따르면, 클램핑 커패시터의 커패시턴스는 샘플 홀드 커패시터의 커패시턴스보다 10배 이상 크게 된다. 이 구성에 의해, 클램핑 커패시터를 통해 얻어진 신호가 샘플 홀드 커패시턴스에 축적되는 경우에 얻어지는 게인이 증가될 수 있다.
일 실시예의 상관 이중 샘플링 회로에 따르면, 클램핑 스위치와 샘플 홀드 스위치는 각각 MOS 트랜지스터로 구성되고, 클램핑 커패시터의 커패시턴스에 대한 클램핑 스위치 접합부의 영역비와 샘플 홀드 커패시터의 커패시턴스에 대한 샘플 홀드 스위치 접합부의 영역비를 실제로 서로 동일하게 하고 있다. 이 구성에 의해, MOS 트랜지스터의 누설 전류으로 인한 전위 감소는 클램핑 커패시터와 샘플 홀드 커패시터 사이의 신호 라인 및 샘플 홀드 커패시터의 출력부의 신호 라인 상에서 동일한 양으로 발생한다. 따라서, MOS 트랜지스터의 누설 전류으로 인한 전위의 감소는 상기 CDS 동작에 의해 확실하게 없앨 수 있다.
본 발명의 일 양태의 증폭형 고체 촬상 장치는 광전 변환 수단, 상기 광전 변환 수단및 광 수신 신호로서 작용하는 기준 신호에 의해 형성된 광 수신 신호를 증폭하여 출력하기 위한 증폭형 화소 소자, 화소 소자의 출력이 접속되는 수직 신호 라인, 수직 신호 라인의 신호를 증폭하는 증폭 수단 및 수평 선택 스위치를 통해 증폭 수단의 출력이 접속되는 수평 신호 라인을 포함하며 화소 소자의 신호를 수직 신호 라인, 증폭 수단 및 수평선택 스위치를 통해 수평 신호라인으로 전송하고, 수직신호 라인과 증폭 수단 사이에 상관 이중 샘플링 회로가 제공되어 있다.
따라서, 상기 증폭형 고체 촬상 장치에 따르면, 누설 전류로 인한 전압 강하 성분은 물론이고, 각 수직 신호 라인상의 CDS 동작을 통해 생성된 클램핑 피트스루 레벨과 샘플 및 홀드 피드스루 레벨이 제거될 수 있어, 모든 변동 성분이 제거됨으로써 고품질의 화상 신호를 얻을 수 있다. 또한, 종래의 상관 이중 샘플링 회로가 각 수직 신호 라인에 제공되는 경우에 비해, 단지 입력 절환 스위치가 클램핑 커패시터 전에 간단히 추가될 뿐이며, 이로써 그 영역을 작은 값으로 억제될 수 있다.
일 실시예의 증폭형 고체 촬상 장치는 입력 절환 스위치를 제 1 기간의 신호 라인 측으로 절환하고 화소 소자의 광 수신 신호및 제 1 기간의 전반부에서 제 1 클램핑 수단에 의한 기준 신호중 하나를 클램핑 한 다음, 화소 소자로부터의 광 수신 신호 및 샘플 홀드 커패시터 내의 클램핑 전위에서 변화량에 의한 기준 신호 사이의 차를 나타내는 신호를 화소 소자로부터의 다른 하나의 광 수신 신호및 제 1 기간의 후반부에서의 기준 신호를 클램핑 커패시터를 통해 제 1 샘플 홀드수단에 의해 샘플링 하고 홀딩함에 의해, 보유한 후에, 입력 절환 스위치를 제 2 기간에서 고정 전위 측으로 절환하고, 제 2 기간의 전반부내의 고정 전위에 대해 제 1 클램핑 수단에 의해 클램핑 커패시터의 출력측상의 클램핑 전위를 샘플링하여 홀딩한 다음, 계속해서, 화소 소자로부터의 광 수신 신호 및 수평 선택 스위치가 수평 신호 라인으로의 증폭 수단의 출력 신호를 독출하도록 도통되는 기간의 전반부에서 증폭 수단을 통해 수평 신호 라인으로 클램핑 전위의 변화량에 의한 기준 신호 사이의 차를 나타내는 제 1 출력 신호를 출력한 후, 제 1 샘플 홀드 수단에 의해 클램핑 커패시터의 출력측상의 신호를 샘플링하고 보유하고, 샘플 홀드 동작 이후에 수평 선택 스위치가 도통되는 기간의 후반부에서 수평 신호 라인으로의 클램핑 전위를 나타나는 제 2 출력 신호를 출력하며, 제 1 및 제 2 출력 신호들 사이의 차를 취하는 과정을 가지며, 광 수신 신호와 기준 신호 사이의 차를 얻을 수 있다.
일 실시예의 증폭형 고체 촬상 장치는 한쌍의 제 1 출력 신호에서의 제 1출력 신호와 수평 신호 라인으로부터의 제 2 출력 신호를 클램핑하여, 제 2 출력 신호 기간에서 제 1출력 신호와 제 2 출력 신호사이의 차의 신호를 출력하는 제 2 클램핑 수단 및 제 2 클램핑 수단으로부터의 차 신호를 홀딩하여 샘플링하고 그 샘플되어 홀딩된 차 신호를 출력하는 제 2 샘플 홀드 수단으로 구성된다. 상기 구성에 의해, 수평 신호 라인으로 독출될 한 쌍의 제 1 및 제 2 출력신호 사이의 차 신호, 즉, 화소 소자로부터의 광 수신 신호와 기준 신호 사이의 차를 얻을 수 있고 결과적으로, 모든 변동 성분이 제거됨으로서 FPN이 없는 화상을 나타내는 신호를 얻을 수 있다.
일 실시예의 증폭형 고체 촬상 장치는 계산 수단에 의해 제 1출력 신호를 샘플링하여 홀딩하는 제 3및 제 4 샘플 홀드 회로의 출력들 및 출력 신호를 샘플링하여 홀딩하는 제 4 샘플 홀드 회로의 출력 사이의 차를 구하는 구성을 가진다. 상기 구성에 의해, 한 쌍의 제 1 및 제 2 출력신호 사이의 차 신호가 수평 신호 라인에 독출된다. 즉, 화소 소자로부터의 광 수신 신호와 기준 신호사이의 차를 얻을 수 있고 결과적으로 모든 변동 성분이 제거됨으로서 FPN이 없는 화상을 나타내는 신호를 얻을 수 있다.
일 실시예의 증폭형 고체 촬상 장치에 따르면, 샘플 홀드 변환 스위치를 제 1기간의 후반부에서 제어수단으로부터 제 1제어 신호로 절환하고, 샘플 홀드 절환 스위치를 수평 선택 스위치가 제 2 기간내에 도통되는 기간에 제어 수단으로부터 제 2 제어 신호 측으로 절환함으로서, 제 1 샘플 홀드 수단의 샘플 홀드 스위치는 수평 선택 스위치들이 계속해서 도통되는 각각의 수직 신호 라인들을 간단한 구성으로써 제어할 수 있다.
일 실시예의 상관 이중 샘플링 회로에 따르면, 클램핑 스위치와 샘플 홀드 스위치는 각각 MOS 트랜지스터로 구성되고, MOS 트랜지스터의 게이트 부의 영역에 대한 샘플 홀드 스위치의 MOS 트랜지스터의 접합부의 영역비 및 MOS 트랜지스터의 게이트부 영역에 대한 클램핑 스위치의 MOS 트랜지스터의 접합부의 영역비는 실제로 서로 동일하다. 이 구성에 의해, MOS 트랜지스터의 누설 전류로 인한 전위감소가 클램핑 커패시터와 샘플 홀드 커패시터 사이의 신호 라인 및 샘플 홀드 커패시터의 출력측상의 신호 라인상에서 동일한 양으로 발생한다. 따라서, MOS 트랜지스터의 누설 전류로 인한 전위 감소의 영향은 상기 CDS 동작에 의해 확실히 제거될 수 있다.
일 실시예의 상관 이중 샘플링 회로에 따르면, 모든 수평 선택 스위치들은 적어도 제 1 샘플 홀드 수단이 제 1 기간내에서 샘플링 및 홀딩을 실행하는 기간에 도통되고, 제 1샘플 홀드 수단에 접속된 상기 수평 선택 스위치들은 제 1 샘플 홀드 수단이 제 2 기간내에 클램핑 커패시터의 출력측상의 신호를 샘플링하여 홀드하는 기간 동안 도통된다. 따라서, 상기 수평 선택 스위치들은 제 1 및 제 2 기간 모두에서 샘플 홀드 수단이 샘플링과 홀딩을 실행할 때 도통되고, 상기 제 1 샘플 홀드 수단의 부하측상의 상태는 제 1 및 제 2 기간에서 일치되며, 이는 동일한 동작 조건들이 두가지 동작들에게 제공됨을 의미한다. 따라서, FPN과 명암 등의 불균일성이 더 완전하게 감소된다.
일 실시예의 상관 이중 샘플링 회로에 따르면, 부하 접속 스위치를 통해 수평 신호라인에 접속된 일정 전류 부하가 제공되고, 그 부하 접속 스위치는 모든 수평 선택 스위치들이 도통되는 기간에서 적어도 오프상태로 되고, 수평 신호 라인으로부터의 일정 전류 소스를 분리한다. 이 구성에 의해, 누설 전류가 흐르지 않고, 따라서, 증폭 수단의 출력들 사이에 큰 레벨차가 있더라도 어떠한 상호 방해도 없다. 따라서, FPN과 명암 등의 불균일성이 보다 완벽하게 제거됨으로써, 증폭 수단의 입력 측상의 샘플 홀드 커패시터상에 어떠한 영향도 주지 않고 두가지 동작의 각각에서 올바른 샘플 홀드 동작이 실행 될 수 있다.
일 실시예의 상관 이중 샘플링 회로에 따르면, 모든 수평 선택 스위치들은 적어도 제 1 샘플 홀드 수단이 제 1 기간내에 샘플링과 홀딩을 실행하는 기간에는 도통되지 않고, 제 1 샘플 홀드 수단에 접속된 수평 선택 스위치들은 제 1샘플 홀드 수단이 제 2 기간내에 클램핑 커패시터의 출력 측상의 신호를 샘플링 하여 홀드하는 기간에는 도통되지 않는다. 이 구성에 의해, 상기 수평 선택 스위치는 제 1샘플 홀드 수단이 제 1 및 제 2 기간에서 샘플링 및 홀딩이 샐행할 때는, 도통되지 않고, 제 1 샘플 홀드 수단의 부하측 상태는 제 1 및 제 2 기간에서 일치되며, 이는 동일한 동작 조건들이 두 가지 동작들에 제공됨을 의미한다. 따라서, FPN과명암 등의 불균일성이 더욱 확실하게 감소될 수 있다.
상술한 본 발명은, 같은 것을 많은 방법으로 변동 시켜 명확해질 것이다. 그러한 변동들은 본 발명의 정신과 한계에서 시작된 것으로 간주된 것이 아니고, 그 기술에서 하나의 좋은 기술을 가진 것으로 명확짐에 따른 그런 모든 변경들은, 다음 청구항의 범위내에 포함될 것이다.

Claims (12)

  1. 신호라인에 접속된 하나의 입력 단자 및 고정 전위를 수신하도록 접속된 다른 입력 단자를 가지며 상기 신호 라인의 신호 또는 상기 고정 전위중 하나를 선택하여 출력하는 입력 절환 스위치;
    입력단자가 상기 입력 절환 스위치의 출력 단자에 접속된 클램핑 커패시터 및 하나의 단자가 상기 클램핑 커패시터의 출력단자에 접속되고 다른 단자에 클램핑 전위가 인가되는 클램핑 스위치를 포함하는 제 1 클램핑 수단;
    하나의 단자가 상기 클램핑 커패시터의 출력단자에 접속된 샘플 홀드 스위치 및 하나의 단자가 상기 샘플 홀드 스위치의 다른 단자에 접속된 샘플 홀드 커패시터를 포함하는 제 1 샘플 홀드 수단; 및
    상기 입력절환 스위치와 상기 클램핑 스위치와 상기 샘플 홀드 스위치를 제어하여, 입력 절환 스위치를 제 1 기간에서 신호 라인 측으로 절환하고, 제 1 클램핑 수단에 의해 제 1 기간의 전반부에서 신호 라인의 신호를 클램프 한 후, 제 1 샘플 홀드 수단에 의해 제 1 기간의 후반부에서 클램핑 커패시터의 출력측상의 신호를 샘플링하여 홀드하고, 입력 절환 스위치를 제 1 기간에 이어 계속되는 제 2 기간에서 고정 전위측으로 절환하고, 제 2 기간의 전반부에서 제 1 클램핑 수단에 의해 클램핑 커패시터의 출력측상의 전위를 클램프 한 후, 제2 기간의 후반부에서 제 1 샘플 홀드 수단에 의해 클램핑 커패시터의 출력측상의 신호를 샘플링하여 홀드하도록 하는, 제어수단을 포함하는 상관 이중 샘플링 회로.
  2. 제 1항에 있어서, 클램핑 커패시터의 커패시턴스가 샘플 홀드 커패시터의 커패시턴스보다 10배 이상 큰 상관 이중 샘플링 회로.
  3. 제 1항에 있어서, 상기 클램핑 스위치와 샘플 홀드 스위치는 각각 MOS 트랜지스터로 구성되고,
    클램핑 커패시터의 커패시턴스에 대한 클램핑 커패시터에 각각 접속된 클램핑 스위치의 접합부 및 샘플 홀드 스위치의 접합부의 영역의 합의 비가 샘플 홀드 커패시터의 커패시턴스에 대한 샘플 홀드 커패시터에 접속된 샘플 홀드 스위치의 접합부의 영역비와 일치하는 상관 이중 샘플링 회로.
  4. 광전 변환 수단, 광전 변환 수단에 의해 형성된 광 수신 신호와 광 수신 신호의 기준으로서 작용하는 기준 신호를 증폭하여 출력하는 증폭형 화소 소자, 상기 화소 소자의 출력이 접속되는 수직 신호 라인, 수직 신호 라인의 신호를 증폭하는 증폭 수단, 및 상기 증폭 수단의 출력이 접속되는 수평 신호 라인을 가지며 상기 화소 소자의 신호를 수직 신호라인, 증폭 수단 및 수평 선택 스위치를 통해 수평 신호 라인으로 전송하는 증폭형 고체 촬상 장치로서:
    수직 신호 라인과 증폭 수단 사이에 제공된 제 1 항의 상관 이중 샘플링 회로를 포함하는 증폭형 고체 촬상 장치.
  5. 제 4항에 있어서, 상기 입력 절환 스위치가 제 1 기간에서 수직 신호라인으로 절환되고; 화소 소자의 광 수신 신호 또는 기준 신호 중 하나를 제 1 클램핑 수단에 의해 제 1 기간의 전반부에서 클램프한 후, 화소 소자로부터의 광 수신 신호 및 클램핑 전위로부터의 변화량에 의한 기준 신호 사이의 차를 나타내는 신호를, 화소 소자에서의 광 수신 신호 및 제 1 기간의 후반부에서의 기준 신호중 다른 하나를 제 1 샘플 홀드 수단에 의해 클램핑 커패시터를 통해 샘플링하여 홀딩함으로써 샘플 홀드 커패시터에 보유하고,
    입력 절환 스위치는 제 2 기간에 고정 전위측으로 절환되고, 클램핑 전위는 제 2 기간의 전반부에서 고정된 전위에 대해 제 1 클램핑 수단에 의해 클램핑 커패시터의 출력측상에서 샘플링되어 홀드된 후, 화소 소자로부터의 광 수신 신호 및 클램핑 전위로부터의 변화량에 의한 기준 신호 사이의 차를 나타내는 제 1 출력 신호가 수평 선택 스위치가 도통되는 기간의 전반부에서 증폭 수단을 통해 수평 신호 라인에 출력되고 상기 증폭 수단의 출력 신호가 수평 신호라인으로 독출된 후, 클램핑 커패시터의 출력측상의 신호가 제 1 샘플 홀드 수단에 의해 샘플링되어 홀드되고 클램핑 전위로 되는 제 2 출력 신호는 샘플링 및 홀딩후에 수평 선택 신호가 도통되는 기간의 후반부에 증폭 수단을 통해 수평 신호 라인에 출력되는 증폭형 고체 촬상 장치.
  6. 제 5항에 있어서, 수평 신호 라인에서의 한쌍의 제 1 출력 신호 및 제 2 출력 신호에서 제 1 출력 신호를 클램핑하여 제 2 출력 신호를 출력하는 기간에서 제 1 출력 신호와 제 2 출력 신호 사이의 차신호를 출력하는 제 2 클램핑 수단;
    제 2 클램핑 수단으로부터 차신호를 샘플링하고 홀딩하여, 샘플링 및 홀드된 차신호를 출력하는 제 2 샘플 홀드 수단을 포함하는 증폭형 고체 촬상 장치.
  7. 제 5항에 있어서, 수평 신호 라인에서의 한쌍의 제 1 출력 신호 및 제 2 출력 신호에서 제 1 출력 신호를 샘플링하여 홀딩하는 제 3 샘플 홀드 수단;
    수평 신호 라인으로부터의 한쌍의 제 1 출력 신호 및 제 2 출력신호에서 제 2 출력 신호를 샘플링 하여 홀딩하는 제 4 샘플 홀드 수단; 및
    제 3 샘플 홀드 수단에 의해 보유된 제 1 출력 신호와 제 4 샘플 홀드 수단에 의해 보유된 제 2 출력 신호 사이의 차신호를 구하여 그 차 신호를 출력하는 계산 수단을 포함하는 증폭형 고체 촬상 장치.
  8. 제 4 항에 있어서, 상기 제어 수단은 제 1 기간의 후반부에서 온되는 제 1 제어 신호 및 수평 선택 스위치가 제 2 기간에서 도통되는 기간에서 온 되는 제 2 제어 신호를 출력하며,
    제 1 제어 신호를 수신하는 하나의 입력 단자, 제 2 제어 신호를 수신하는 다른 입력 단자 및 제 1 샘플 홀드 수단의 샘플 홀드 스위치의 제어 입력 단자에 접속되는 출력 단자를 가진 샘플 홀드 절환 스위치를 포함하는 증폭형 고체 촬상 장치.
  9. 제 4 항에 있어서, 상기 클램핑 스위치와 클램핑 홀드 스위치는 MOS 트랜지스터로 구성되며,
    클램핑 커패시터의 커패시턴스에 대한 클램핑 커패시터에 각각 접속된 클램핑 스위치의 접합부와 샘플 홀드 스위치 접합부의 영역의 합의 비는 샘플 홀드 커패시터의 커패시턴스에 대한 샘플 홀드 커패시터에 접속된 샘플 홀드 스위치의 접합부 영역비와 일치하는 증폭형 고체 촬상 장치.
  10. 제 5 항에 있어서, 모든 수평 선택 스위치들은 제 1 샘플 홀드 수단이 제 1 기간에서 샘플링 및 홀딩을 실행하는 기간에 도통되고,
    제 1 샘플 홀드 수단에 접속된 상기 수평 선택 스위치는 제 1 샘플 홀드 수단이 제 2 기간내에서 클램핑 커패시터의 출력측상의 신호를 샘플링하여 홀드하는 기간에 도통되는 증폭형 고체 촬상 장치.
  11. 제 10 항에 있어서, 부하 접속 스위치를 통해 수평 신호 라인에 접속된 일정 전류 부하가 공급되고
    적어도 모든 수평 선택 스위치들이 도통되는 기간에는 부하 접속 스위치가 오프되는 증폭형 고체 촬상 장치.
  12. 제 5 항에 있어서, 적어도 제 1 샘플 홀드 수단이 제 1 기간에서 샘플링 및홀딩을 실행하는 동안에는 어떠한 수평 선택 스위치들도 도통되지 않고,
    제 1 샘플 홀드 수단에 접속된 수평 선택 스위치는 제 1 샘플 홀드 수단이 제 2 기간내에 클램핑 커패시터의 출력측상의 신호를 샘플링하여 홀드하는 동안에는 도통되지 않는 증폭형 고체 촬상 장치.
KR1020000016659A 1999-03-30 2000-03-30 상관 이중 샘플링 회로 및 그를 이용한 증폭형 고체 촬상장치 Expired - Fee Related KR100354792B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP8883399 1999-03-30
JP11-88833 1999-03-30
JP2000049505A JP3762604B2 (ja) 1999-03-30 2000-02-25 増幅型固体撮像装置
JP2000-49505 2000-02-25

Publications (2)

Publication Number Publication Date
KR20000063085A KR20000063085A (ko) 2000-10-25
KR100354792B1 true KR100354792B1 (ko) 2002-10-05

Family

ID=26430175

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000016659A Expired - Fee Related KR100354792B1 (ko) 1999-03-30 2000-03-30 상관 이중 샘플링 회로 및 그를 이용한 증폭형 고체 촬상장치

Country Status (4)

Country Link
US (1) US6734908B1 (ko)
JP (1) JP3762604B2 (ko)
KR (1) KR100354792B1 (ko)
GB (1) GB2351803B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3851770B2 (ja) * 2000-11-22 2006-11-29 シャープ株式会社 増幅型固体撮像装置
JP3880345B2 (ja) * 2001-08-27 2007-02-14 キヤノン株式会社 差動増幅回路及びそれを用いた固体撮像装置並びに撮像システム
DE10156627A1 (de) * 2001-11-17 2003-05-28 Philips Corp Intellectual Pty Anordnung mit elektrischen Elementen
IL165336A0 (en) * 2002-06-27 2006-01-15 Qualcomm Inc Filtering applicable to digital to analog converter systems
JP4154268B2 (ja) * 2003-03-27 2008-09-24 キヤノン株式会社 撮像装置
EP1610544A1 (en) * 2004-06-25 2005-12-28 STMicroelectronics Limited Readout Circuit for image sensor array
JP2006033632A (ja) * 2004-07-20 2006-02-02 Matsushita Electric Ind Co Ltd 固体撮像装置及びサンプリング回路
JP2006042121A (ja) * 2004-07-29 2006-02-09 Sharp Corp 増幅型固体撮像装置
JP2011091487A (ja) * 2009-10-20 2011-05-06 Panasonic Corp 固体撮像装置
CN106506999B (zh) * 2016-10-18 2020-04-10 天津大学 基于矩匹配的tdi-cmos图像传感器fpn校正方法
JP6798374B2 (ja) * 2017-03-15 2020-12-09 コニカミノルタ株式会社 放射線画像撮影装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05316338A (ja) * 1992-05-08 1993-11-26 Nec Corp サンプルホールド回路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5822900B2 (ja) * 1978-09-25 1983-05-12 株式会社日立製作所 固体撮像装置
JPS6134798A (ja) * 1984-07-25 1986-02-19 Sharp Corp 電荷転送素子の出力信号処理回路
JP3018546B2 (ja) * 1991-03-18 2000-03-13 ソニー株式会社 固体撮像装置
JP3854639B2 (ja) * 1995-08-11 2006-12-06 株式会社 東芝 Ｍｏｓ型固体撮像装置
JPH09260627A (ja) * 1996-03-18 1997-10-03 Sharp Corp 増幅型固体撮像装置
JP3624585B2 (ja) 1996-11-05 2005-03-02 ソニー株式会社 固体撮像装置およびその駆動方法
GB2318473B (en) * 1996-10-17 2000-11-29 Sony Corp Solid state imaging device,signal processing method and camera
US5872470A (en) * 1996-11-29 1999-02-16 Varian Associates, Inc. Pipelined sample and hold circuit with correlated double sampling
JP3544084B2 (ja) 1996-12-10 2004-07-21 シャープ株式会社 増幅型固体撮像装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05316338A (ja) * 1992-05-08 1993-11-26 Nec Corp サンプルホールド回路

Also Published As

Publication number Publication date
GB0007311D0 (en) 2000-05-17
JP2000350106A (ja) 2000-12-15
GB2351803A (en) 2001-01-10
GB2351803B (en) 2001-08-22
JP3762604B2 (ja) 2006-04-05
KR20000063085A (ko) 2000-10-25
US6734908B1 (en) 2004-05-11

Similar Documents

Publication Publication Date Title
KR100555608B1 (ko) 고정 패턴 잡음이 감소된 ｃｍｏｓ 영상 센서
KR100555609B1 (ko) 개선된 곡선인자를 가진 ｃｍｏｓ 영상 센서
JP4206134B2 (ja) Ｃｍｏｓ画像センサに対する直流オフセット及び利得訂正
KR100279959B1 (ko) 모션검출고체촬상장치
US6128039A (en) Column amplifier for high fixed pattern noise reduction
US6963371B2 (en) Image pickup apparatus including a plurality of pixels, each having a photoelectric conversion element and an amplifier whose output is prevented from falling below a predetermined level
US8648949B2 (en) Solid-state imaging apparatus and driving method, in which pseudosignals from an amplifier are suppressed, and in which fixed pattern noises and shading are reduced
US6166767A (en) Active solid-state imaging device which effectively suppresses fixed-pattern noise
KR100354792B1 (ko) 상관 이중 샘플링 회로 및 그를 이용한 증폭형 고체 촬상장치
US4875098A (en) Output signal processing circuit for CCD register
US20110292264A1 (en) Solid-state imaging device and imaging apparatus including the same
KR100321388B1 (ko) 증폭형 고체 촬상장치
US5796431A (en) Solid-state image pickup device and driving method thereof
JPH07264491A (ja) 固体撮像装置の出力回路
KR100362875B1 (ko) 증폭형 고체 촬상장치
US20130037696A1 (en) Imaging apparatus and driving method of the imaging apparatus
US7372489B2 (en) Signal processing circuit and solid-state image pickup device
KR100414986B1 (ko) 샘플링회로 및 이를 이용한 증폭형 고체촬상장치
JP2008035395A (ja) 固体撮像装置
JPH09284658A (ja) 固体撮像素子
JP2006025451A (ja) 相関２重サンプリング回路およびそれを用いた増幅型固体撮像装置
JPH11313256A (ja) 増幅型固体撮像装置
Hoekstra et al. Memory read-out approach for a 0.5-um CMOS image sensor
JPH11103419A (ja) 増幅型固体撮像装置、その駆動方法及び物理量分布検知半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

FPAY Annual fee payment

Payment date: 20110811

Year of fee payment: 10

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

FPAY Annual fee payment

Payment date: 20120821

Year of fee payment: 11

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20130918

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20130918

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000