KR100393473B1 - 팬 아웃 버퍼용 전하 공유 회로 - Google Patents

팬 아웃 버퍼용 전하 공유 회로 Download PDF

Info

Publication number
KR100393473B1
KR100393473B1 KR10-2000-0002312A KR20000002312A KR100393473B1 KR 100393473 B1 KR100393473 B1 KR 100393473B1 KR 20000002312 A KR20000002312 A KR 20000002312A KR 100393473 B1 KR100393473 B1 KR 100393473B1
Authority
KR
South Korea
Prior art keywords
buffer
output
circuit
fan out
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR10-2000-0002312A
Other languages
English (en)
Other versions
KR20010006580A (ko
Inventor
루이스제이.메일러시
Original Assignee
페어차일드 세미컨덕터 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 페어차일드 세미컨덕터 코포레이션 filed Critical 페어차일드 세미컨덕터 코포레이션
Publication of KR20010006580A publication Critical patent/KR20010006580A/ko
Application granted granted Critical
Publication of KR100393473B1 publication Critical patent/KR100393473B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00323—Delay compensation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10—Aspects relating to interfaces of memory device to external buses
    • G11C2207/108—Wide data ports

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명은 팬 아웃 버퍼로부터 나온 출력신호를 동기화하기 위한 디스큐 회로에 관한 것이다. 상기 회로는 버퍼의 출력 노드 각각에 연결된 하나의 용량성 요소를 포함한다. 또한 개개의 용량성 요소는 공통 플로팅 버스에 연결된다. 상기 용량성 요소는 캐패시터가 바람직하며, 상기 공통 플로팅 버스는 임의의 전력 레일로부터 전기적으로 분리된다. 상기 버스는 폴리실리콘 혹은 금속으로 형성될 수 있다.

Description

팬 아웃 버퍼용 전하 공유 회로{CHARGE SHARING CIRCUIT FOR FANOUT BUFFER}
본 발명은 팬 아웃 버퍼에 관한 것이다. 특히 본 발명은 다수의 동기 화된 출력을 제공하기 위해 설계된 팬 아웃 버퍼에 관한 것이다. 보다 특히, 본 발명은 출력 동기화를 보장하기 위해 팬 아웃 버퍼에 연결 가능한 전하 공유 회로에 관한 것이다.
전자 회로 버퍼들은 부하회로를 제어하기 위해 설계된 회로의 동작에 영향을 주는 것으로부터 부하회로를 분리하는 데 이용된다. 즉 상기 버퍼들은 구동회로와 구동되는 회로간에 인터페이스를 제공한다. 버퍼는 필요할 경우 신호들이 구동회로로부터 하나 또는 그 이상의 부하에 전달되는 것을 보장하기 위해 설계된다. 특히 팬 아웃 버퍼는 하나 또는 그 이상의 입력회로로부터 다수의 출력 회로를 분리하기 위해 설계된다. 대부분의 예들에서, 팬 아웃 버퍼는 논리회로로부터 병렬로 연결된 다수의 출력노드에 신호 논리(디지털)신호를 전송하는데 이용된다.
팬 아웃 버퍼를 응용하기 위한 여러 가지 가능성이 존재함을 알 수 있다. 일반적으로 컴퓨팅 시스템에 공통적으로 이용되는 팬 아웃 버퍼의 한 부류는 클록 버퍼이다. 팬 아웃 클록 버퍼는 단일 타이밍 신호를 다수의 부하 회로에 공급한다.클록 타이밍 신호는 상기 타이밍 신호를 임의 수의 부하에 차례로 공급하는 팬 아웃 버퍼에 전달되는데, 상기 임의 수의 부하는 레지스터, 메모리, 하부 인터페이스 및 외부 주변장치를 포함하며, 이에 제한되지 않는다. 이상적으로, 특히 고속의 데이터 전송 시스템에서, 버퍼는 하부의 의도적인 왜곡신호가 특정 신호로 분할되든 말든 팬 아웃된 신호 모두를 동기화 된 클록 구동기에서 떠나도록 설계된다. 팬 아웃 버퍼로부터 나온 동기화된 신호는 여러 컴퓨팅 작업이 알맞게 조정되어지는 지를 보장한다. 또한 고속 시스템에서 상기 동기화 신호는 데이터 전송 속도가 신호 인식 목적을 위해 알맞게 조정되어지는 지를 보장한다.
불행하게도, 실제로 여러이유 가운데서, 제조변형, 및 온도와 부하 차는 평탄하지 않은 팬 아웃 신호 왜곡(skewing)을 일으킨다. 즉, 버퍼로부터 전송된신호는 다른 로드보다는 한 로드에 의해 더 빨리 수신될 수 있다. 신호 전송 속도의 변화는 데이터 손실 뿐아니라 중요한 작업 조정 문제를 일으킬 수 있으며, 이러한 두가지 발생을 피하는 것이 바람직하다. 따라서 신호 동기화를 보장할 수 있는 팬 아웃 버퍼를 제공하는 것은 가치가 있다.
이러한 문제를 해결하는데 있어서의 시도는 어떤 성공을 경험해야 한다. 한가지 해결점은 하나의 노드와 관련된 변형이 모두에 의해 공유되도록 팬 아웃 버퍼의 출력 노드 모두를 서로 결합하는 것을 포함한다. 그러나, 이러한 배선은 모든 노드들이 하나의 노드에 적용된 파괴를 공유할 수 있는 점에서 불리한 상태를 유발할 수 있다. 특히, 모든 버퍼 출력을 위한 직류 경로는 하나의 노드가 DC쇼트에 영향을 받는 경우처럼 발전될 수 있다. 그러한 경우에 하나의 쇼트는 상기 쇼트된 노드와 결합된 모든 출력 노드를 과 부하시키는 전압을 갖는다. 예를들어, 이것은 회로기판이 파워-업 시스템에 삽입되고 쇼트가 상기 실제 삽입에 의해 발생되는 경우 후면 인터페이스에서 일어날 수 있다. 상기 인터페이스에 연결된 모든 기판은 팬 아웃 버퍼에 차례로 연결되며 쇼트를 경험할 것이다. DC경로와 관련된 전압위험이 주어질 때, 팬 아웃 버퍼 회로들의 단순한 결합은 왜곡 문제에 대한 해결로 부적합하다.
고려해 온 다른 해결점은 미국특허 제5,481,209호에서 림(LIM)등에 의해 개시된 스큐-최소화 회로를 포함한다. 림은 출력 부하를 분배하기 위해 보조적인 위스커(whisker)응용을 기술한다. 어떤 용량성 결합이 제공되지만, 초점은 원래의 링으로부터 여러 거리를 두고 부하에 신호를 분배하기 위해 유기적으로 된 보조 시스템의 이용에 있다. 상기 림 회로의 명백한 목적은 여러 부하와 클록 인터페이스간의 거리를 같게 하는 것이다. 용량성 조정은 특정한 보조를 맞추는데 이용될 수 도 있고 또는 이용되지 않을 수도 있다. 림 회로는 제조 및 온도 변형 문제를 다루지 않는다. 상기 위스커의 용량성 효과는 이를테면 본 발명의 초점인 팬 아웃 버퍼를 신속히 스위칭 하는 것이, 비교적 신속한 스위칭(에지 속도)시스템에 관련하고 있음에 주목해야한다. 더 느린 에지 속도를 갖는 회로는 이러한 위스커의 용량성 효과와 관련이 없을 수 도 있다. 림 회로는 일정한 에지 속도를 개선하기 위해 단일 부하 구조 모두에 구성되어야 만 한다. 이것은 회로 시간 및/또는 레이아웃 변경에 있어서 변화를 요구 할 수 있다. 따라서 이것은 그 자체를 타이밍 문제에 대해 증가된 감수성을 제공한다. 어쨌든 분배 링과 관련된 주문형 보조 위스커의 적용은값비싼 반도체 기판 공간을 차지한다.
종래의 기술은 수용할 수 있고 신뢰할 수 있는 팬 아웃 버퍼 출력 신호의 동기화를 제공하는 회로를 설명하는데 부족하다. 출력에서 종래의 시도는 디스큐잉(deskewing)이 비교적 복잡한 활성 트랜지스터 회로의 이용과 관련하고 있음을 주목해야 할 것이다. 용량성 부하 공유에 대한 언급은 활성 회로의 제2차적 특징 같은 것에 주로 관련되어 있다.
필요한 것은 팬 아웃 동기화를 제공하는 회로이다. 또한 필요한 것은 모든 버퍼 출력을 서로 연결함으로써 야기된 DC쇼트와 관련된 위험을 제거하는 회로이다. 또한 필요한 것은 비교적 작은 양의 기판 레이아웃 공간을 형성하는데 비교적 간단하고 또한 그 공간을 차지하는 팬 아웃 동기화 회로이다.
본 발명의 목적은 팬 아웃 버퍼 출력 신호를 동기화하는 회로를 제공하는 것이다. 또한 본 발명의 목적은 하나 또는 그 이상의 출력 버퍼 노드와 관련된 변형에 의해 생긴 나쁜 결과에 연계하는 DC쇼트 혹은 어떤 다른 종류의 출력 신호를 발생시키지 않는 그러한 회로를 제공하는 것이다. 끝으로, 본 발명의 목적은 비교적 작은 양의 기판 레이아웃 공간을 형성하는데 비교적 간단하고 또한 그 공간을 차지하는 팬 아웃 동기화 회로를 제공하는 것이다.
도1은 본 발명의 출력 버퍼 신호 동기 회로의 개략적인 다이어그램도.
도2는 가장 빠른 신호가 가장 느린 신호보다 1나노초 이상 더 빠르도록 4개의 입력신호가 의도적으로 왜곡되어 있는 종래의 팬 아웃 버퍼의 출력에서 신호를 예시하는 파형 세트 도면.
도3은 각각의 출력과 공통 버스에 연결된 본 발명의 용량성 요소만으로 도2에 도시한 파형을 나타내는데 이용되는 동일 팬 아웃 버퍼의 출력에서 신호를 나타내는 파형 세트도면.
도4는 가장 빠른 신호가 가장 느린 신호보다 500 나노초 이상 더 빠르도록 4개의 신호가 의도적으로 왜곡되어 있는 종래의 팬 아웃 버퍼의 출력에서 신호를 예시하는 파형 세트 도면.
도5는 각각의 출력과 공통 버스에 연결된 본 발명의 용량성 요소만으로 도4에 도시한 파형을 나타내는데 이용되는 동일 팬 아웃 버퍼의 출력에서 신호를 예시하는 파형 세트도면.
도6은 4개의 입력 신호가 다른 전송 속도와 다른 에지 속도에 의해 의도적으로 왜곡되어있는 종래의 팬 아웃 버퍼의 출력에서 신호를 예시하는 파형 세트 도면.
도7은 각각의 출력과 공통 버스에 연결된 본 발명의 용량성 요소만으로 도2에 도시한 파형을 나타내는데 이용되는 동일 팬 아웃 버퍼의 출력에서 신호를 예시하는 파형 세트도면.
본 발명에서 달성되는 이러한 목적과 다른 목적은 전송, 수신, 및 한 위치에서 다른 위치로 이동하는 데이터, 정보 등의 변환에 공통적으로 이용되는 형태의현존하는 팬 아웃 버퍼 출력 노드와 연결 가능한 서브-회로의 도입을 통해 달성된다. 본 발명의 서브-회로는 팬 아웃 버퍼의 출력 노드 각각에 연결된 용량성 요소를 포함한다. 상기 용량성 요소의 각각은 공통 버스에 의해 함께 연결된다. 공통 버스는 시스템의 고 전압 출력 레일 또는 저 전압 출력 레일을 포함하는 어떤 전력 핀과 결합되지 않는다는 점에서 플로팅 버스가 바람직하다.
공통링크로서 플로팅 버스의 이용은 DC쇼트가 모든 버퍼 출력 양단에서 나타나지 않음을 보장한다. 더욱이, 저-전압 레일(접지)에 용량성 요소를 연결하지 않기 때문에 상기 요소들은 버퍼상의 부하로서 작동하지 않는다. 전력레일과의 연결은 전달과 시간 변화를 포함하는 노이즈 및 지터와 관련된 문제를 증가시킨다. 또한 그것이 합성 출력 드레인, 증가된 열, 및 이와 관련한 신뢰성을 감소시키기 때문에 출력 레일에 연결함으로서 생긴 부가의 출력 부하를 피하는 것이 바람직하다. 이것은 예컨데 랩탑 컴퓨터에 제한되지 않지만 이를 포함하는 저-전력 시스템과 특히 관련이 있다.
단순히 캐패시터 혹은 어떤 다른 적합한 전하 조정기가 될 수 있는 용량성 요소의 공통 버스와의 연결은 균일한 집합체를 형성한다. 특히 더 빠른 개개의 출력신호는 느린 상태에 있으며, 더 느린 신호는 그 각각의 용량성 요소를 지나는 점에서 개개의 출력이 다른 버퍼 출력 모두와 동일한 신호 속도를 발생하도록 가속된다. 사실상, 더 빠른 신호는 공통버스를 통해 더 느린 신호와 관련된 노드의 용량성 요소를 충전시키기 위해 동작한다.
본 발명의 용량성 연결 배치는 이러한 요소에 대해 선택된 캐패시턴스의 작용으로 버퍼의 출력 신호를 형성하는데 이용될 수 있다. 기판 레이아웃 공간이 수요가 많을 때, 용량성 요소의 크기는 그에 따라 조정될 수 있다. 그럼에도 불구하고, 그러한 변경은 단지 신호 속도의 조정을 초래할 수 있다. 신호 동기화는 모든 출력 양단에서 존속할 것이다. 물론, 더 빠른 신호가 느려지는 범위는 개개의 환경에서 고려되어야 만하며 그 결과 그러한 신호의 용량성 조정에 어떤 한계가 있게 된다.
본 발명은 특히 동위상으로 있는 신호에 적합하다. 그러한 점에서, 본 발명은 신호 동기화를 필요로 하는 어떤 다른 시스템에 있어서 그 유용성을 본 기술의 당업자라면 쉽게 알 수 있지만, 클록 분배 회로에 있어서 특수한 적응 가능성을 갖는다. 위상이 다른 출력은 본 발명의 연결된 용량성 요소를 이용하여 동기화 하는데 적합하지 않음을 주목해야 한다.
본 발명의 다른 목적 및 이점은 본 발명에 따른 다음 설명의 도면으로부터 명확해질 것이라는 것은 당연하다.
실시예
도1에 나타낸 바와 같이, 본 발명의 동기화 된 팬 아웃 버퍼 회로(10)는 증폭기(A1,A2 및 A3)에 의해 예시된 다수의 증폭기를 가진 종래 버퍼(20)를 포함한다. 버퍼는 고-전압 출력 레일(Vcc)과 저-전압 출력 레일(GND)간의 연결에 의해 전력공급 된다. 개개의 증폭기들은 버퍼 입력 신호 노드에 연결된 입력 노드와 버퍼 출력 신호 노드에 연결된 출력 노드를 갖는다. 개개의 입력 노드는 다수의 입력 신호 노드로 분할된 공통 외부 입력 신호, 또는 실질적으로 다수의 동기화 된 입력 신호 장치와 결합될 수 있다. 예시적인 목적을 위해 도1에 나타낸 회로에서, 제1의 버퍼 입력 신호 노드(IN1)는 증폭기(A1)에 연결되고, 제2의 버퍼 입력 신호 노드(IN2)는 증폭기(A2)에 연결되며, n번째 버퍼 입력 신호 노드(INn)는 증폭기(An)에 연결된다. 유사하게 제1의 버퍼 출력 신호 노드(OUT1)는 증폭기(A1)에 연결되고, 제2의 버퍼 출력 신호 노드(OUT2)는 증폭기(A2)에 연결되며, 또한 n번째 버퍼 출력 신호 노드(OUTn)는 증폭기(An)에 연결된다. "n"이라는 명칭은 팬아웃 버퍼(20)와 결합된 팬 아웃 노드의 전체 수를 지시하기 위해 이용되는 3 또는 그 이상의 어떤 적합한 수를 나타낸다. 단일 입력은 증폭기에 입력을 생성하는데 이용 될 수 있음을 주목해야 한다.
본 발명의 회로(10)의 중요한 특징은 요소(OUT1, OUT2, 및 OUTn)로서 도1에서 나타낸 버퍼 출력 신호 노드의 수에 해당하는 다수의 용량성 요소의 버퍼(20)에 대한 부가이다. 특히 개개의 용량성 요소는 용량성 요소(C1)가 OUT1에 연결되고, C2가 OUT2에 연결되며, 또한 Cn가 OUTn에 연결되도록 버퍼 출력 신호 노드중 한 노드에 연결된 노드를 갖는다. 끝으로 개개의 용량성 요소의 반대 측 노드는 공통 버스(30)에 연결된다.
용량성 요소는 선택 가능한 캐패시턴스를 가진 캐패시터가 바람직하다. 일반적으로 많은 디지털 응용의 경우에, 상기 캐패시턴스는 약 10피코 패럿 정도일수 있다. 물론, 이것은 특수한 응용의 경우에 그 이하 또는 그 이상 일 수 있다. 용량성 요소들은 버퍼(20)의 나머지와 결합하여 형성될 수 있으며, 또는 회로(10)의 그일부에 외부적으로 형성될 수 있다. 공통버스(30)는 대부분의 표준 반도체 제조 공정의 일부로서 폴리실리콘 또는 금속으로 바람직하게 형성될 수 있다. 대안으로 디바이스는 외부 수단, 이를테면 표준 리드에 의해 하나 또는 그 이상의 팬 아웃 버퍼에 연결되는 독립 회로일 수 있다. 그런 방법으로, 본 발명의 디바이스는 전달 지연이 다른 방법으로 독립적이고 관련이 없는 버퍼에 대해 조정될 수 있도록 다른 방법으로 독립 버퍼 회로의 타이밍을 균등하게 하는데 이용될 수 있다. 설명한 바와 같이, 디바이스는 타이밍에 영향을 주는 다른 변형 뿐 아니라 이종 시스템과 관련된 제조 변형의 효과를 최소화시킨다. 공통버스는 임의의 DC결합을 제거하고 버퍼(20)의 부하를 최소화하기 위해 고-전압 레일(Vcc) 및 저-전압 레일(GND)로부터 분리됨을 주목해야 한다.
회로(10)의 용량성 요소의 이용과 관련된 이점은 도2-7에서 나타낸 파형과 관련하여 알 수 있다. 도2에서 서로 다른 전송 속도를 갖는 4개의 입력 신호는 팬 아웃 버퍼, 이를테면 본 발명의 용량성 요소가 없는 버퍼(20)의 저-고- 전이-신호 출력으로 알 수 있다. 파(40)로서 알 수 있는 가장 빠른 출력 신호는 파(41)로서 알 수 있는 가장 느린 신호보다 1 나노초 이상 약간 더 빠른 전송 속도를 갖는다. 도2의 파형과 관련된 4개의 팬 아웃 버퍼 출력 노드중 각각의 한 노드에, 그리고 공통버스, 이를테면 버스(30)에 각각 연결되는 4개의 용량성 요소의 부가는 도3에 나타낸 파형을 초래한다. 모든 신호들은 단지 0.2나노초에 대하여 파(40)와 파(41)간의 왜곡과 함께, 본질적으로 같은 속도로 전이하고 있음을 알 수 있다.
상기 연결된 용량성 요소를 갖는 종래의 버퍼 출력 및 그와 동일한 버퍼의다른 비교는 도4 및 도5에 나타내었다. 도4에서, 서로 다르지만 도2의 신호와 관련된 속도보다는 덜 뚜렷한 전송 속도의 4개의 입력 신호는 팬 아웃 버퍼, 이를테면 본 발명의 용량성 요소가 없는 버퍼(20)의 저-고-전이-신호 출력으로서 알 수 있다. 파(50)로서 알수 있는 가장 빠른 출력 신호는 파(51)로서 알 수 있는 가장 느린 신호보다 500 피코초 이상 약간 더 빠른 전송 속도를 갖는다. 도4의 파형과 관련된 4개의 팬 아웃 버퍼 출력 노드중 각각의 한 노드에, 그리고 공통 버스, 이를테면 버스(30)에 각각 연결되는 4개의 용량성 요소의 부가는 도5에 나타낸 파형을 초래한다. 모든 신호들은 무시할 수 있는 파(50)와 파(51)간의 왜곡과 함께 본질적으로 같은 속도로 전이하고 있음을 알 수 있다.
버퍼의 출력 노드에 용량성 요소를 적용하는 3번째 이점은 도6 및 도7과 관련해서 나타내었다. 도6에서, 서로 다른 전송 및 전이 에지 속도를 갖는 4개의 입력 신호는 팬 아웃 버퍼, 이를테면 본 발명의 용량성 요소가 없는 버퍼(20)의 저-고-전이-신호 출력으로 알 수 있다. 파(60)로서 알 수 있는 가장 빠른 출력 신호는 파(61)로서 알 수 있는 가장 느린 신호보다 약 7.5 나노 초 더 빠른 전송 속도를 갖는다. 도6의 파형과 관련된 4개의 팬 아웃 버퍼 출력 노드중 각각의 한 노드에, 그리고 공통버스, 이를테면 버스(30)에 각각 연결되는 4개의 용량성 요소의 부가는 도7에 나타낸 파형을 초래한다. 모든 신호들은 무시할 수 있는 파(60)와 파(61)간의 왜곡과 함께, 본질적으로 같은 속도로 전이하고 있음을 알 수 있다. 더욱이, 서로 다른 에지 속도는 도1에 나타낸 본 발명의 배치에서 공통-버스-결합 용량성 요소를 이용하여 실질적으로 해결된다.
본 발명은 팬 아웃 버퍼로부터 다수의 출력을 디스큐잉하는 회로이다. 상기 회로는 변화하는 출력 신호 전이 속도를 활성적으로 동기화 한다. 이것은 버퍼의 개개의 출력 노드에 결합된 하나의 용량성 요소를 포함한다. 개개의 용량성 요소는 고-전압 및 저-전압 출력 레일로부터 분리되는 공통 플로팅 버스에 결합된다.
본 발명은 팬 아웃 버퍼 출력 신호를 동기화하는 회로에서, 팬 아웃 버퍼 출력 노드에 연결 가능한 서브-회로를 제공함으로서, 하나 또는 그 이상의 출력 버퍼 노드가 서로 연결되어 야기된 DC쇼트와 그에 관련된 다른 종류의 출력 신호가 발생하지 않게 되고, 또한 비교적 작은 양의 기판 레이 아웃 공간을 형성하는 데 비교적 간단하며 그 공간을 차지하는 팬 아웃 동기화 회로가 달성된다.
여기에 기술된 본 발명의 바람직한 실시예는 단지 예시적인 것 일 뿐이다. 본 발명의 설계 및 이용에 있어서 여러 변경 및 등가물은 개시된 본 발명의 의도된 범위 및 분야로부터 벗어남이 없이 다음의 청구항을 통해 예측 될 것이다.

Claims (15)

  1. 적어도 하나의 입력 노드와 다수의 출력 노드를 구비하고, 전원공급단 및 접지단과의 연결을 통하여 전력을 공급받는, 팬 아웃 버퍼와 관련된 출력 신호를 동기화하는 디스큐(deskew) 회로에 있어서,
    상기 디스큐 회로는 개개의 출력 노드에 대해 그에 연결된 제1 노드를 갖는 용량성 요소를 포함하고, 또한 개개의 용량성 요소는 공통 플로팅 버스에 연결된 제2 노드를 갖는 것을 특징으로 하는 디스큐 회로.
  2. 제1항에 있어서, 상기 개개의 용량성 요소는 캐패시터인 것을 특징으로 하는 디스큐 회로.
  3. 제2항에 있어서, 상기 개개의 캐패시터는 약 10 피코패럿의 캐패시턴스를 갖는 것을 특징으로 하는 디스큐 회로.
  4. 제1항에 있어서, 상기 개개의 용량성 요소는 상기 버퍼와 일체로 형성되는 것을 특징으로 하는 디스큐 회로.
  5. 제1항에 있어서, 상기 개개의 용량성 요소는 버퍼와 분리되어 제조되는 것을 특징으로 하는 디스큐 회로.
  6. 제1항에 있어서, 상기 공통 플로팅 버스는 고-전압 전력 레일 및 저-전압 전력 레일로부터 전기적으로 분리되는 것을 특징으로 하는 디스큐 회로.
  7. 제6항에 있어서, 상기 공통 플로팅 버스는 폴리실리콘으로 형성되는 것을 특징으로하는 디스큐 회로.
  8. 제6항에 있어서, 상기 공통 플로팅 버스는 금속으로 형성되는 것을 특징으로하는 디스큐 회로.
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
KR10-2000-0002312A 1999-01-20 2000-01-19 팬 아웃 버퍼용 전하 공유 회로 Expired - Fee Related KR100393473B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/234,267 US6172528B1 (en) 1999-01-20 1999-01-20 Charge sharing circuit for fanout buffer
US09/234,267 1999-01-20

Publications (2)

Publication Number Publication Date
KR20010006580A KR20010006580A (ko) 2001-01-26
KR100393473B1 true KR100393473B1 (ko) 2003-08-06

Family

ID=22880652

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0002312A Expired - Fee Related KR100393473B1 (ko) 1999-01-20 2000-01-19 팬 아웃 버퍼용 전하 공유 회로

Country Status (3)

Country Link
US (1) US6172528B1 (ko)
EP (1) EP1022744A1 (ko)
KR (1) KR100393473B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10677784B2 (en) 2015-11-19 2020-06-09 Lg Chem, Ltd. Apparatus for manufacturing display module

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6356115B1 (en) * 1999-08-04 2002-03-12 Intel Corporation Charge sharing and charge recycling for an on-chip bus
US6791551B2 (en) 2000-11-27 2004-09-14 Silicon Graphics, Inc. Synchronization of vertical retrace for multiple participating graphics computers
US6809733B2 (en) 2000-11-27 2004-10-26 Silicon Graphics, Inc. Swap buffer synchronization in a distributed rendering system
US6831648B2 (en) * 2000-11-27 2004-12-14 Silicon Graphics, Inc. Synchronized image display and buffer swapping in a multiple display environment
US7016998B2 (en) * 2000-11-27 2006-03-21 Silicon Graphics, Inc. System and method for generating sequences and global interrupts in a cluster of nodes
US8132040B1 (en) 2007-10-25 2012-03-06 Lattice Semiconductor Corporation Channel-to-channel deskew systems and methods
US20230364968A1 (en) * 2022-05-12 2023-11-16 Ford Global Technologies, Llc Compute cluster for automotive cooling fan control

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4393315A (en) 1981-05-18 1983-07-12 Sperry Corporation High-gain stabilized converter
US4625127A (en) 1984-08-06 1986-11-25 Advanced Micro Devices, Inc. High-fanout clock driver for low level gates
JP2622612B2 (ja) 1989-11-14 1997-06-18 三菱電機株式会社 集積回路
US5010260A (en) 1989-12-19 1991-04-23 Texas Instruments Incorporated Integrated circuit furnishing a segmented input circuit
US5258660A (en) 1990-01-16 1993-11-02 Cray Research, Inc. Skew-compensated clock distribution system
US5077676A (en) 1990-03-30 1991-12-31 International Business Machines Corporation Reducing clock skew in large-scale integrated circuits
JPH04132309A (ja) 1990-09-22 1992-05-06 Mitsubishi Electric Corp 出力バッファ回路
JP3238395B2 (ja) 1990-09-28 2001-12-10 株式会社東芝 半導体集積回路
US5124578A (en) 1990-10-01 1992-06-23 Rockwell International Corporation Receiver designed with large output drive and having unique input protection circuit
US5162672A (en) 1990-12-24 1992-11-10 Motorola, Inc. Data processor having an output terminal with selectable output impedances
US5343096A (en) 1992-05-19 1994-08-30 Hewlett-Packard Company System and method for tolerating dynamic circuit decay
US5481209A (en) 1993-09-20 1996-01-02 Lsi Logic Corporation Clock distribution and control in an integrated circuit
JPH0793386A (ja) 1993-09-28 1995-04-07 Fujitsu Ltd Ｌｓｉ実装設計システム
JP2684976B2 (ja) 1993-11-24 1997-12-03 日本電気株式会社 半導体装置
US5430398A (en) 1994-01-03 1995-07-04 Texas Instruments Incorporated BiCMOS buffer circuit
US5457407A (en) 1994-07-06 1995-10-10 Sony Electronics Inc. Binary weighted reference circuit for a variable impedance output buffer
US5600261A (en) * 1994-10-05 1997-02-04 Cypress Semiconductor Corporation Output enable access for an output buffer
US5661427A (en) * 1994-10-05 1997-08-26 Micro Linear Corporation Series terminated clock deskewing apparatus
US5986489A (en) * 1996-04-03 1999-11-16 Cypress Semiconductor Corp. Slew rate control circuit for an integrated circuit
US5719862A (en) * 1996-05-14 1998-02-17 Pericom Semiconductor Corp. Packet-based dynamic de-skewing for network switch with local or central clock
US5838177A (en) 1997-01-06 1998-11-17 Micron Technology, Inc. Adjustable output driver circuit having parallel pull-up and pull-down elements
US5841296A (en) 1997-01-21 1998-11-24 Xilinx, Inc. Programmable delay element

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10677784B2 (en) 2015-11-19 2020-06-09 Lg Chem, Ltd. Apparatus for manufacturing display module

Also Published As

Publication number Publication date
US6172528B1 (en) 2001-01-09
KR20010006580A (ko) 2001-01-26
EP1022744A1 (en) 2000-07-26

Similar Documents

Publication Publication Date Title
EP0834814B1 (en) Signal-transfer system and semiconductor device for high speed data transfer
US5019724A (en) Noise tolerant input buffer
US20110133772A1 (en) High Performance Low Power Output Drivers
US20110133780A1 (en) High performance low power output drivers
US5278467A (en) Self-biasing input stage for high-speed low-voltage communication
US6801071B1 (en) Semiconductor integrated circuit device with differential output driver circuit, and system for semiconductor integrated circuit device
JPH10293636A (ja) 伝送線における容量結合を減少させるための交互配置インバータ
KR100393473B1 (ko) 팬 아웃 버퍼용 전하 공유 회로
US7005891B2 (en) Data transmission circuit for universal serial bus system
US20100237904A1 (en) High Performance Output Drivers and Anti-Reflection Circuits
JPS6341918A (ja) 集積回路クロックバスシステム
EP1533677B1 (en) Multiple mode clock receiver
US6798265B2 (en) Low jitter external clocking
US6294933B1 (en) Method and apparatus for low power differential signaling to reduce power
US5485107A (en) Backplane driver circuit
US6967505B2 (en) Input circuit
JP3201276B2 (ja) 信号伝送回路
JP2002204154A (ja) 終端回路およびその方法
US6310493B1 (en) Semiconductor integrated circuit
JP3073547B2 (ja) クロック分配回路
US20030146434A1 (en) Semiconductor memory device
US7030664B2 (en) Half-rail differential driver circuit
US20030079111A1 (en) Device for linking a processor to a memory element and memory element
US6414539B1 (en) AC timings at the input buffer of source synchronous and common clock designs by making the supply for differential amplifier track the reference voltage
US7002389B2 (en) Fast static receiver with input transition dependent inversion threshold

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

FPAY Annual fee payment

Payment date: 20110712

Year of fee payment: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20120723

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20120723

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000