KR100483003B1 - 반도체 메모리 장치 - Google Patents

반도체 메모리 장치 Download PDF

Info

Publication number
KR100483003B1
KR100483003B1 KR10-2002-0044389A KR20020044389A KR100483003B1 KR 100483003 B1 KR100483003 B1 KR 100483003B1 KR 20020044389 A KR20020044389 A KR 20020044389A KR 100483003 B1 KR100483003 B1 KR 100483003B1
Authority
KR
South Korea
Prior art keywords
bit line
signal
voltage
self refresh
refresh mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR10-2002-0044389A
Other languages
English (en)
Other versions
KR20040011054A (ko
Inventor
이일호
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2002-0044389A priority Critical patent/KR100483003B1/ko
Publication of KR20040011054A publication Critical patent/KR20040011054A/ko
Application granted granted Critical
Publication of KR100483003B1 publication Critical patent/KR100483003B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 발명은 반도체 메모리 장치에 관한 것으로서, 보다 상세하게는 정상동작 모드에서는 승압전압(VPP)을 이용하여 비트라인 균등화 신호(BLEQ)를 제어하고, 셀프 리프레쉬 모드에서는 공급전원전압(VDD)을 이용하여 비트라인 균등화 신호(BLEQ)를 제어하도록 구성된다.
따라서, 본 발명에 따른 반도체 메모리 장치는, 셀프 리프레쉬 모드시 소모되는 전류량을 최소화시켜 저전력을 실현 할 수 있는 효과가 있다.

Description

반도체 메모리 장치{Semiconductor Memory device}
본 발명은 반도체 메모리 장치에 관한 것으로서, 보다 상세하게는 정상동작 모드에서는 승압전압(VPP)을 이용하여 비트라인 균등화 신호(BLEQ)를 제어하고, 셀프 리프레쉬 모드에서는 공급전원전압(VDD)을 이용하여 비트라인 균등화 신호(BLEQ)를 제어함으로써, 셀프 리프레쉬 모드시의 소모전력을 최소화하도록 하는 반도체 메모리 장치에 관한 것이다.도 1을 참조하여 종래의 반도체 메모리 장치를 설명하면, 종래의 반도체 메모리 장치는 비트라인 균등화신호(BLEQ) 구동부(1)와 한쌍으로 구성되는 비트라인(BL), 비트바라인(BLB)과, 비트라인 균등화신호(BLEQ)에 의해 제어되는 비트라인 균등화 회로(3), 비트라인 센스 앰프(5)를 포함한다.
삭제
비트라인 균등화 회로(3)는 쓰기(write)나 읽기(read) 동작 후에 비트라인(BL)과 비트바 라인(BLB)을 비트라인 프리차지 전압(VBLP) 레벨로 프리자치(precharge) 시키는 프리차지 엔모스 트랜지스터(PTR1, PTR2)와 균등 엔모스 트랜지스터(EQTR)를 구비한다.
이와 같이, 비트라인 균등화 회로(3)는 비트라인 균등화 신호(BLEQ)가 하이(High) 레벨이 되면 엔모스 트랜지스터(PTR1, PTR2, EQTR)가 턴 온(turn on)되어 비트라인(BL)과 비트바 라인(BLB)이 모두 비트라인 프리차지 전압(VBLP)으로 균등화된다.
비트라인 균등화신호 구동부(1)는 공급전원전압(VDD)을 인가받아 승압전압(VPP)을 발생시키는 승압전압 발생부(7)와, 프리차지신호(PCG)에 의해 제어되어 승압전압(VPP)을 비트라인 균등화신호(BLEQ)에 실어 보내는 엔모스 트랜지스터(N1)를 구비한다.
여기서, 비트라인 균등화신호(BLEQ)에 실어 보내는 승압전압(VPP)은 공급전원전압(VDD)보다 높은 전압이기 때문에, 프리차지 트랜지스터(PTR1, PTR2)와 균등화 트랜지스터(EQTR)의 동작을 수행할 때 많은 전류가 소모된다.
이러한 전력소모는 반도체 메모리의 정상 동작 시뿐만 아니라 리프레쉬 동작 시에도 발생하는데, 특히 셀프 리프레쉬 동작 시에 많은 전력이 소모된다.
일반적으로, 셀프 리프레쉬(self-refresh)란 디램(dynamic random access memory: DRAM) 등의 반도체 메모리장치가 대기상태에서 메모리 셀내에 저장된 데이터를 유지하기 위해 자체적으로 내부에서 일정주기를 갖고 리프레쉬를 수행하는 것을 의미한다.
이때, 리프레쉬 동작이란 메모리 셀에 저장된 데이터를 보존하기 위해 워드라인을 인에이블시켜 다시 비트라인 센스앰프에서의 센싱을 거쳐 데이터를 셀에 재저장하는 동작을 의미하며, 디램 등의 메모리동작에 있어서 셀프 리프레쉬 동작모드는 컴퓨터를 장시간 사용하지 않을 경우 내부적으로 소모되는 전류량을 최소화하기 위해 동작하는 모드이다.
이와같이, 종래에는 정상 모드 동작 시와 셀프 리프레쉬 모드 동작 시에 모두 승압전압(VPP)을 이용하여 비트라인 균등화신호(BLEQ)를 제어하므로, 전류 소모가 증가하는 문제점이 있었다.
상기와 같은 문제점을 해결하기 위한 본 발명의 목적은, 정상동작 모드에서는 승압전압(VPP)을 이용하여 비트라인 균등화 신호(BLEQ)를 제어하고, 셀프 리프레쉬 모드에서는 공급전원전압(VDD)을 이용하여 비트라인 균등화 신호(BLEQ)를 제어함으로써, 셀프 리프레쉬 모드시의 소모전력을 최소화하도록 하는 반도체 메모리 장치를 제공하는 데 있다.
상기 과제를 달성하기 위한 본 발명은 비트라인쌍의 전압을 균등화 시키는 비트라인 균등화부; 및 정상 동작 모드에서는 제 1 전압을 사용하여 상기 비트라인 균등화부를 제어하는 비트라인 균등화 신호를 제어하고, 셀프 리프레쉬 모드에서는 상기 제 1 전압보다 낮은 제 2 전압을 사용하여 상기 비트라인 균등화신호를 제어하는 비트라인 균등화 신호 구동부;를 포함하는 것을 특징으로 한다.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 통해 보다 분명해 질 것이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.
도 2를 참조하여 본 발명에 따른 반도체 메모리 장치를 설명하면, 반도체 메모리 장치는 비트라인 균등화신호 구동부(11)와 한쌍으로 구성되는 비트라인(BL), 비트바라인(BLB)과, 비트라인 균등화신호(BLEQ)에 의해 제어되는 비트라인 균등화부(13), 비트라인 센스 앰프(15)를 포함한다.
비트라인 센스 앰프(15)는 센스 앰프 제어 신호(RTO, SB)에 의해 제어되는데, 비트라인 센스 앰프(15)에서 센스 앰프 제어 신호(RTO, SB)가 입력되는 양단은 비트라인(BL) 및 비트바 라인(BLB)과 마찬가지로 프리차지 되어 있다가 센스 앰프 제어신호(RTO, SB)가 각각 하이레벨과 로우레벨로 되면 비로소 활성화되어 비트라인 전압차를 증폭하게 된다.
비트라인 균등화부(13)는 쓰기(write)나 읽기(read) 동작 후에 비트라인(BL)과 비트바 라인(BLB)을 비트라인 프리차지 전압(VBLP) 레벨로 프리차지(precharge) 시키는 프리차지 엔모스 트랜지스터(PTR1, PTR2)와 균등 엔모스 트랜지스터(EQTR)를 구비한다.
이와 같이, 비트라인 균등화부(13)는 비트라인 균등화 신호(BLEQ)가 하이(High) 레벨이 되면 엔모스 트랜지스터(PTR1, PTR2, EQTR)가 턴 온(turn on)되어 비트라인(BL)과 비트바 라인(BLB)이 모두 비트라인 프리차지 전압(VBLP)으로 균등화 된다.
비트라인 균등화신호 구동부(11)는 공급전원전압(VDD)을 인가받아 승압전압(VPP)을 발생시키는 승압전압 발생부(17), 승압전압 발생부(17)로부터 발생된 승압전압(VPP) 공급을 제어하는 승압전압 제어부(19)와 공급전원전압(VDD) 공급을 제어하는 공급전원전압 제어부(21)를 구비한다.
승압전압 제어부(19)는 셀프 리프레쉬 모드를 나타내는 셀프 리프레쉬 모드 신호(SREF)를 반전시키는 인버터(INV1)와, 프리차지 및 균등화 동작을 수행하기 위한 프리차지신호(PCG)와 셀프 리프레쉬 모드 신호(SREF)를 두 입력으로 하는 앤드 게이트(AND1)와, 앤드 게이트(AND1)의 출력신호에 의해 제어되어 승압전압(VPP)을 비트라인 균등화 신호(BLEQ) 라인에 인가하는 엔모스 트랜지스터(N2)를 구비한다.
공급전원전압 발생부(21)는 프리차지신호(PCG)와 셀프 리프레쉬 모드 신호(SREF)를 두 입력으로 하는 앤드 게이트(AND2)와, 앤드 게이트(AND2)의 출력신호에 의해 제어되어 공급전원전압(VDD)을 비트라인 균등화 신호(BLEQ) 라인에 인가하는 엔모스 트랜지스터(N3)를 구비한다.
[표 1]
SREF PCG AND1 출력 AND2 출력
1 1 0 1
1 0 0 0
0 1 1 0
0 0 0 0
여기서, 표 1에 나타낸 셀프 리프레쉬 신호(SREF)는 셀프 리프레쉬 모드인 경우에는 하이레벨로 출력되고, 정상모드 인 경우에는 로우레벨로 출력하며, 프리차지신호(PCG)는 프리차지 및 균등화를 수행할 때 하이레벨로 출력되고, 프리차지 및 균등화를 수행하지 않을 경우에는 로우레벨로 출력된다.
표 1을 참조하여, 승압전압 제어부(19)와 공급전원전압 제어부(21)의 동작을 설명하면, 첫째, 셀프 리프레쉬 모드에서 프리차지를 수행하는 경우, 셀프 리프레쉬 신호(SREF)와 프리차지신호(PCG)가 하이레벨로 입력되어, 승압전압 제어부(19)의 앤드게이트(AND1)는 로우레벨 신호를 출력함으로써, 엔모스 트랜지스터(N2)는 턴오프된다.
한편, 공급전원전압 제어부(21)의 앤드게이트(AND2)는 하이레벨 신호를 출력함으로써, 엔모스 트랜지스터(N3)이 턴온되어, 공급전원전압(VDD)를 비트라인 균등화신호(BLEQ) 라인에 인가한다.
둘째, 셀프 리프레쉬 모드에서 프리차지를 수행하지 않는 경우, 셀프 리프레쉬 신호(SREF)가 하이레벨로 입력되고, 프리차지신호(PCG)가 로우레벨로 입력되어, 승압전압 제어부(19)의 앤드게이트(AND1)는 로우레벨 신호를 출력함으로써, 엔모스 트랜지스터(N2)는 턴오프된다.
한편, 공급전원전압 제어부(21)의 앤드게이트(AND2)는 로우레벨 신호를 출력함으로써, 엔모스 트랜지스터(N3)가 턴오프되어, 결국 승압전압(VPP)과 공급전원전압(VDD)이 둘다 비트라인 균등화신호(BLEQ) 라인에 인가되지 않음으로써, 프리차지 및 균등화가 이루어지지 않는다.
셋째, 셀프 리프레쉬 모드가 아닌 경우, 즉 정상 동작 모드에서 프리차지를 수행하는 경우, 셀프 리프레쉬 신호(SREF)가 로우레벨로 입력되고, 프리차지신호(PCG)가 하이레벨로 입력된다. 이때, 승압전압 제어부(19)의 앤드게이트(AND1)는 하이레벨 신호를 출력함으로써, 엔모스 트랜지스터(N2)가 턴온됨에 따라 승압전압(VPP)을 비트라인 균등화신호(BLEQ) 라인에 인가한다.
한편, 공급전원전압 제어부(14)의 앤드게이트(AND2)는 로우 신호를 출력함으로써, 엔모스 트랜지스터(N3)가 턴오프되므로, 공급전원전압(VDD)은 비트라인 균등화신호(BLEQ) 라인에 인가되지 않는다.
넷째, 정상 동작 모드에서 프리차지를 수행하지 않는 경우, 셀프 리프레쉬 신호(SREF)가 로우레벨로 입력되고, 프리차지신호(PCG)가 로우레벨로 입력되어, 승압전압 제어부(19)의 앤드게이트(AND1)는 로우레벨 신호를 출력함으로써, 엔모스 트랜지스터(N2)는 턴오프된다.
한편, 공급전원전압 제어부(21)의 앤드게이트(AND2)는 로우레벨 신호를 출력함으로써, 엔모스 트랜지스터(N3)가 턴오프되어, 결국 승압전압(VPP)과 공급전원전압(VDD)이 둘다 비트라인 균등화신호(BLEQ) 라인에 인가되지 않음으로써, 프리차지 및 균등화가 이루어지지 않는다.
이와같이, 정상 모드인 경우에는 승압전압(VPP)을 사용하여 비트라인 균등화신호(BLEQ)를 제어하고, 셀프 리프레쉬 모드에서는 공급전원전압(VDD)을 사용하여 비트라인 균등화신호(BLEQ)를 제어함으로써, 셀프 리프레쉬 모드시에 소모되는 전력이 줄어들게 된다.
이상에서 살펴본 바와 같이, 본 발명에 따른 반도체 메모리 장치는, 셀프 리프레쉬 모드시 소모되는 전류량을 최소화시켜 저전력을 실현 할 수 있는 효과가 있다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
도 1은 종래기술에 따른 반도체 메모리 장치의 주요부분을 나타낸 도면.
도 2는 본 발명에 따른 반도체 메모리 장치의 주요부분을 나타낸 도면.

Claims (4)

  1. 비트라인쌍의 전압을 균등화 시키는 비트라인 균등화부; 및
    정상 동작 모드에서는 제 1 전압을 사용하여 상기 비트라인 균등화부를 제어하는 비트라인 균등화 신호를 제어하고, 셀프 리프레쉬 모드에서는 상기 제 1 전압보다 낮은 제 2 전압을 사용하여 상기 비트라인 균등화신호를 제어하는 비트라인 균등화 신호 구동부;를 포함하는 반도체 메모리 장치.
  2. 제 1 항에 있어서, 상기 비트라인 균등화 신호 구동부는,
    셀프 리프레쉬 모드시에 하이레벨로 인에이블되는 셀프 리프레쉬 모드신호와 프리차지 및 균등화 시에 하이레벨로 인에이블되는 프리차지 신호를 이용하여 정상 동작 모드시에 상기 제 1전압을 비트라인 균등화 신호에 인가하는 제 1전압 제어부;
    상기 셀프 리프레쉬 모드신호와 상기 프리차지 신호를 이용하여 셀프 리프레쉬 모드시에, 상기 제 2 전압을 비트라인 균등화 신호에 인가하는 제 2전압 제어부;를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  3. 제 2 항에 있어서, 상기 제 1전압 제어부는,
    상기 셀프 리프레쉬 신호를 반전시키는 반전수단;
    상기 반전수단을 통해 반전된 셀프 리프레쉬 신호와 상기 프리차지 신호를 입력으로 하여 출력하는 논리조합수단; 및
    상기 논리조합수단으로부터 출력된 신호에 의해 제어되어, 상기 제 1전압을 비트라인 균등화 신호라인에 인가하는 스위칭부;를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  4. 제 2 항에 있어서, 상기 제 2전압 제어부는,
    상기 셀프 리프레쉬 모드신호와 상기 프리차지 신호를 입력으로하여 논리연산을 수행하는 논리조합수단; 및
    상기 논리조합수단으로부터 출력된 신호에 의해 제어되어, 상기 제 2전압을 상기 비트라인 균등화 신호라인에 인가하는 스위칭수단;을 포함하는 것을 특징으로 하는 반도체 메모리 장치.
KR10-2002-0044389A 2002-07-27 2002-07-27 반도체 메모리 장치 Expired - Fee Related KR100483003B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0044389A KR100483003B1 (ko) 2002-07-27 2002-07-27 반도체 메모리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0044389A KR100483003B1 (ko) 2002-07-27 2002-07-27 반도체 메모리 장치

Publications (2)

Publication Number Publication Date
KR20040011054A KR20040011054A (ko) 2004-02-05
KR100483003B1 true KR100483003B1 (ko) 2005-04-15

Family

ID=37319382

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0044389A Expired - Fee Related KR100483003B1 (ko) 2002-07-27 2002-07-27 반도체 메모리 장치

Country Status (1)

Country Link
KR (1) KR100483003B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10726886B2 (en) 2017-11-10 2020-07-28 Samsung Electronics Co., Ltd. Memory circuits precharging memory cell arrays and memory devices including the same

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100733408B1 (ko) * 2005-09-29 2007-06-29 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 구동 방법
US7564728B2 (en) 2005-09-29 2009-07-21 Hynix Semiconductor, Inc. Semiconductor memory device and its driving method

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0229989A (ja) * 1988-07-19 1990-01-31 Mitsubishi Electric Corp ダイナミックランダムアクセスメモリ装置
KR19990003405A (ko) * 1997-06-25 1999-01-15 윤종용 파워-다운셀프리프레시 모드를 갖는 다이나믹 램 장치
KR20020002681A (ko) * 2000-06-30 2002-01-10 박종섭 비트라인 프리차지전압 제어회로
KR20030057825A (ko) * 2001-12-29 2003-07-07 주식회사 하이닉스반도체 비트 라인 프리차지 전압 발생 회로

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0229989A (ja) * 1988-07-19 1990-01-31 Mitsubishi Electric Corp ダイナミックランダムアクセスメモリ装置
KR19990003405A (ko) * 1997-06-25 1999-01-15 윤종용 파워-다운셀프리프레시 모드를 갖는 다이나믹 램 장치
KR20020002681A (ko) * 2000-06-30 2002-01-10 박종섭 비트라인 프리차지전압 제어회로
KR20030057825A (ko) * 2001-12-29 2003-07-07 주식회사 하이닉스반도체 비트 라인 프리차지 전압 발생 회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10726886B2 (en) 2017-11-10 2020-07-28 Samsung Electronics Co., Ltd. Memory circuits precharging memory cell arrays and memory devices including the same

Also Published As

Publication number Publication date
KR20040011054A (ko) 2004-02-05

Similar Documents

Publication Publication Date Title
KR100893597B1 (ko) 센스 앰프와 그의 구동 방법 그리고 상기 센스 앰프를 갖는반도체 메모리 장치
US20080037333A1 (en) Memory device with separate read and write gate voltage controls
US20020060943A1 (en) Semiconductor device having early operation high voltage generator and high voltage supplying method therefore
US7158430B2 (en) Bit line sense amplifier control circuit
KR100695524B1 (ko) 반도체메모리소자 및 그의 구동방법
KR20100052885A (ko) 반도체 메모리 장치
KR100573826B1 (ko) 반도체 기억 소자의 센스 앰프 구동 회로 및 구동 방법
KR100652414B1 (ko) 딥 파워 다운 모드일 때 일부 데이터를 보존할 수 있는메모리 장치 및 그 동작 방법
KR100649834B1 (ko) 반도체 메모리 소자의 누설 전류 제어 장치
US7599238B2 (en) Semiconductor memory device and driving method thereof
KR100483003B1 (ko) 반도체 메모리 장치
US7724588B2 (en) Overdrive write method, write amplifier power generating circuit, and semiconductor memory device including the same
US20080080273A1 (en) Over-drive control signal generator for use in semiconductor memory device
KR20140080380A (ko) 데이터입출력회로 및 이를 포함하는 반도체메모리장치
KR100403320B1 (ko) 셀프 리프레쉬 동작시 오버드라이빙 제어장치
KR20050059790A (ko) 감지증폭기의 오버 드라이빙 제어회로
US11605421B2 (en) Semiconductor device having driver circuits and sense amplifiers
KR100764384B1 (ko) 비트라인 이퀄라이징 구동 장치
KR100668497B1 (ko) 비트라인 센스앰프 드라이버를 구비한 반도체 메모리 장치
KR100396704B1 (ko) 비트라인 프리차지 회로
KR20030047023A (ko) 반도체 장치
KR0164392B1 (ko) 반도체 메모리장치의 비트라인 등화제어회로
JP2002260383A (ja) 半導体記憶装置
JP2007134037A (ja) 半導体メモリ装置
KR100429559B1 (ko) 저전력 반도체메모리소자의 비트라인 프리차지 장치

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

FPAY Annual fee payment

Payment date: 20110325

Year of fee payment: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20120405

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20120405

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000