KR100604366B1

KR100604366B1 - 금속상 저온 동시 소성 세라믹 기판 및 그 세라믹 기판의접지면 형성방법

Info

Publication number: KR100604366B1
Application number: KR1019990056588A
Authority: KR
Inventors: 박성대; 강현규
Original assignee: 고등기술연구원연구조합
Priority date: 1999-12-10
Filing date: 1999-12-10
Publication date: 2006-07-25
Anticipated expiration: 2019-12-10
Also published as: KR20010055386A

Abstract

금속기판을 전기적 그라운드로 사용하기 위한 저온 동시소성 세라믹 기판 및 그 세라믹 기판의 접지면 형성 방법이 개시되어 있다. 본 발명에 따른 금속상 저온 동시소성 세라믹 기판은 전기적 그라운드로 사용하기 위하여 도전체 페이스트로 접지면을 형성한 금속기판, 및 상기 금속기판 위에 적층되고 회로패턴이 인쇄되어 있으며 비어-홀이 형성된 다수의 그린시트를 포함하고 있다. 또한, 상기 도전체 페이스트는 Ag 또는 Ag/Pd 75∼85 wt%, 결정화유리 2∼4 wt%, B 0.1∼0.4 wt%, 분산제 0.2∼0.5 wt%, 및 수지용액 10∼20 wt%의 조성으로 이루어진다. 본 발명에 의하면, 금속기판 자체가 전기적 그라운드로 사용됨으로써, 그라운드 형성을 위한 불필요한 공정을 제거하고 전체 모듈의 체적을 줄일 수 있는 효과를 얻을 수 있게 된다.

세라믹기판, 금속기판, 페이스트

Description

금속상 저온 동시 소성 세라믹 기판 및 그 세라믹 기판의 접지면 형성방법{A LOW TEMPERATURE COFIRED CERAMIC ON METAL AND A FORMING METHOD OF A GROUNDING FACE}

도 1은 Cu/Ni층이 피복된 금속기판의 단면도,

도 2는 접지면 형성용 페이스트가 인쇄된 금속기판의 단면도,

도 3은 도 2의 페이스트를 열처리한 후 접지면이 형성된 금속기판의 단면도, 도 4는 도 3의 금속기판이 산화된 상태를 도시한 단면도,

도 5는 도 4의 산화된 금속기판 상에 유약층과 접착제층을 형성시킨 상태를 도시한 단면도,

도 6은 도 5의 금속기판 상에 비어-홀을 구비한 그린시트를 접착시킨 상태를 도시한 단면도, 및

도 7은 저온 동시소성에 의해 완성된 세라믹 기판을 도시한 단면도이다.

〈도면의 주요부분에 대한 부호의 설명〉

100: 금속기판 130: 페이스트

140: 유약층 150: 접착제층

200: 세라믹 기판 210: 그린시트

220: 비어-홀 Gf: 접지면

본 발명은 금속상 저온 동시 소성 세라믹 기판(low temperature cofired ceramic-On-Metal: LTCC-M)에 관한 것으로, 특히 도전체 페이스트 조성물을 사용하여 금속기판에 접지면을 형성하는 방법 및 그 방법에 의해 제작된 세라믹 기판에 관한 것이다.

다양한 형태의 전자 디바이스들은 단일 모듈 또는 팩키지내에 상호 연결된(Interconnected) 집적 회로 칩들을 사용한다. 이러한 멀티칩 모듈(Mutichip Module)들은 다시 PCB와 같은 기판과 전기적으로 연결하게 되는데, 이러한 전기적 연결을 위해 모듈의 입출력 단자들 각각에 입출력 핀을 연결하고, 이러한 입출력 핀들을 통해 기판과 접속하게 된다.

한편, 신호 처리용 모듈의 경우에는 그 전기적 노이즈 성분을 제거하기 위해 모듈 내부의 회로를 그라운드(ground) 처리해야 하는 것이 필수적이데, 현재 이러한 모듈의 그라운드 처리를 위해 LTCC 모듈의 경우, 적층체의 어느 한 층에 접지 라인을 형성시키고, 모듈내 모든 회로의 그라운드 단자를 상기 접지 라인에 연결시키도록 되어 있다. 이와는 달리, 보다 안정적인 모듈의 접지 처리를 위해 적층체의 한 층(통상적으로 가장 저부의 그린 시트)에 그물(Mesh) 형태로 접지 라인들을 형성시키거나, 또는 LTCC-M 모듈의 경우, 금속 기판을 접지 단자로서 이용하고 있다. 그러나, 상기한 방법들은 적층체의 한 층을 접지에 할당하는 경우, 이에 필요한 재 료 및 공정이 추가되어야 하고, 접지면의 전체 체적이 금속기판에 비해 훨씬 작으므로 금속기판 만큼의 효과를 기대할 수 없다. 또한, 금속 기판을 접지로 사용하는 경우에는 금속 기판 산화층의 일부를 제거하는 공정이 필요하다.

이에, 본 발명은 상기한 문제점을 해결하기 위해 창출된 것으로서, 본 발명의 목적은 금속기판 자체를 LTCC-M 모듈의 전기적 그라운드(ground)로 사용하기 위해 도전체 페이스트를 사용하여 금속기판 상에 접지면을 형성하는 방법 및 그 방법에 의해 제작된 세라믹 기판을 제공하는 것이다.

상기와 같은 목적들을 달성하기 위해, 본 발명에 따른 금속상 저온 동시소성 세라믹 기판의 접지면 형성방법은 (a)금속기판을 준비하는 단계; (b)스크린 프린터를 이용하여 상기 금속기판 상에 도전체 페이스트를 소정의 패턴으로 인쇄하는 단계; (c)상기 금속기판을 비산화성 분위기의 소성로에 투입하여 상기 인쇄된 페이스트를 치밀화시키는 단계; (d)상기 금속기판을 산화시키는 단계; (e)상기 산화된 금속기판의 표면에 유약층 및 접착제층을 인쇄하는 단계; (f)그린시트 적층체를 상기 금속기판 상에 놓고 가압하여 부착시키는 단계; 및 (g)상기 그린시트 적층체가 부착된 금속기판을 소성하는 단계를 포함한다.

상기 금속기판의 준비단계는 금속기판 상에 Cu/Ni층을 피복하는 단계; 상기 피복된 금속기판을 절단하는 단계; 및 유기 용제를 이용하여 금속기판 표면에 존재하는 불순물을 제거하는 단계를 포함한다.

또한, 본 발명에 따른 금속상 저온 동시소성 세라믹 기판은 전기적 그라운드 로 사용하기 위하여 도전체 페이스트로 접지면을 형성한 금속기판; 및 상기 금속기판 위에 적층되고 회로패턴이 인쇄되어 있으며 비어-홀이 형성된 다수의 그린시트를 포함한다. 상기 페이스트는 Ag 75∼85 wt% 또는 Ag/Pd 75∼85 wt%, 결정화유리 2∼4 wt%, B 0.1∼0.4 wt%, 분산제 0.2∼0.5 wt%, 및 수지용액 10∼20 wt%의 조성으로 이루어진다.

본 발명에 의하면, 금속기판 자체를 LTCC-M 모듈의 전기적 그라운드로 사용할 수 있기 때문에, 모듈 동작시 노이즈를 줄여 전기적으로 우수한 성능을 구현할 수 있고, 그라운드를 형성하기 위한 추가의 그린시트 사용 및 공정이 불필요하여 경제적으로 우수하며, 전체 모듈의 체적을 줄일 수 있는 효과를 얻을 수 있다.

이하, 도면을 참조하여 본 발명의 실시예를 통해 본 발명을 보다 상세히 설명한다.

도 7에 도시된 바와 같이, 세라믹 기판(200)의 금속기판(100)을 모듈의 전기적 그라운드(ground)로 이용하기 위해서는 회로 패턴이 인쇄된 세라믹, 즉 다층의 그린시트(210)와 금속기판(100)을 전기적으로 연결해 주는 통로가 필요하다. 이러한 연결 통로는 산화처리 전의 금속기판 위에 도전체 페이스트(130)를 이용하여 접지면(Gf)을 인쇄하고 이를 비산화성 분위기에서 열처리하는 방법으로 제작된다.

비산화성 분위기에서 열처리된 접지면(Gf)은 치밀화된 도전체막으로서 금속기판(100)의 산화처리시에 도전체막 아래 부분의 니켈(Ni)층을 효과적으로 보호하 는 역할을 하게 되고, 상기 다층 그린시트(210)에 형성된 비어-홀(via-hole)(220)을 통해 다층회로와의 전기적 접속을 가능하게 한다.

접지면(Gf)에 사용될 페이스트(130)가 가져야 하는 특성은 금속기판 표면의 니켈층 위에서 인쇄성이 우수해야 하며, 비산화성 분위기에서도 열처리 후 충분히 치밀화된 구조를 가져야 하며, 특히 금속기판(100) 산화처리시 접지면 아래의 니켈층을 효과적으로 보호할 수 있어야 한다.

이러한 조건을 충족시키기 위해, 도전체 페이스트는 다음과 같은 조성으로 이루어지는 것이 바람직하다.

- Ag 또는 Ag/Pd : 75 ∼ 85 wt%

- 결정화 유리 : 2 ∼ 4 wt%

- B : 0.1 ∼ 0.4 wt%

- 분산제 : 0.2 ∼ 0.5 wt%

- 수지용액 : 10 ∼ 20 wt%

상기 조성중 B(boron)은 산화처리시 접지면(Gf) 주위의 니켈층의 산화량을 감소시키는 역할을 하여 접지면을 보호한다.

상기 페이스트는 다음과 같은 제조 과정을 통해 만들어진다. 상기 제시된 조성과 같이 각 원료 분말의 중량을 측정하고, 예비 혼합한다. 이후, 분산제와 수지용액이 담겨진 용기에 적당량의 혼합 분말을 투입하여 1차 혼합을 하고, 동일한 방법으로 3-4회 실시하여 예비혼합된 분말을 모두 유기물과 혼합한다. 상기 혼합물을 3-롤 밀(3-roll mill)을 사용하여 충분한 혼합 및 분말 입자 분산이 이루어지 도록 한다.

이하, 상기와 같은 방법으로 제조된 페이스트를 사용하여 금속기판위에 전기적 접지면을 형성하는 방법을 설명한다.

도 1은 Cu/Ni층이 피복된 금속기판의 단면도이고, 도 2는 접지면 형성용 페이스트가 인쇄된 금속기판의 단면도이다.

우선, 금속기판(100)상에 Cu/Ni층을 피복하고, 소정의 크기로 절단한 후, 유기 용제를 이용하여 금속기판 표면에 존재하는 불순물을 제거한다(S1). 준비된 금속기판 위에 상기 제조된 도전체 페이스트(130)를 소정의 패턴으로 스크린 프린터(screen printer)를 이용하여 인쇄한다(S2).

도 3은 도 2의 페이스트를 열처리한 후 접지면이 형성된 금속기판의 단면도이고, 도 4는 도 3의 금속기판이 산화된 상태를 도시한 단면도이다. 이때, 페이스트(130)는 소성된 상태를 나타내고, 도 4에 도시된 금속기판(100)은 산화된 상태를 나태낸다.

상기 금속기판(100)을 비산화성 분위기의 소성로에 투입하여 상기 인쇄된 페이스트(130)를 치밀화시킨다(S3). 바람직하게는, 이러한 비산화성 분위기를 제공하기 위하여 N₂나 Ar등의 가스유동을 이용할 수 있다. 이렇게 치밀화된 페이스트는 최종 LTCC-M 모듈에서 다층 세라믹회로기판과 금속기판을 전기적으로 연결하는 통로 역할을 한다. 또한, 상기 소성된 페이스트(130)를 구비한 금속기판(100)을 산화시킨다(S4).

도 5는 도 4의 산화된 금속기판 상에 유약층과 접착제층을 형성시킨 상태를 도시한 단면도이고, 도 6은 도 5의 금속기판 상에 비어-홀을 구비한 그린시트를 접착시킨 상태를 도시한 단면도이다.

상기 금속기판(100)의 산화물층 위에 유약층(140)을 형성하고 유약층 표면에 접착제(150)를 인쇄하여 금속기판(100)을 완성한다(S5). 상기 완성된 금속기판(100)상에 다층의 그린시트 적층체(210)를 놓고 가압하여 부착시킨다(S6). 이때, 상기 그린시트 적층체(210)의 비어-홀(220)이 금속기판(100) 위의 접지면(Gf)상에 위치하도록 함으로써, 상기 그린시트 적층체(210)의 다층회로들이 상기 금속기판(100)과 전기적으로 연결될 수 있게 한다.

상기 그린시트 적층제(210)는 다음과 같이 제조된다.

다층회로를 구성하기 위해 제조된 그린시트를 원하는 치수로 절단하고, 펀처를 이용하여 비어-홀을 형성한 후, 비어-홀에 도전체 페이스트를 채워 넣는데, 상기 비어-홀은 층간회로를 연결하는 역할을 한다. 상기 비어-홀을 채운 그린시트에는 각 층에 알맞는 회로패턴을 인쇄하고, 인쇄된 그린시트를 건조한 후, 각 층을 이루는 그린시트를 80 ∼ 100℃의 온도에서 가압적층하여 하나의 성형체로 만든다.

도 7에 도시된 바와 같이, 상기 금속기판(100)과 그 위에 부착된 그린시트 적층체(210)를 850 ∼ 900℃ 온도에서 동시소성하면(S7), 접지면을 통하여 그린시트 적층체(다층 세라믹)(210)과 금속기판(100)이 전기적으로 연결된 LTCC-M 기판이 완성된다.

이렇게 소성된 LTCC-M 기판 위에 후공정을 통하여 다시 회로패턴을 형성할 수 있으며, 표면실장 부품의 접합, IC 부착 등을 통하여 원하는 목적의 LTCC-M 모 듈을 최종적으로 구현할 수 있다.

상기에 언급한 바와 같이, 본 발명에 따른 LTCC-M 모듈의 금속기판 자체를 전기적 그라운드로 사용함으로써, 모듈 동작시의 노이즈를 줄여 전기적으로 우수한 성능을 구현할 수 있고, 그라운드를 형성하기 위해 추가 그린시트의 사용 및 공정이 불필요하여 경제적으로 우수하며, 전체 모듈의 체적을 줄일 수 있는 효과를 얻을 수 있다.

또한, 본 발명을 상기한 실시 예를 들어 구체적으로 설명하였지만, 본 발명은 이에 제한되는 것이 아니고, 당업자의 통상의 지식의 범위 내에서 그 변형이나 개량이 가능하다.

Claims

(a)금속기판을 준비하는 단계(S1);

(b)스크린 프린터를 이용하여 상기 금속기판 상에 도전체 페이스트를 소정의 패턴으로 인쇄하는 단계(S2);

(c)상기 금속기판을 비산화성 분위기의 소성로에 투입하여 상기 인쇄된 페이스트를 치밀화시키는 단계(S3);

(d)상기 금속기판을 산화시키는 단계(S4);

(e)상기 산화된 금속기판의 표면에 유약층 및 접착제층을 인쇄하는 단계(S5);

(f)그린시트 적층체를 상기 금속기판 상에 놓고 가압하여 부착시키는 단계(S6); 및

(g)상기 그린시트 적층체가 부착된 금속기판을 소성하는 단계(S7)를 포함하는 것을 특징으로 하는 금속상 저온 동시소성 세라믹 기판의 접지면 형성방법.
제 1항에 있어서, 상기 (a)단계는,

금속기판 상에 Cu/Ni층을 피복하는 단계(S11);

상기 피복된 금속기판을 절단하는 단계(S12); 및

유기 용제를 이용하여 금속기판 표면에 존재하는 불순물을 제거하는 단계(S13)를 포함하는 것을 특징으로 하는 금속상 저온 동시소성 세라믹 기판의 접 지면 형성방법.
제 1항 또는 제 2항에 있어서, 상기 (b)단계에서 상기 페이스트는 Ag 75∼85 wt%, 결정화유리 2∼4 wt%, B 0.1∼0.4 wt%, 분산제 0.2∼0.5 wt%, 및 수지용액 10∼20 wt%의 조성으로 이루어지는 것을 특징으로 하는 금속상 저온 동시소성 세라믹 기판의 접지면 형성방법.
제 1항 또는 제 2항에 있어서, 상기 (b)단계에서 상기 페이스트는 Ag/Pd 75∼85 wt%, 결정화유리 2∼4 wt%, B 0.1∼0.4 wt%, 분산제 0.2∼0.5 wt%, 및 수지용액 10∼20 wt%의 조성으로 이루어지는 것을 특징으로 하는 금속상 저온 동시소성 세라믹 기판의 접지면 형성방법.
제 1항 또는 제 2항에 있어서, 상기 (c)단계에서 비산화성분위기를 제공하기 위하여 N₂ 및 Ar 중 어느 하나의 가스를 이용하는 것을 특징으로 하는 금속상 저온 동시소성 세라믹 기판의 접지면 형성방법.