KR100650714B1 - 반도체소자의 저유전체막 형성방법 - Google Patents

반도체소자의 저유전체막 형성방법 Download PDF

Info

Publication number
KR100650714B1
KR100650714B1 KR1020030038743A KR20030038743A KR100650714B1 KR 100650714 B1 KR100650714 B1 KR 100650714B1 KR 1020030038743 A KR1020030038743 A KR 1020030038743A KR 20030038743 A KR20030038743 A KR 20030038743A KR 100650714 B1 KR100650714 B1 KR 100650714B1
Authority
KR
South Korea
Prior art keywords
low dielectric
film
semiconductor device
forming
dielectric film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020030038743A
Other languages
English (en)
Other versions
KR20040108010A (ko
Inventor
김태경
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030038743A priority Critical patent/KR100650714B1/ko
Priority to US10/744,530 priority patent/US6955998B2/en
Publication of KR20040108010A publication Critical patent/KR20040108010A/ko
Application granted granted Critical
Publication of KR100650714B1 publication Critical patent/KR100650714B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/65—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials
    • H10P14/6516—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials
    • H10P14/6518—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials by introduction of substances into an already-existing insulating layer
    • H10P14/6524—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials by introduction of substances into an already-existing insulating layer the substance being nitrogen
    • H10P14/6526—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials by introduction of substances into an already-existing insulating layer the substance being nitrogen introduced into an oxide material, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/65—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials
    • H10P14/6516—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials
    • H10P14/6529—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials by exposure to a gas or vapour
    • H10P14/6532—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials by exposure to a gas or vapour by exposure to a plasma
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/08—Planarisation of organic insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H10P14/6336—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/6922—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 반도체소자의 저유전체막 형성방법을 개시한다. 개시된 발명은 반도체소자의 저유전체막 형성방법은, 반도체기판상에 저유전체 폴리머막을 형성하는 단계; 및 상기 저유전체 폴리머막에 인시튜 표면개질 플라즈마 공정을 실시하여 저유전체 폴리머막표면에 접착 프로모터막을 형성하는 단계를 포함하여 구성되어, 고속 동작하는 반도체소자 구현을 위한 저유전체 절연막 및 저저항 메탈 금속 배선공정시에 공정완료후 필름 스트레스 열화나 접착(adhesion) 불량에 의한 계면에서의 막 들뜸현상을 방지할 수 있는 것이다.

Description

반도체소자의 저유전체막 형성방법{Method for forming low dielectric layer of semiconductor device}
도 1는 종래기술에 따른 저유전체 폴리머막위에 후속공정 진행후 계면에 발생되는 들뜸 현상을 나타낸 SEM사진,
도 2는 종래기술에 따른 신뢰성 테스트과정에서 발견되는 저유전체 폴리머막으로부터 후속 절연막의 들뜸현상을 나타낸 SEM 사진,
도 3a 및 도 3b는 본 발명에 따른 반도체소자의 저유전체막 형성방법에 있어서, 인시튜 표면개질 플라즈마처리과정을 도시한 소자단면도,
도 4a 및 도 4b는 본 발명에 따른 반도체소자의 저유전체막 형성방법에 있어서, 가스유량과 그 종류에 따른 저유전체 폴리머막상의 하드마스크 접착도를 도시한 그래프로서, 도 4a는 SiH4 유량에 따른 접착도이고, 도 4b는 플라즈마 소스에 따른 접착도를 도시한 경우,
도 5는 본 발명에 따른 반도체소자의 저유전체막 형성방법에 있어서, 저유전체 폴리머막을 층간막에 적용하여 상부 금속배선 공정까지 완료한 상태의 단면 SEM 사진.
[도면부호의설명]
31 : 반도체기판 33 : 저유전체폴리머막
35 : 접착프로모터막
본 발명은 반도체소자의 저유전체막 형성방법에 관한 것으로서, 보다 상세하게는 고속 동작하는 반도체소자 구현을 위한 저유전체 절연막 및 저저항 메탈 금속 배선공정시에 공정완료후 필름 스트레스 열화나 접착(adhesion) 불량에 의한 계면에서의 막 들뜸현상을 방지할 수 있는 반도체소자의 저유전체막 형성방법에 관한 것이다.
반도체소자의 고집적화에 따른 RC 시간 지연 및 상호 신호간섭에 의한 반도체소자의 특성저항 등이 큰 문제로 지적되면서 저유전체막 및 저저항 메탈배선의 집적 공정기술 개발이 집중적으로 연구되어지고 있다.
저유전체막으로 폴리머 재료를 사용한 저유전체막 개발이 이루어지고 있으며, 메탈배선인 W 또는 Al, Cu와의 집적 공정이 크게 연구되고 있다.
폴리머 제유전체막은 탄소와 수소의 화합물에 약간의 산소가 첨가된 조성을 가지고 있다.
폴리머 저유전체막은 기존의 일반산화막에 비해 다공성(porous) 구조와 낮은 경도(hardness)를 가져 필름 스트레스 발생시에 후속막과의 접착력이 매우 약해지는 경향이 있다.
이러한 문제로 인하여, 도 1에서와 같이, 폴리머 저유전체막의 후속공정 (예를들어 하드마스크용 SiON막(15)과 금속확산방지막(17) 및 텅스텐막(19) 형성공정) 진행후나 도 2에서와 같이 전공정 진행후 열악한 환경조건에서의 신뢰성 테스트 과정에서 폴리머 저유전체막으로부터 후속 절연막의 들뜸 현상이 발견되고 있다.
이러한 절연막의 들뜸현상은 절연막 계면사이의 접착력 부족에 기인한 것으로, 디바이스의 수율 저하에 직접적인 영향을 미친다.
이에 본 발명은 상기 종래기술의 제반 문제점을 해결하기 위하여 안출한 것으로서, 신뢰성 테스트과정에서 발생하는 절연막의 들뜸 문제를 해결하기 위해 인시튜 표면개질 플라즈마 처리를 추가하여 후속 절연막 공정시에 계면에서 발생 하는 들뜸 현상을 방지할 수 있는 반도체소자의 저유전체막 형성방법을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명에 따른 반도체소자의 저유전체막 형성방법은, 반도체기판상에 저유전체 폴리머막을 형성하는 단계; 및
상기 저유전체 폴리머막에 인시튜 표면개질 플라즈마 공정을 실시하여 저유전체 폴리머막표면에 접착 프로모터막을 형성하는 단계를 포함하여 구성되는 것을 특징으로한다.
(실시예)
이하, 본 발명에 따른 반도체소자의 저유전체막 형성방법을 첨부된 도면을 참조하여 상세히 설명한다.
도 3a 및 도 3b는 본 발명에 따른 반도체소자의 저유전체막 형성방법에 있어서, 인시튜 표면개질 플라즈마처리과정을 도시한 소자단면도이다.
도 4a 및 도 4b는 본 발명에 따른 반도체소자의 저유전체막 형성방법에 있어서, 가스유량과 그 종류에 따른 저유전체 폴리머막상의 하드마스크 접착도를 도시한 그래프로서, 도 4a는 SiH4 유량에 따른 접착도이고, 도 4b는 플라즈마 소스에 따른 접착도를 도시한 것이다.
도 5는 본 발명에 따른 반도체소자의 저유전체막 형성방법에 있어서, 저유전체 폴리머막을 층간막에 적용하여 상부 금속배선 공정까지 완료한 상태의 단면 SEM 사진이다.
본 발명에 따른 반도체소자의 저유전체막 형성방법은, 도 3a에 도시된 바와같이, 반도체기판(31)상에 저유전체 폴리머막(33)을 형성한다.
그다음, 도 3b에 도시된 바와같이, 상기 저유전체 폴리머막(33)상에 계면에서 들뜸을 억제하기 위해 후속 공정 진행전 동일 장비내에서 인시튜 표면개질 플라즈마 공정을 진행한다. 이때, 상기 인시튜 플라즈마 처리시의 공정조건에 대해 설명하면 다음과 같다.
먼저, 플라즈마 종류로는 CCP(capacitively coupled plasma), ICP(inductively coupled plasma), WHP(wave heated plasma)중에서 마이크로웨이퍼 또는 RF 플라즈마를 주로 사용한다.
이때, 플라즈마 가스로는 SiH4/N2O 또는 N2/NH3의 조합가스를 사용하며, 온도는 300∼450℃로 유지한다. 또한, 가스유량은 SiH4는 30∼120 sccm / N2O는 1000∼1200 sccm 이며, N2는 100∼200 sccm이고, NH3는 300∼600 sccm이다. 그리고, HF는 0.1∼1.0 KW이고 LF는 0.1∼2.0 KW이다.
또한, 인시튜 표면개질 플라즈마 처리를 위한 메인 가스로 SiH4/N2O 또는 N2/NH3를 이용하며, 마이크로파 또는 RF로 여기시킨 리모우트(remote)나 플라즈마를 사용하고, 후속 공정(예를들어, 통상의 CVD 장비에서 하드마스크용으로 일반 산화절연막을 적층하거나 스퍼터에서 금속배선을 위해 금속 확산방지막을 증착)장비에서 공정직전 인시튜로 진행하게 되면 플라즈마처리 전용장비가 불필요하며, 공정시간 또한 단축시킬 수 있다.
그리고, SiH4/N2O 또는 N2/NH3 플라즈마는 폴리머의 표면을 개질시켜 주는데, 혼합가스에 의해 저유전체 폴리머층(33)에 얇은 접착 프로모터(adhesion promoter)막(35)을 얇게 생성한다. 이때, 상기 접착 프로모터막(35)은 C-H-O 또는 Si-O-C-H의 결합구조를 가진 폴리머의 표면을 일부 개질하여 C-H-N 또는 Si-O-N의 결합구조를 갖는다. 이때, 상기 접착프로모터막(35)은 후속 절연막으로 실리콘옥사이드나 실리콘옥시나이트라이드가 사용될 때 유사 결합구조로 접착성을 향상시키고, 저유전체막 내부에서의 유기물이나 수분 등이 표면을 통해 외부 가스처리(out-gassing)를 막아 주게 되어 후속 공정시에 계면 접착력의 열화가 발생하지 않으며 접착성을 향상시켜 계면의 들뜸을 방지할 수 있다.
또한, 상기 접착 프로모터막(35)은 후속 공정에서 TiN 과 W 등의 필름 스트레스가 큰 물질이 증착되더라도 스트레스 버퍼 역할을 하여 필름 스트레스로 인한 리프팅(lifting)을 방지할 수 있다.
한편, 도 4a 및 도 4b는 본 발명에 따른 반도체소자의 저유전체막 형성방법에 있어서, 가스유량과 그 종류에 따른 저유전체 폴리머막상의 하드마스크 접착도를 도시한 그래프로서, 도 4a는 SiH4 유량에 따른 접착도이고, 도 4b는 플라즈마 소스에 따른 접착도를 도시한 것이다.
도면에서와 같이, SiH4 유량이 증가할수록 접착도(adhesion)가 우수하게 나타나는 것을 알 수 있고, 플라즈마 처리시에 N2/NH3 가스를 이용하는 경우에 다른 가스를 이용하는 경우보다 다소 접착도가 우수하게 나타남을 알 수 있다.
특히, 저유전체 폴리머막으로 실리콘옥사이드를 이용시에 흡습성이 있거나 자체 유기물 함량이 높아 후속 공정시에 아웃 개싱(out-gassing)이 생기는 것을 방지하기 위해 N2O/N2/NH3 등의 N 이 함유된 가스를 첨가하거나 증가시켜 플라즈마 처리로 표면을 개질하여 아웃개싱을 크게 억제한다.
또한, N2O/N2/NH3 등의 N 이 함유된 가스의 플라즈마 표면 개질시에 SiO x 가 N와 반응하여 막질이 치밀한 SiON 화합물을 형성하도록 한다.
한편, 본 발명의 다른 실시예인 도 5는 본 발명을 이용한 저유전체 폴리머막(43)을 층간막에 적용하여 상부 금속배선 공정(예를 들어, 저유전체폴리머막(43), 하드마스크용 SiON막(45), 텅스텐플러그(47) 및 상부금속배선(49))까지 완료한 단면 SEM 사진을 보여 준 것이다.
도면에 도시된 바와같이, 인시튜 표면개질 플라즈마 처리로 인해 계면에서 들뜸없이 우수한 접착도(adhesion)를 갖는다.
상기에서 설명한 바와같이, 본 발명에 따른 반도체소자의 저유전체막 형성방법에 의하면, 기존 일반 산화막에 비해 다공성 구조와 낮은 경화성(hardness)를 가진 폴리머 저유전체막은 필름 스트레스 발생시에 후속막과의 접착력이 매우 약해 절연막의 들뜸 현상이 발생하지만 인시튜 표면개질 플라즈마 처리를 해 주므로써 후속 절연막이나 금속배선막과의 접착력을 강화시켜 열악한 환경하에서의 신뢰성 테스트시에 계면에서의 들뜸 현상을 방지할 수 있다.
이러한 디바이스의 불량을 유발하는 원인을 제거하므로써 수율을 향상시킬 수 있고 반도체소자 제조공정시에 신뢰성 있는 소자개발을 꾀할 수 있다.
한편, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.

Claims (9)

  1. 반도체 기판 상에 형성된 C-H-O 결합 구조를 갖는 저유전체 폴리머막을 처리하는 반도체 소자의 저유전체막 형성방법에 있어서,
    상기 저유전체 폴리머막을 SiH4/N2O 플라즈마를 이용하여 표면 처리하여 상기 저유전체 폴리머막 상에 C-H-N의 결합 구조를 갖는 접착 프로모터막을 형성하는 것을 특징으로 하는 반도체소자의 저유전체막 형성방법.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 제 1 항에 있어서, 상기 플라즈마 처리시의 가스 유량으로 SiH4는 30∼120 sccm, N2O는 1000∼1200 sccm 이고, HF는 0.1∼1.0 KW, LF는 0.1∼2.0 KW 인 것을 특징으로 하는 반도체소자의 저유전체막 형성방법.
  8. 삭제
  9. 삭제
KR1020030038743A 2003-06-16 2003-06-16 반도체소자의 저유전체막 형성방법 Expired - Fee Related KR100650714B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020030038743A KR100650714B1 (ko) 2003-06-16 2003-06-16 반도체소자의 저유전체막 형성방법
US10/744,530 US6955998B2 (en) 2003-06-16 2003-12-22 Method for forming low dielectric layer of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030038743A KR100650714B1 (ko) 2003-06-16 2003-06-16 반도체소자의 저유전체막 형성방법

Publications (2)

Publication Number Publication Date
KR20040108010A KR20040108010A (ko) 2004-12-23
KR100650714B1 true KR100650714B1 (ko) 2006-11-27

Family

ID=33509712

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030038743A Expired - Fee Related KR100650714B1 (ko) 2003-06-16 2003-06-16 반도체소자의 저유전체막 형성방법

Country Status (2)

Country Link
US (1) US6955998B2 (ko)
KR (1) KR100650714B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7011868B2 (en) * 2000-03-20 2006-03-14 Axcelis Technologies, Inc. Fluorine-free plasma curing process for porous low-k materials
US7122900B2 (en) * 2000-06-26 2006-10-17 Renesas Technology Corp. Semiconductor device and method manufacturing the same
US7030041B2 (en) 2004-03-15 2006-04-18 Applied Materials Inc. Adhesion improvement for low k dielectrics
US7112541B2 (en) * 2004-05-06 2006-09-26 Applied Materials, Inc. In-situ oxide capping after CVD low k deposition
US7189658B2 (en) * 2005-05-04 2007-03-13 Applied Materials, Inc. Strengthening the interface between dielectric layers and barrier layers with an oxide layer of varying composition profile
JP4892209B2 (ja) * 2005-08-22 2012-03-07 日立化成デュポンマイクロシステムズ株式会社 半導体装置の製造方法
KR100759087B1 (ko) 2007-02-23 2007-09-19 실리콘 디스플레이 (주) 플렉시블 기판의 버퍼층 증착 방법
US8048813B2 (en) * 2008-12-01 2011-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Method of reducing delamination in the fabrication of small-pitch devices
US20140117511A1 (en) 2012-10-30 2014-05-01 Infineon Technologies Ag Passivation Layer and Method of Making a Passivation Layer
US8846548B2 (en) 2013-01-09 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Post-passivation interconnect structure and methods for forming the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0735410B2 (ja) * 1986-01-31 1995-04-19 三菱油化株式会社 オレフィンの立体規則性重合用触媒
US5226967A (en) * 1992-05-14 1993-07-13 Lam Research Corporation Plasma apparatus including dielectric window for inducing a uniform electric field in a plasma chamber
CA2088814A1 (en) * 1992-10-05 1994-04-06 Dane Kenton Parker Process for improving the interfacial bonding between fibers and rubber
US6083572A (en) * 1998-02-27 2000-07-04 Hewlett-Packard Company Organic low-dielectric constant films deposited by plasma enhanced chemical vapor deposition
DE10031280A1 (de) * 2000-06-27 2002-01-24 Roth & Rauh Oberflaechentechni Multifunktionale Mehrlagenschicht auf transparenten Kunststoffen und Verfahren zur ihrer Herstellung
US6528432B1 (en) * 2000-12-05 2003-03-04 Advanced Micro Devices, Inc. H2-or H2/N2-plasma treatment to prevent organic ILD degradation

Also Published As

Publication number Publication date
US20040253388A1 (en) 2004-12-16
KR20040108010A (ko) 2004-12-23
US6955998B2 (en) 2005-10-18

Similar Documents

Publication Publication Date Title
US9666524B2 (en) Electro-migration enhancing method for self-forming barrier process in copper mettalization
US6902440B2 (en) Method of forming a low K dielectric in a semiconductor manufacturing process
KR100650714B1 (ko) 반도체소자의 저유전체막 형성방법
CN1400659A (zh) 半导体器件及其制造方法
US20090283310A1 (en) Multi cap layer and manufacturing method thereof
US6521922B1 (en) Passivation film on a semiconductor wafer
JPH06349950A (ja) 半導体装置及びその製造方法
KR100757214B1 (ko) 집적 회로
US20030072695A1 (en) Method of removing oxidized portions at an interface of a metal surface and capping layer in a semiconductor metallization layer
US20080251931A1 (en) Multi cap layer and manufacturing method thereof
CN108122821B (zh) 互连结构及其形成方法
KR100505451B1 (ko) 반도체 소자의 금속배선 형성 방법
KR100430579B1 (ko) 반도체 소자용 금속 배선의 후처리 방법
KR100565758B1 (ko) 반도체 소자의 층간 절연막 형성방법
KR100637965B1 (ko) Ｆｓｇ 절연막을 이용한 반도체 소자의 금속 배선 형성 방법
KR100769205B1 (ko) 반도체 소자의 제조방법
KR100545218B1 (ko) 반도체 소자의 금속간 절연막의 갭 필 방법
KR20230052682A (ko) 기판처리방법 및 이를 이용하는 반도체 소자 제조방법
KR20000003915A (ko) 반도체 소자의 게이트 절연막 형성방법
KR19990004108A (ko) 반도체 장치의 층간 절연층 형성 방법
KR19990057863A (ko) 실리콘산화막과 실리콘질화막 간의 스트레스에 의한 균열 방지를 위한 반도체 소자 제조방법
KR20010010919A (ko) 반도체 소자의 층간절연막 형성방법
KR100575874B1 (ko) 비트라인 형성방법
KR100549262B1 (ko) 반도체 소자의 제조 방법
KR100587633B1 (ko) 반도체 소자의 층간절연막 형성방법

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

FPAY Annual fee payment

Payment date: 20121022

Year of fee payment: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

FPAY Annual fee payment

Payment date: 20131023

Year of fee payment: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

FPAY Annual fee payment

Payment date: 20141021

Year of fee payment: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

FPAY Annual fee payment

Payment date: 20151020

Year of fee payment: 10

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

FPAY Annual fee payment

Payment date: 20161024

Year of fee payment: 11

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

FPAY Annual fee payment

Payment date: 20171025

Year of fee payment: 12

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 12

FPAY Annual fee payment

Payment date: 20181022

Year of fee payment: 13

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 13

PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20191122

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20191122

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000