KR100725112B1 - 백―바이어스를 이용하여 ｓｏｉ 기판에 형성된 플래시 블록을 소거하기 위한 플래시 메모리 소자의 제조 방법, 그 소거 방법 및 그 구조 - Google Patents

백―바이어스를 이용하여 ｓｏｉ 기판에 형성된 플래시 블록을 소거하기 위한 플래시 메모리 소자의 제조 방법, 그 소거 방법 및 그 구조 Download PDF

Info

Publication number
KR100725112B1
KR100725112B1 KR1020050035142A KR20050035142A KR100725112B1 KR 100725112 B1 KR100725112 B1 KR 100725112B1 KR 1020050035142 A KR1020050035142 A KR 1020050035142A KR 20050035142 A KR20050035142 A KR 20050035142A KR 100725112 B1 KR100725112 B1 KR 100725112B1
Authority
KR
South Korea
Prior art keywords
flash
soi substrate
flash memory
erasing
bias
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020050035142A
Other languages
English (en)
Other versions
KR20060112572A (ko
Inventor
최양규
이현진
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020050035142A priority Critical patent/KR100725112B1/ko
Priority to US11/380,347 priority patent/US7491597B2/en
Priority to JP2006122354A priority patent/JP2006310860A/ja
Priority to CNB2006100760895A priority patent/CN100456454C/zh
Publication of KR20060112572A publication Critical patent/KR20060112572A/ko
Application granted granted Critical
Publication of KR100725112B1 publication Critical patent/KR100725112B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/201—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates the substrates comprising an insulating layer on a semiconductor body, e.g. SOI

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 플래시 메모리에 관한 것으로, 더욱 상세하게는 백-바이어스(back-bias)를 이용하여 플래시 블록을 소거하는 방법 및 그 구조에 관한 것이다.
본 발명에 따른 SOI 기판상에 형성된 플래시 블록에서 백-바이어스를 이용하여 플래시 블록을 소거할 수 있는 구조 및 그 제작 방법은 실리콘 기판, 하부 절연막 및 실리콘을 순차적으로 형성하는 단계, 실리콘에 플래시 블록(flash block)을 형성한 후, 보호 산화막(passivation oxide)을 증착하는 단계 및 플래시 블록과 대향 되는 상기 실리콘 기판의 백-사이드(Backside)에 보디-전극(body-electrode)을 형성하는 단계를 포함하는 것을 특징으로 한다.
플래시, 백-바이어스, SOI, 보디-전극, 블록 소거

Description

백―바이어스를 이용하여 ＳＯＩ 기판에 형성된 플래시 블록을 소거하기 위한 플래시 메모리 소자의 제조 방법, 그 소거 방법 및 그 구조{STRUCTURE AND METHOD OF MANUFACTURING FLASH MEMORY FOR ERASING FLASH BLOCK FORMED ON SOI SUBSTRATE USING BACK-BIAS, ERASING METHOD THEREOF AND FLASH MEMORY THEREOF}
도 1은 본 발명의 일실시예에 따른 보디-전극(body-electrode)을 이용하여 SOI(Silicon On Insulator) 기판에 형성된 플래시 블록을 소거할 수 있는 구조의 공정 단면도이다.
도 2는 본 발명의 다른 실시예에 따른 back-side에 걸린 바이어스 효과를 높이기 위해서 body-contact implantation과 body-contact을 이용한 SOI 기판에 형성된 플래시 블록을 소거할 수 있는 구조의 공정 단면도이다.
도 3은 본 발명의 또 다른 실시예에 따른 back-side에 걸린 바이어스 효과를 높이기 위해서 body-contact implantation과 body-contact을 이용한 SOI 기판에 형성된 플래시 블록을 소거할 수 있는 구조의 공정 단면도이다.
<도면의 주요 부분에 관한 부호의 설명>
104, 206, 306 : 플래시 블록 210, 310 : 보디-콘택트
106 : 보디 전극
본 발명은 플래시 메모리에 관한 것으로, 더욱 상세하게는 백-바이어스(back-bias)를 이용하여 플래시 블록을 소거하는 방법 및 그 구조에 관한 것이다.
플래시 메모리(Flash Memory)는 전원을 끄면 데이터를 상실하는 D램, S램과는 다르게, 전원이 끊겨도 저장된 데이터를 보존하는 롬(ROM)의 장점과 정보의 입출력이 자유로운 램(RAM)의 장점을 모두 지니고 있기 때문에 비휘발성 메모리라고 한다.
비휘발성 메모리는 D램과 같이 고집적이 가능하고, 전원이 꺼진 후에도 비휘발성으로 데이터 보존성이 우수하기 때문에 시스템 내에서 보조 메모리로서 대체가 가능하며, 이동성이 요구되고 휴대할 수 있는 개인용 전자 통신기기나 디지털 카메라, MP3 플레이어, 메모리카드 등의 데이터 저장장치에 광범위하게 쓰일 수 있다.
이러한 플래시 소자를 SOI 기판에 형성하는 경우 소자간의 isolation을 쉽게 형성할 수 있고 그 면적을 줄일 수 있으며, 소자의 채널 길이가 축소됨에 따라 나타나는 단채널 효과(short-channel effect)를 줄일 수 있다는 장점이 있다.
특히 FinFET과 같은 이중 게이트, 삼중 게이트, 전면 게이트 등과 같은 초극소형 트랜지스터 제작을 가능하게 하는 SOI 기술은 sub-40nm 급을 넘어서는 테라비트급 플래시 소자 제작에 필수적이다.
그러나, SOI 기판은 채널과 연결된 실리콘 기판이 존재하지 않기에 기존의 블록 소거 및 섹터 소거를 통한 데이터의 일괄 소거를 위하여 웰(well)에 고전압을 인가하여 F-N 터널링(Fowler-Nordheim tunneling)을 이용하는 방법을 이용할 수 없다는 단점이 있다.
상술한 문제점을 해결하기 위한 본 발명의 목적은, 공정이 간단하고 재현성이 높으며 리플래시(Re-flash)가 가능한 플래시 소자를 SOI 기판을 이용하여 제작하는 방법을 제공하는 데 있다.
플래시 소자의 크기를 소형으로 제작하기 위하여 SOI 기판을 이용하여 제작하는 방법을 제공하는 데 있다.
상술한 과제를 해결하기 위한 본 발명의 일실시예에 따른 SOI 기판상에 형성된 플래시 블록에서 백-바이어스를 이용하여 플래시 블록을 소거하기 위한 플래시 메모리 제조 방법은 (a) 실리콘 기판, 하부 절연막 및 실리콘을 순차적으로 형성하여 SOI 기판을 형성하는 단계; (b) 상기 실리콘에 플래시 블록(flash block)을 형성한 후, 보호 산화막(passivation oxide)을 증착하는 단계; 및 (c) 상기 플래시 블록과 대향 되는 상기 실리콘 기판의 백-사이드(Backside)에 보디-전극(body-electrode)을 형성하는 단계를 포함하는 것을 특징으로 한다.
여기서, 백-바이어스에 의한 플래시 블록 소거 전압을 낮게 하기 위하여 상기 (a)단계에서의 실리콘 기판을 높은 농도로 도핑 하는 것이 바람직하다.
여기서, 상기 도핑농도는 1017cm-3 이상인 것이 바람직하다.
여기서, 백-바이어스에 의한 플래시 블록 소거 전압을 낮게 하기 위하여 상기 (a)단계에서의 하부 절연막의 두께를 얇게 형성하는 것이 바람직하다.
여기서, 상기 하부 절연막의 두께는 0.1μm 이하인 것이 바람직하다.
또한, 본 발명의 일실시예에 따른 플래시 메모리는 본 발명의 일실시예에 따른 플래시 메모리 제조 방법으로 제조되며, SOI 기판에 백-바이어스를 인가하여 SOI 기판 상에 형성된 플래시 블록을 소거하기 위하여 SOI 기판의 백-사이드(Backside)에 보디-전극을 형성한 SOI 기판에 백-바이어스를 인가하여 플래시 블록을 소거하는 것을 특징으로 한다.
또한, 본 발명의 일실시예에 따른 플래시 메모리 소거 방법은 본 발명의 일실시예에 따른 플래시 메모리 제조 방법으로 제조된 플래시 메모리를 소거하기 위한 것이며, 상기 보디-전극에 +전압, 상기 SOI 기판 전면의 제어 게이트에 0V를 걸어 줌으로써, 게이트 산화막에 F-N 터널 전류가 발생하게 하여 전자가 부유 게이트에서 실리콘 기판으로 흐르게 하여 상기 SOI 기판에 형성된 플래시 블록을 소거하는 것을 특징으로 한다.
또한, 본 발명의 다른 실시예에 따른 백-바이어스를 이용하여 SOI 기판에 형성된 플래시 블록을 소거하기 위한 플래시 메모리 제조 방법은 (a) 실리콘 기판, 하부 절연막, 실리콘 및 B.C.I(body-contact implantation) 마스크를 순차적으로 형성하는 단계; (b) 상기 B.C.I 마스크 패턴을 이용하여, P-웰(well)에 보디-콘택트(Body-contact)을 위한 N+ 불순물을 주입하는 단계; (c) 상기 B.C.I 마스크 패턴을 제거한 후 어닐링을 하는 단계; (d) 상기 실리콘 위에 플래시 블록을 형성한 후, 보호 산화막을 증착하는 단계; (e) 상기 보호 산화막 위에 B.C(Body-contact) 마스크를 형성한 후, 상기 B.C 마스크를 이용하여 콘택트-홀(contact hole)을 형성하는 단계; 및 (f) 상기 콘택트-홀에 금속 증착 또는 패터닝을 이용하여 보디-콘택트(body-contact)를 형성하는 단계를 포함하는 것을 특징으로 한다.
여기서, 백-바이어스에 의한 플래시 블록 소거 전압을 낮게 하기 위하여 상기 (a)단계에서의 하부 절연막의 두께를 얇게 형성하는 것이 바람직하다.
여기서, 상기 하부 절연막의 두께는 0.1μm 이하인 것이 바람직하다.
여기서, 상기 (a)단계에서의 B.C.I 마스크는 포토레지스트(photoresist)를 이용하는 것이 바람직하다.
또한, 본 발명의 또 다른 실시예에 따른 백-바이어스를 이용하여 SOI 기판에 형성된 플래시 블록을 소거하기 위한 플래시 메모리 제조 방법은 (a) 실리콘 기판, 하부 절연막, 실리콘 및 B.C.I 마스크를 순차적으로 형성하는 단계; (b) 상기 B.C.I 마스크 패턴을 이용하여, N-웰에 보디-콘택트를 위한 P+ 불순물을 주입하는 단계; (c) 상기 B.C.I 마스크 패턴을 제거한 후 어닐링을 하는 단계; (d) 상기 실리콘 위에 플래시 블록을 형성한 후, 보호 산화막을 증착하는 단계; (e) 상기 보호 산화막 위에 B.C 마스크를 형성한 후, 상기 B.C 마스크를 이용하여 콘택트-홀을 형성하는 단계; 및 (f) 상기 콘택트-홀에 금속 증착 또는 패터닝을 이용하여 보디-콘택트를 형성하는 단계를 포함하는 것을 특징으로 한다.
여기서, 백-바이어스에 의한 플래시 블록 소거 전압을 낮게 하기 위하여 상기 (a)단계에서의 하부 절연막의 두께를 얇게 형성하는 것이 바람직하다.
여기서, 상기 하부 절연막의 두께는 0.1μm 이하인 것이 바람직하다.
여기서, 상기 (a)단계에서의 B.C.I 마스크는 포토레지스트를 이용하는 것이 바람직하다.
또한, 본 발명의 다른 실시예에 따른 플래시 메모리는 본 발명의 다른 실시예에 따른 플래시 메모리 제조 방법으로 제조되며, SOI 기판에 백-바이어스를 인가하여 SOI 기판 상에 형성된 플래시 블록을 소거하기 위하여, 실리콘 기판, 하부 절연막 및 실리콘이 순차적으로 형성된 SOI 기판의 실리콘 기판과 실리콘 간의 보디-콘택트 전극이 형성된 것을 특징으로 한다.
또한, 본 발명의 다른 실시예에 따른 플래시 메모리 소거 방법은 본 발명의 다른 실시예에 따른 플래시 메모리 제조 방법으로 제조된 플래시 메모리를 소거하기 위한 것이며, 실리콘 기판, 하부 절연막 및 실리콘이 순차적으로 형성된 SOI 기판의 실리콘 기판과 실리콘 간의 보디-콘택트 전극이 형성된 플래시 메모리 소자를 이용하여, 상기 보디-콘택트 전극에 +전압, 상기 SOI 기판 전면의 제어 게이트에 0V를 걸어 줌으로써, 게이트 산화막에 F-N 터널 전류가 발생하게 하여 전자가 부유 게이트에서 실리콘 기판으로 흐르게 하여 상기 SOI 기판에 형성된 플래시 블록을 소거하는 것을 특징으로 한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술 되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
도 1은 본 발명의 일실시예에 따른 보디-전극(body-electrode)을 이용하여 SOI(Silicon On Insulator) 기판에 형성된 플래시 블록을 소거할 수 있는 구조의 공정 단면도이다.
도시된 바와 같이, 실리콘 기판(101), 하부 절연막(102) 및 실리콘(103)을 순차적으로 형성하는 한다(100A).
여기서, 실리콘 기판(101)은 높은 농도로 도핑 되었을 경우 백-바이어스에 의한 플래시 블록 소거 전압이 낮아지게 되며, 하부 절연막은 두께가 얇을수록 백-바이어스에 의한 플래시 블록 소거 전압이 낮아지게 된다.
여기서, 가장 바람직한 도핑농도는 1017cm-3 이상이다.
즉, 농도에 따른 전압 감소는 저항이 낮아지기에 생기는 것이며, 두께가 얇 은 하부절연막의 경우 낮출 수 있는 전압은 실리콘 기판에 걸어준 전압이 하부절연막에서 전압강하를 한 후 실리콘에 미치는 전압의 크기를 의미하기에 하므로 하부 절연막은 두께가 얇을수록 백-바이어스에 의한 플래시 블록 소거 전압이 낮아진다.
여기서, 가장 바람직한 하부 절연막의 두께는 0.1μm 이하이다.
다음으로, 플래시 블록(104)을 형성한다(100B).
여기서, 플래시 블록(104)은 플로팅-타입(Floating-Type), SONOS(Silicon-Oxide-Nitride-Oxide-Silicon), MONOS(Metal Oxide Nitride Oxide Silicon) 등 다양한 구조의 플래시 블록이다.
다음으로, 보호 산화막(105)을 증착한다(100C).
다음으로, 웨이퍼 뒷면에 보디-전극(106)을 형성한다(100D).
이와 같은 과정에 의해, 본 발명의 일실시예에 따른 보디-전극을 이용하여 SOI 기판에 형성된 플래시 블록을 소거할 수 있는 구조의 플래시 메모리를 제작하는 것이 가능하고, 웨이퍼 뒷면의 백-사이드에 형성된 보디-전극에 높은 전압의 백-바이어스를 걸어주고, 제어 게이트에 0(V)을 인가하고, 게이트 산화막에 F-N(Fowler-Nordheim) 터널 전류가 발생하여 전자가 부유 게이트에서 실리콘 기판으로 흐르게 하는 것으로 SOI 기판에 형성된 플래시 블록을 소거하게 된다.
도 2는 본 발명의 다른 실시예에 따른 back-side에 걸린 바이어스 효과를 높이기 위해서 body-contact implantation과 body-contact을 이용한 SOI 기판에 형성된 플래시 블록을 소거할 수 있는 구조의 공정 단면도이다.
도시된 바와 같이, 실리콘 기판(201), 하부 절연막(202), 실리콘(203) 및 B.C.I(body-contact implantation) 마스크 패턴(204)을 순차적으로 형성한다(200A).
여기서, B.C.I 마스크 패턴(204)은 포토레지스트를 이용한다.
여기서, 하부 절연막은 두께가 얇을수록 백-바이어스에 의한 플래시 블록 소거 전압이 낮아지게 된다.
여기서, 가장 바람직한 하부 절연막의 두께는 0.1μm 이하이다.
즉, 두께가 얇은 하부절연막의 경우 낮출 수 있는 전압은 실리콘 기판에 걸어준 전압이 하부절연막에서 전압강하를 한 후 실리콘에 미치는 전압의 크기를 의미하기에 하므로 하부 절연막은 두께가 얇을수록 백-바이어스에 의한 플래시 블록 소거 전압이 낮아진다.
다음으로, B.C.I 마스크 패턴(204)을 이용하여, P-웰에 body-contact을 위한 높은 에너지의 N+ 불순물을 주입한다(200B).
여기서, 높은 에너지의 N+ 불순물 주입은 하부절연막 아래의 실리콘 기판의 P-웰에 불순물을 주입할 수 있는 정도의 에너지를 의미하며, 그 에너지의 크기는 주입되는 불순물의 종류, 실리콘과 하부절연막의 두께에 따라 그 크기가 달라진다.
또한, body-contact implantation 마스크(204)와 실리콘(203) 간의 단차에 의하여 주입된 영역(205)이 서로 격리(isolation)된다.
다음으로, B.C.I 마스크 패턴(204)을 제거한 후, anneal 공정을 수행한다(200C).
다음으로, 플래시 블록(206)을 형성한다(200D).
여기서, 플래시 블록(206)은 플로팅-타입, SONOS, MONOS 등 다양한 형태로 구성될 수 있는 플래시 블록이다.
다음으로, 보호 산화막(207)을 증착한다(200E).
다음으로, B.C(body-contact) 마스크(208)를 이용하여 contact hole(209)을 형성한다(200F).
다음으로, 금속 증착 및 패터닝을 이용하여 body-contact(210)을 형성한다(200G).
이와 같은 과정에 의해, 본 발명의 다른 실시예에 따른 back-side에 걸린 바이어스 효과를 높이기 위해서 body-contact implantation과 body-contact을 이용한 SOI 기판에 형성된 플래시 블록을 소거할 수 있는 구조의 플래시 메모리 소자를 제작하는 것이 가능하고, body-contact에 높은 전압의 백-바이어스를 인가하고, 제어 게이트에 0(V)을 인가하고, 백-바이어스가 하부 절연막 뒤에 형성되어 있는 body-contact implantation 영역에 인가하고, 게이트 산화막에 F-N 터널 전류가 발생하여 전자가 부유 게이트에서 실리콘 기판으로 흐르게 하는 것으로 SOI 기판에 형성된 플래시 블록을 소거하게 된다.
도 3은 본 발명의 또 다른 실시예에 따른 back-side에 걸린 바이어스 효과를 높이기 위해서 body-contact implantation과 body-contact을 이용한 SOI 기판에 형성된 플래시 블록을 소거할 수 있는 구조의 공정 단면도이다.
도시된 바와 같이, 실리콘 기판(301), 하부 절연막(302), 실리콘(303) 및 B.C.I(body-contact implantation) 마스크 패턴(304)을 순차적으로 형성한다 (300A).
여기서, B.C.I 마스크 패턴(304)은 포토레지스트를 이용한다.
여기서, 하부 절연막은 두께가 얇을수록 백-바이어스에 의한 플래시 블록 소거 전압이 낮아지게 된다.
여기서, 가장 바람직한 하부 절연막의 두께는 0.1μm 이하이다.
즉, 두께가 얇은 하부절연막의 경우 낮출 수 있는 전압은 실리콘 기판에 걸어준 전압이 하부절연막에서 전압강하를 한 후 실리콘에 미치는 전압의 크기를 의미하기에 하므로 하부 절연막은 두께가 얇을수록 백-바이어스에 의한 플래시 블록 소거 전압이 낮아진다.
다음으로, B.C.I 마스크 패턴(304)을 이용하여, N-웰에 body-contact을 위한 높은 에너지의 P+ 불순물을 주입한다(300B).
여기서, 높은 에너지의 P+ 불순물 주입은 하부절연막 아래의 실리콘 기판의 N-웰에 불순물을 주입할 수 있는 정도의 에너지를 의미하며, 그 에너지의 크기는 주입되는 불순물의 종류, 실리콘과 하부절연막의 두께에 따라 그 크기가 달라진다.
또한, body-contact implantation 마스크(304)와 실리콘(303) 간의 단차에 의하여 주입된 영역(305)이 서로 격리된다.
다음으로, B.C.I 마스크 패턴(304)을 제거한 후, anneal 공정을 수행한다(300C).
다음으로, 플래시 블록(306)을 형성한다(300D).
여기서, 플래시 블록(306)은 플로팅-타입, SONOS, MONOS 등 다양한 형태로 구성될 수 있는 플래시 블록이다.
다음으로, 보호 산화막(307)을 증착한다(300E).
다음으로, B.C 마스크(308)를 이용하여 contact hole(309)을 형성한다(300F).
다음으로, 금속 증착 및 패터닝을 이용하여 body-contact(310)을 형성한다(300G).
이와 같은 과정에 의해, 본 발명의 다른 실시예에 따른 back-side에 걸린 바이어스 효과를 높이기 위해서 body-contact implantation과 body-contact을 이용한 SOI 기판에 형성된 플래시 블록을 소거할 수 있는 구조의 플래시 메모리 소자를 제작하는 것이 가능하고, body-contact에 높은 전압의 백-바이어스를 인가하고, 제어 게이트에 0(V)을 인가하고, 백-바이어스가 하부 절연막 뒤에 형성되어 있는 body-contact implantation 영역에 인가하고, 게이트 산화막에 F-N 터널 전류가 발생하여 전자가 부유 게이트에서 실리콘 기판으로 흐르게 하는 것으로 SOI 기판에 형성된 플래시 블록을 소거하게 된다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허 청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
상술한 본 발명의 구성에 따르면, SOI 기판을 이용하여 공정이 간단하고 재현성이 높으며 리플래시(reflash)가 가능한 플래시 소자를 제작할 수 있다.
또한, SOI 기판을 이용하여 플래시 메모리 소자의 크기를 소형으로 제작할 수 있다.

Claims (17)

  1. (a) 실리콘 기판, 하부 절연막 및 실리콘을 순차적으로 형성하여 SOI 기판을 형성하는 단계;
    (b) 상기 실리콘에 플래시 블록(flash block)을 형성한 후, 보호 산화막(passivation oxide)을 증착하는 단계; 및
    (c) 상기 플래시 블록과 대향 되는 상기 실리콘 기판의 백-사이드(Backside)에 보디-전극(body-electrode)을 형성하는 단계;
    를 포함하고,
    상기 (a)단계에서의 실리콘 기판은 1017cm-3 이상 1020cm-3 이하의 도핑농도로 도핑되는, 백-바이어스를 이용하여 SOI 기판에 형성된 플래시 블록을 소거하기 위한 플래시 메모리 제조 방법.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서,
    상기 (a)단계에서의 하부 절연막의 두께를 0.05μm 이상 0.1μm 이하로 형성하는, 백-바이어스를 이용하여 SOI 기판에 형성된 플래시 블록을 소거하기 위한 플래시 메모리 제조 방법.
  5. 삭제
  6. 제1항의 백-바이어스를 이용하여 SOI 기판에 형성된 플래시 블록을 소거하기 위한 플래시 메모리 제조 방법으로 제조된, 플래시 메모리.
  7. 제1항의 백-바이어스를 이용하여 SOI 기판에 형성된 플래시 블록을 소거하기 위한 플래시 메모리 제조 방법으로 제조된 플래시 메모리 소거 방법에 있어서,
    상기 보디-전극에 +전압, 상기 SOI 기판 전면의 제어 게이트에 0V를 걸어 줌으로써, 게이트 산화막에 F-N 터널 전류가 발생하게 하여 전자가 부유 게이트에서 실리콘 기판으로 흐르게 하여 상기 SOI 기판에 형성된 플래시 블록을 소거하는, 플래시 메모리 소거 방법.
  8. (a) 실리콘 기판, 하부 절연막, 실리콘 및 B.C.I(body-contact implantation) 마스크를 순차적으로 형성하는 단계;
    (b) 상기 B.C.I 마스크 패턴을 이용하여, P-웰(well)에 보디-콘택트(Body-contact)을 위한 N+ 불순물을 주입하는 단계;
    (c) 상기 B.C.I 마스크 패턴을 제거한 후 어닐링을 하는 단계;
    (d) 상기 실리콘 위에 플래시 블록을 형성한 후, 보호 산화막을 증착하는 단계;
    (e) 상기 보호 산화막 위에 B.C(Body-contact) 마스크를 형성한 후, 상기 B.C 마스크를 이용하여 콘택트-홀(contact hole)을 형성하는 단계; 및
    (f) 상기 콘택트-홀에 금속 증착 또는 패터닝을 이용하여 보디-콘택트(body-contact)를 형성하는 단계;
    를 포함하는, 백-바이어스를 이용하여 SOI 기판에 형성된 플래시 블록을 소거하기 위한 플래시 메모리 제조 방법.
  9. 제8항에 있어서,
    상기 (a)단계에서의 하부 절연막의 두께를 0.05μm 이상 0.1μm 이하로 형성하는, 백-바이어스를 이용하여 SOI 기판에 형성된 플래시 블록을 소거하기 위한 플래시 메모리 제조 방법.
  10. 삭제
  11. 제8항에 있어서,
    상기 (a)단계에서의 B.C.I 마스크는 포토레지스트(photoresist)를 이용하는, 백-바이어스를 이용하여 SOI 기판에 형성된 플래시 블록을 소거하기 위한 플래시 메모리 제조 방법.
  12. (a) 실리콘 기판, 하부 절연막, 실리콘 및 B.C.I 마스크를 순차적으로 형성하는 단계;
    (b) 상기 B.C.I 마스크 패턴을 이용하여, N-웰에 보디-콘택트를 위한 P+ 불순물을 주입하는 단계;
    (c) 상기 B.C.I 마스크 패턴을 제거한 후 어닐링을 하는 단계;
    (d) 상기 실리콘 위에 플래시 블록을 형성한 후, 보호 산화막을 증착하는 단계;
    (e) 상기 보호 산화막 위에 B.C 마스크를 형성한 후, 상기 B.C 마스크를 이용하여 콘택트-홀을 형성하는 단계; 및
    (f) 상기 콘택트-홀에 금속 증착 또는 패터닝을 이용하여 보디-콘택트를 형성하는 단계;
    를 포함하는, 백-바이어스를 이용하여 SOI 기판에 형성된 플래시 블록을 소 거하기 위한 플래시 메모리 제조 방법.
  13. 제12항에 있어서,
    상기 (a)단계에서의 하부 절연막의 두께를 0.05μm 이상 0.1μm 이하로 형성하는, 백-바이어스를 이용하여 SOI 기판에 형성된 플래시 블록을 소거하기 위한 플래시 메모리 제조 방법.
  14. 삭제
  15. 제12항에 있어서,
    상기 (a)단계에서의 B.C.I 마스크는 포토레지스트를 이용하는, 백-바이어스를 이용하여 SOI 기판에 형성된 플래시 블록을 소거하기 위한 플래시 메모리 제조 방법.
  16. 제8항의 백-바이어스를 이용하여 SOI 기판에 형성된 플래시 블록을 소거하기 위한 플래시 메모리 제조 방법으로 제조된, 플래시 메모리.
  17. 제8항의 백-바이어스를 이용하여 SOI 기판에 형성된 플래시 블록을 소거하기 위한 플래시 메모리 제조 방법으로 제조된 플래시 메모리 소거 방법에 있어서,
    상기 보디-콘택트 전극에 +전압, 상기 SOI 기판 전면의 제어 게이트에 0V를 걸어 줌으로써, 게이트 산화막에 F-N 터널 전류가 발생하게 하여 전자가 부유 게이트에서 실리콘 기판으로 흐르게 하여 상기 SOI 기판에 형성된 플래시 블록을 소거하는, 플래시 메모리 소거 방법.
KR1020050035142A 2005-04-27 2005-04-27 백―바이어스를 이용하여 ｓｏｉ 기판에 형성된 플래시 블록을 소거하기 위한 플래시 메모리 소자의 제조 방법, 그 소거 방법 및 그 구조 Expired - Fee Related KR100725112B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020050035142A KR100725112B1 (ko) 2005-04-27 2005-04-27 백―바이어스를 이용하여 ｓｏｉ 기판에 형성된 플래시 블록을 소거하기 위한 플래시 메모리 소자의 제조 방법, 그 소거 방법 및 그 구조
US11/380,347 US7491597B2 (en) 2005-04-27 2006-04-26 Flash memory device capable of erasing flash blocks in SOI substrate based on back-bias, method for manufacturing the same, and flash block erasion method and structure thereof
JP2006122354A JP2006310860A (ja) 2005-04-27 2006-04-26 バックバイアスを用いてｓｏｉ基板に形成されたフラッシュブロックを消去するためのフラッシュメモリ素子の製造方法、その消去方法及びその構造
CNB2006100760895A CN100456454C (zh) 2005-04-27 2006-04-27 闪速存储器及其制造方法以及闪存块擦除方法及其结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050035142A KR100725112B1 (ko) 2005-04-27 2005-04-27 백―바이어스를 이용하여 ｓｏｉ 기판에 형성된 플래시 블록을 소거하기 위한 플래시 메모리 소자의 제조 방법, 그 소거 방법 및 그 구조

Publications (2)

Publication Number Publication Date
KR20060112572A KR20060112572A (ko) 2006-11-01
KR100725112B1 true KR100725112B1 (ko) 2007-06-04

Family

ID=37195478

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050035142A Expired - Fee Related KR100725112B1 (ko) 2005-04-27 2005-04-27 백―바이어스를 이용하여 ｓｏｉ 기판에 형성된 플래시 블록을 소거하기 위한 플래시 메모리 소자의 제조 방법, 그 소거 방법 및 그 구조

Country Status (4)

Country Link
US (1) US7491597B2 (ko)
JP (1) JP2006310860A (ko)
KR (1) KR100725112B1 (ko)
CN (1) CN100456454C (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017045793A (ja) 2015-08-25 2017-03-02 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
EP3459114B1 (en) * 2016-05-17 2022-01-26 Silicon Storage Technology, Inc. Array of three-gate flash memory cells with individual memory cell read, program and erase
JP7647687B2 (ja) * 2022-06-06 2025-03-18 株式会社村田製作所 電子部品および電子部品の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5455791A (en) 1994-06-01 1995-10-03 Zaleski; Andrzei Method for erasing data in EEPROM devices on SOI substrates and device therefor

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03253072A (ja) * 1990-03-02 1991-11-12 Hitachi Ltd 半導体装置
JP3488730B2 (ja) * 1993-11-05 2004-01-19 株式会社ルネサステクノロジ 半導体集積回路装置
US5631179A (en) * 1995-08-03 1997-05-20 Taiwan Semiconductor Manufacturing Company Method of manufacturing metallic source line, self-aligned contact for flash memory devices
US6424011B1 (en) * 1997-04-14 2002-07-23 International Business Machines Corporation Mixed memory integration with NVRAM, dram and sram cell structures on same substrate
KR100268419B1 (ko) * 1998-08-14 2000-10-16 윤종용 고집적 반도체 메모리 장치 및 그의 제조 방법
JP3464414B2 (ja) * 1999-06-15 2003-11-10 富士通株式会社 不揮発性半導体記憶装置及びその製造方法
JP2001274265A (ja) * 2000-03-28 2001-10-05 Mitsubishi Electric Corp 半導体装置
US6759282B2 (en) * 2001-06-12 2004-07-06 International Business Machines Corporation Method and structure for buried circuits and devices
US6913959B2 (en) * 2003-06-23 2005-07-05 Advanced Micro Devices, Inc. Method of manufacturing a semiconductor device having a MESA structure

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5455791A (en) 1994-06-01 1995-10-03 Zaleski; Andrzei Method for erasing data in EEPROM devices on SOI substrates and device therefor

Also Published As

Publication number Publication date
JP2006310860A (ja) 2006-11-09
US20060246660A1 (en) 2006-11-02
CN100456454C (zh) 2009-01-28
KR20060112572A (ko) 2006-11-01
US7491597B2 (en) 2009-02-17
CN1855448A (zh) 2006-11-01

Similar Documents

Publication Publication Date Title
US5449941A (en) Semiconductor memory device
US5229631A (en) Erase performance improvement via dual floating gate processing
JP2004221554A (ja) 不揮発性半導体記憶装置
WO2005048269A2 (en) Flash memory programming using gate induced junction leakage current
KR20020059746A (ko) 불휘발성 반도체 기억 장치 및 그 제조 방법
GB2292008A (en) A split gate type flash eeprom cell
JP2939537B2 (ja) フラッシュメモリ及びその製造方法
JPH11330280A (ja) チャネル消去／書込によるフラッシュメモリ―セル構造の製造方法およびその操作方法
JP2855509B2 (ja) 不揮発性半導体メモリ装置の製造方法
JPH09321254A (ja) 不揮発性半導体記憶装置及びその製造方法
US6025229A (en) Method of fabricating split-gate source side injection flash memory array
JP4698598B2 (ja) フラッシュメモリを備えた半導体デバイスの製造方法
US10177040B2 (en) Manufacturing of FET devices having lightly doped drain and source regions
US5576232A (en) Fabrication process for flash memory in which channel lengths are controlled
KR100725112B1 (ko) 백―바이어스를 이용하여 ｓｏｉ 기판에 형성된 플래시 블록을 소거하기 위한 플래시 메모리 소자의 제조 방법, 그 소거 방법 및 그 구조
JP2691385B2 (ja) 半導体メモリー装置
US7947607B2 (en) Apparatus and associated method for making a virtual ground array structure that uses inversion bit lines
JP2001024077A (ja) フラッシュメモリセルの製造方法
JP3512975B2 (ja) 半導体装置およびその製造方法
KR20080059060A (ko) 불휘발성 반도체 기억 장치 및 그 제조 방법
JPS5982770A (ja) 半導体記憶装置
JP3141520B2 (ja) 不揮発性記憶素子の製造方法
JPH09260513A (ja) 半導体装置及びその製造方法
KR950003241B1 (ko) 플래쉬 eeprom 셀과 일체로 형성되는 주변회로 트랜지스터 제조방법
JP3185746B2 (ja) 不揮発性半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

T12-X000 Administrative time limit extension not granted

St.27 status event code: U-3-3-T10-T12-oth-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

G170 Re-publication after modification of scope of protection [patent]
PG1701 Publication of correction

St.27 status event code: A-5-5-P10-P19-oth-PG1701

Patent document republication publication date: 20080423

Republication note text: Request for Correction Notice (Document Request)

Gazette number: 1007251120000

Gazette reference publication date: 20070604

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

FPAY Annual fee payment

Payment date: 20110502

Year of fee payment: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20120530

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20120530

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000