KR101299562B1 - 반도체 소자 구조물 - Google Patents

반도체 소자 구조물 Download PDF

Info

Publication number
KR101299562B1
KR101299562B1 KR1020120093191A KR20120093191A KR101299562B1 KR 101299562 B1 KR101299562 B1 KR 101299562B1 KR 1020120093191 A KR1020120093191 A KR 1020120093191A KR 20120093191 A KR20120093191 A KR 20120093191A KR 101299562 B1 KR101299562 B1 KR 101299562B1
Authority
KR
South Korea
Prior art keywords
semiconductor device
semiconductor
device structure
light
encapsulant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020120093191A
Other languages
English (en)
Inventor
김창태
Original Assignee
주식회사 씨티랩
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 씨티랩 filed Critical 주식회사 씨티랩
Priority to KR1020120093191A priority Critical patent/KR101299562B1/ko
Priority to US14/390,611 priority patent/US9773950B2/en
Priority to PCT/KR2013/002879 priority patent/WO2013151387A1/ko
Application granted granted Critical
Publication of KR101299562B1 publication Critical patent/KR101299562B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/0198—Manufacture or treatment batch processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/852—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/08—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers by depositing layers on the chip or wafer, e.g. "chip-first" RDLs
    • H10W70/09—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers by depositing layers on the chip or wafer, e.g. "chip-first" RDLs extending onto an encapsulation that laterally surrounds the chip or wafer, e.g. fan-out wafer level package [FOWLP] RDLs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/9413—Dispositions of bond pads on encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/019—Manufacture or treatment using temporary auxiliary substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/10—Configurations of laterally-adjacent chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Led Device Packages (AREA)

Abstract

본 개시는 제1 반도체 소자와 제2 반도체 소자;로서, 각각이 적어도 두 개의 전극을 가지는 제1 반도체 소자 및 제2 반도체 소자; 그리고, 적어도 두 개의 전극의 반대 측에서, 제1 반도체 소자 및 제2 반도체 소자를 덮어 일체화하는 봉지제;로서, 적어도 두 개의 전극 측에서, 제1 반도체 소자와 제2 반도체 소자 사이에 홈이 형성되어 있는 것을 특징으로 하는 반도체 소자 구조물에 관한 것이다.

Description

반도체 소자 구조물{SEMICONDUCTOR DEVICE STRUCTURE}
본 개시(Disclosure)는 전체적으로 반도체 소자 구조물 및 이를 제조하는 방법에 관한 것으로, 특히 제조가 간단한 반도체 소자 구조물 및 이를 제조하는 방법에 관한 것이다.
여기기, 반도체 소자라 함은 반도체 발광소자(예: 레이저 다이오드), 반도체 수광소자(예: 포토 다이오드), p-n접합 다이오드 전기 소자, 반도체 트랜지스터 등을 포함하며, 대표적으로 3족 질화물 반도체 발광소자를 예로 들 수 있다. 3족 질화물 반도체 발광소자는 Al(x)Ga(y)In(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)로 된 화합물 반도체층을 포함하는 발광다이오드와 같은 발광소자를 의미하며, 추가적으로 SiC, SiN, SiCN, CN와 같은 다른 족(group)의 원소들로 물질이나 이들 물질로 된 반도체층을 포함하는 것을 배제하는 것은 아니다.
여기서는, 본 개시에 관한 배경기술이 제공되며, 이들이 반드시 공지기술을 의미하는 것은 아니다(This section provides background information related to the present disclosure which is not necessarily prior art).
도 1은 종래의 반도체 발광소자의 일 예(Lateral Chip)를 나타내는 도면으로서, 반도체 발광소자는 기판(100), 기판(100) 위에, 버퍼층(200), 제1 도전성을 가지는 제1 반도체층(300), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(400), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(500)이 순차로 증착되어 있으며, 그 위에 전류 확산을 위한 투광성 전도막(600)과, 본딩 패드로 역할하는 전극(700)이 형성되어 있고, 식각되어 노출된 제1 반도체층(300) 위에 본딩 패드로 역할하는 전극(800)이 형성되어 있다. 여기서, 기판(100) 측이 패키지에 놓일 때, 장착면으로 기능한다.
도 2는 종래의 반도체 발광소자의 다른 예(Flip Chip)를 나타내는 도면으로서, 반도체 발광소자는 기판(100; 예: 사파이어 기판), 기판(100) 위에, 제1 도전성을 가지는 제1 반도체층(300; 예: n형 GaN층), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(400; 예: InGaN/(In)GaN MQWs), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(500; 예: p형 GaN층)이 순차로 증착되어 있으며, 그 위에 기판(100) 측으로 빛을 반사시키기 위한 3층으로 된 전극막(901; 예: Ag 반사막), 전극막(902; 예: Ni 확산 방지막) 및 전극막(903; 예: Au 본딩층)이 형성되어 있고, 식각되어 노출된 제1 반도체층(300) 위에 본딩 패드로 기능하는 전극(800; 예: Cr/Ni/Au 적층 금속 패드)이 형성되어 있다. 여기서, 전극막(903) 측이 패키지에 놓일 때, 장착면으로 기능한다. 열방출 효율의 관점에서, 도 1에 도시된 래터럴 칩(Lateral Chip)보다 도 2에 도시된 플립 칩(Flip Chip) 또는 정션 다운형(Junction Down Type) 칩이 열방출 효율이 우수하다. 래터럴 칩이 80~180㎛의 두께를 가지는 사파이어 기판(100)을 통해 열을 외부로 방출해야 하는 반면에, 플립 칩은 활성층(400)에 가깝게 위치하는 금속으로 된 전극(901,902,903)을 통해 열을 방출할 수 있기 때문이다.
도 15는 종래의 반도체 발광소자 패키지 또는 반도체 발광소자 구조물의 일 예를 나타내는 도면으로서, 반도체 발광소자 패키지는 리드 프레임(110,120), 몰드(130), 그리고 캐비티(140) 내에 수직형 반도체 발광소자(150; Vertical Type Light-emitting Chip)가 구비되어 있고, 캐비티(140)는 형광체(160)를 함유하는 봉지제(170)로 채워져 있다. 수직형 반도체 발광소자(150)의 하면이 리드 프레임(110)에 전기적으로 연결되고, 상면이 와이어(180)에 의해 리드 프레임(120)에 전기적으로 연결되어 있다. 수직형 반도체 발광소자(150)에서 나온 광(예: 청색광)의 일부가 형광체(160)를 여기시켜 형광체(160)가 광(예: 황색광)을 만들고, 이 광들(청색광+황색광)이 백색광을 만든다. 여기서, 몰드(130)-봉지제(170) 또는 리드 프레임(110,120)-몰드(130)-봉지제(170)가 수직형 반도체 발광소자를 담지한 채로, 반도체 발광소자 패키지의 지지체 즉, 캐리어(Carrier)로 역할한다.
이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.
여기서는, 본 개시의 전체적인 요약(Summary)이 제공되며, 이것이 본 개시의 외연을 제한하는 것으로 이해되어서는 아니된다(This section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all of its features).
본 개시에 따른 일 태양에 의하면(According to one aspect of the present disclosure), 제1 반도체 소자와 제2 반도체 소자;로서, 각각이 적어도 두 개의 전극을 가지는 제1 반도체 소자 및 제2 반도체 소자; 그리고, 적어도 두 개의 전극의 반대 측에서, 제1 반도체 소자 및 제2 반도체 소자를 덮어 일체화하는 봉지제;로서, 적어도 두 개의 전극 측에서, 제1 반도체 소자와 제2 반도체 소자 사이에 홈이 형성되어 있는 것을 특징으로 하는 반도체 소자 구조물이 제공된다.
이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.
도 1은 종래의 반도체 발광소자의 일 예(Lateral Chip)를 나타내는 도면,
도 2는 종래의 반도체 발광소자의 다른 예(Flip Chip)를 나타내는 도면,
도 3은 본 개시에 따라 반도체 소자 구조물을 제조하는 방법의 일 예를 나타내는 도면,
도 4는 본 개시에 따라 플립 칩 패키지를 제조하는 방법의 일 예를 나타내는 도면,
도 5는 본 개시에 따라 반도체 소자 구조물을 제조하는 방법의 다른 예를 나타내는 도면,
도 6은 본 개시에 따른 반도체 소자 구조물의 일 예를 나타내는 도면,
도 7은 본 개시에 따라 반도체 소자 구조물을 제조하는 방법의 또 다른 예를 나타내는 도면,
도 8은 본 개시에 따른 반도체 소자 구조물의 다른 예를 나타내는 도면,
도 9는 본 개시에 따른 반도체 소자 구조물 사용의 일 예를 나타내는 도면,
도 10은 본 개시에 따라 반도체 소자 구조물을 제조하는 방법의 또 다른 예를 나타내는 도면,
도 11은 본 개시에 따른 반도체 소자 구조물의 또 다른 예를 나타내는 도면,
도 12은 본 개시에 따른 반도체 소자 구조물의 또 다른 예를 나타내는 도면,
도 13은 본 개시에 따른 반도체 소자 구조물의 또 다른 예를 나타내는 도면,
도 14는 본 개시에 따른 반도체 소자 구조물의 또 다른 예를 나타내는 도면,
도 15는 종래의 반도체 발광소자 패키지 또는 반도체 발광소자 구조물의 일 예를 나타내는 도면,
도 16은 본 개시에 따른 반도체 소자 구조물의 또 다른 예를 나타내는 도면,
도 17은 도 16에 도시된 반도체 소자 구조물을 제조하는 방법의 일 예를 나타내는 도면,
도 18 및 도 19는 본 개시에 따른 반사면의 예들을 나타내는 도면,
도 20 및 도 21은 본 개시에 따른 반사면 형성의 원리를 설명하는 도면,
도 22는 본 개시에 따른 봉지제 전체 형상의 일 예를 나타내는 도면,
도 23은 본 개시에 따른 반도체 소자 구조물의 또 다른 예를 나타내는 도면.
이하, 본 개시를 첨부된 도면을 참고로 하여 자세하게 설명한다(The present disclosure will now be described in detail with reference to the accompanying drawing(s)).
도 3은 본 개시에 따라 반도체 소자 구조물을 제조하는 방법의 일 예를 나타내는 도면으로서, 플레이트(1)를 준비한 다음, 두 개의 전극(80,90)이 구비된 반도체 소자(2)를 접착제(3)를 이용하여 플레이트(1)에 위치 고정한다. 다음으로, 봉지제(4; encapsulating material)를 이용하여, 반도체 소자(2)를 감싼다. 다음으로, 플레이트(1)와 반도체 소자(2)를 분리한다. 플레이트(1)를 이루는 물질에는 특별한 제한이 없으며, 사파이어와 같은 물질을 사용하여도 좋고, 금속이나 유리 등의 평평평한 구조물을 사용하여도 좋다. 접착제(3)를 이루는 물질에도 특별한 제한이 없으며, 반도체 소자(2)를 플레이트(1)에 위치 고정만 할 수 있다면 어떠한 접착제여도 좋다. 봉지제(3)를 이루는 물질로는 종래에 LED 패키지에 사용되는 실리콘 에폭시가 사용될 수 있다. 봉지제(4)가 형성된 후, 반도체 소자(2)와 플레이트(1)의 분리는 접착제(3)를 녹일 수 있는 열을 가하거나, 접착제(3)를 녹일 수 있는 용제를 이용함으로써 가능하다. 열과 용제를 함께 사용하는 것도 가능하다. 또한 접착 테이프를 이용하는 것도 가능하다. 봉지제(4)는 종래에 사용되는 디스펜싱, 스크린 프린팅, 몰딩, 스핀 코팅 등의 방법으로 형성할 수 있으며, 광경화성 수지(UV경화성 수지)를 도포한 후, 광을 조사함으로써 형성하는 것도 가능하다. 플레이트(1)로 사파이어와 같이 투광성 플레이트가 사용되는 경우에, 플레이트(1) 측으로부터 광을 조사하는 것도 가능하다. 설명을 위해, 플레이트(1) 위에 하나의 반도체 소자(2)를 도시하였지만, 복수의 반도체 소자(2)를 플레이트(1) 위에 두고 공정을 행할 수 있다. 여기서 반도체 소자(2)는 두 개의 전극(80,90)을 가지는 것으로 설명되었지만, 그 수에 특별히 제한이 있는 것은 아니다. 예를 들어, 트랜지스터의 경우에 세 개의 전극을 가질 수 있다.
도 4는 본 개시에 따라 플립 칩 패키지를 제조하는 방법의 일 예를 나타내는 도면으로서, 반도체 소자(2)로서, 정션 다운 형 칩이 제시되어 있다. 정션 다운 형 칩으로서, 도 2에 도시된 것과 같은 플립 칩형 반도체 발광소자를 예로 들 수 있다. 따라서 반도체 발광소자는 도 2에서와 같이, 기판(100; 예: 사파이어 기판), 기판(100) 위에, 제1 도전성을 가지는 제1 반도체층(300; 예: n형 GaN층), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(400; 예: InGaN/(In)GaN MQWs), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(500; 예: p형 GaN층)이 순차로 증착되어 있으며, 그 위에 기판(100) 측으로 빛을 반사시키기 위한 3층으로 된 전극막(901; 예: Ag 반사막), 전극막(902; 예: Ni 확산 방지막) 및 전극막(903; 예: Au 본딩층)이 형성되어 있고, 식각되어 노출된 제1 반도체층(300) 위에 본딩 패드로 기능하는 전극(800; 예: Cr/Ni/Au 적층 금속 패드)이 형성된 구조를 가질 수 있다. 반도체 소자(2)는 두 개의 전극(80,90)을 가지며, 전극(90)은 도 2의 전극(901,902,903)과 같은 구성을 가져도 좋고, DBR(Distributed Bragg Reflector)과 금속 반사막의 조합으로 이루어져도 좋다. 전극(80)과 전극(90)은 SiO2와 같은 절연막(5)에 의해 전기적으로 절연되어 있다. 이후의 과정은 동일하며, 봉지제(4; encapsulating material)를 이용하여, 반도체 소자(2)를 감싼다. 다음으로, 플레이트(1)와 접착제(3)로부터 반도체 소자(2)를 분리한다.
도 5는 본 개시에 따라 반도체 소자 구조물을 제조하는 방법의 다른 예를 나타내는 도면으로서, 플레이트(1) 위에 복수의 반도체 소자(2,2)가 일체로 봉지제(4)에 의해 덮혀 있다. 플레이트(1)를 제거한 후, 반도체 소자(2,2)를 일체로서 하나의 패키지화하는 것이 용이해진다. 반도체 소자(2)와 반도체 소자(2)의 전기적 연결 방법에 대해서는 후술한다. 또한 이들을 도 3에서와 같이 개별적인 반도체 소자(2)로 분리하는 것도 가능하다. 이는 복수의 반도체 소자(2,2)를 플레이트(1)로부터 분리한 후, 쏘잉(sawing) 등의 공정을 통해 개별화함으로써 가능하다. 경화후 연성을 가지는 봉지제(4)를 사용함으로써, 연성 회로기판과의 결합을 한층 높일 수 있게 된다.
도 6은 본 개시에 따른 반도체 소자 구조물의 일 예를 나타내는 도면으로서, 봉지제(4)의 측면(4a)이 경사지도록 형성되어 있다. 반도체 소자(2)가 발광소자인 경우에, 봉지제(4)가 다양한 각의 외면을 갖게 되어, 패키지 외부로의 광 추출 효율이 높아지게 된다. 스크린 프린팅시, 스크린 격벽을 경사지게 형성하여 측면(4a)의 형성이 가능하며, 쏘잉시, 끝이 뾰족한 커터를 이용함으로써 측면(4a)의 형성이 가능하다.
도 7은 본 개시에 따라 반도체 소자 구조물을 제조하는 방법의 또 다른 예를 나타내는 도면으로서, 플레이트(1)가 제거된 후, SiO2와 같은 절연막(6)을 전극(80)과 전극(90)을 노출한 상태로 구비하고 있다. 이후, 전극(80)에 외부 전극(81)을 연결하고, 전극(90)에 외부 전극(91)을 형성하여, 종래의 패키지와 같은 구조로 만들 수 있게 된다. 외부 전극(81,91)은 종래 패키지의 리드 프레임에 대응할 수 있다. 또한 외부 전극(81,91)을 반사막으로 기능하도록 넓게 펼쳐 증착하는 것도 가능하다. 절연막(6)은 단순히 절연 기능만을 하여도 좋고, 외부 전극(81,91)에 의한 광 흡수를 줄이도록 SiO2/TiO2의 교대 적층구조를 형성하거나 DBR을 이루어도 좋다. 도 4에서와 같이 반도체 소자(2)가 절연막(5)을 구비하는 경우에는 절연막(6)이 생략될 수도 있다. 절연막(6)과 외부 전극(81,91)의 형성에 사용되는 증착 공정과 포토리쏘그라피 공정 등은 반도체 칩 공정에서 일반적인 것으로 당업자에 매우 익숙한 것이다. 외부 전극(81,91)을 구비함으로써, PCB, COB 등에의 장착이 보다 용이해질 수 있다. 필요한 경우에, 외부 전극(81,91) 없이 절연막(6)만을 구비하는 것도 가능하다. 절연막(6) 반도체 소자(2)와 봉지제(4) 사이를 보호하는 기능을 할 뿐만 아니라, 봉지제(4)를 외부 전극(81,91) 형성 공정으로부터 보호하는 기능도 할 수 있다. 또한 절연막(6)을 백색 물질로 형성하여, 절연막(6)을 반사막으로 기능하게 할 수 있다. 예를 들어, 백색의 PSR(Photo Sloder Regist)을 절연막(6)으로 이용하거나, 코팅하여 사용할 수 있다.
도 8은 본 개시에 따른 반도체 소자 구조물의 다른 예를 나타내는 도면으로서, 전기적으로 직렬 연결된 반도체 소자(2A)와 반도체 소자(2B)가 구비되어 있다. 반도체 소자(2A)의 음(-) 전극(80A)과 반도체 소자(2B)의 양(+) 전극(90B)을 외부 전극(89)을 통해 연결함으로써 이러한 구성이 가능해진다. 미설명 부호 4는 봉지제이며, 6은 절연막이고, 90A은 반도체 소자(2A)의 양(+) 전극이며, 80B는 반도체 소자(2B)의 음(-) 전극이다. 이러한 구성을 통해, 모노리식 기판의 사용 없이, 봉지제(4)를 통해 일체화된 반도체 소자(2A,2B) 간의 전기적 연결을 형성할 수 있게 된다. 모노리식 기판의 경우에, 그 위의 반도체 소자의 구조가 동일하지만, 본 개시의 방법에 의하면, 반도체 소자(2A)와 반도체 소자(2B)가 같은 기능의 소자일 필요가 없다. 반도체 소자(2A,2B)를 병렬연결할 수 있음은 물론이다. 또한 봉지제(4)의 측면(4a)을 도 6에서와 같이 경사지게 형성할 수 있으며, 이러한 구성은 기존에 상상할 수 없었던 고전압(High-Voltage) 반도체 발광소자 패키지 내지는 반도체 발광소자 구조물을 가능하게 한다.
도 9는 본 개시에 따른 반도체 소자 구조물 사용의 일 예를 나타내는 도면으로서, 반도체 소자(2C)는 인쇄회로기판(7)의 도선(7a)과 전극(80,90)이 직접 연결되어 있으며, 반도체 소자(2D)는 도선(7b)과 외부 전극(81,91)을 통해 연결되어 있다. 인쇄회로기판(7)은 연성 회로기판이어도 좋다.
도 10은 본 개시에 따라 반도체 소자 구조물을 제조하는 방법의 또 다른 예를 나타내는 도면으로서, 도 2에 도시된 것과 같은 반도체 소자(2)가 구비되어 있으며, 반도체 소자(2)는 기판(100), 기판(100) 위에, 제1 도전성을 가지는 제1 반도체층(300), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(400), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(500)이 성장되며, 전극(80,90)이 형성되어 있다. 반도체 소자(2)를 접착제(3)를 이용해 플레이트(1)에 붙인 다음, 봉지제(4)로 덮기에 앞서, 기판(100)을 제거하고, 바람직하게는 광 취출 효율을 높이기 위해 거친 표면(301)을 형성한다. 이후의 과정은 동일하다. 기판(100)의 제거는 레이저 리프트 오프(Laser Lift-off)와 같은 공정에 의해 가능하며, 거친 표면(301)은 ICP(Inductively Coupled Plasma)와 같은 건식 식각을 통해 가능하다. 이것은 칩 레벨 레이저 리프트 오프를 가능하게 한다.
도 11은 본 개시에 따른 반도체 소자 구조물의 또 다른 예를 나타내는 도면으로서, 봉지제(4)에 형광체가 포함되어 있다. YAG, Silicate, Nitride 형광체 등을 이용하여 원하는 색의 광을 발광할 수 있게 된다.
도 12은 본 개시에 따른 반도체 소자 구조물의 또 다른 예를 나타내는 도면으로서, 봉지제(4) 내에 또는 봉지제(4) 하부에 형광체층(8)이 형성되어 있다. 이는 봉지제(4) 내에서 형광체를 침전시키거나, 별도로 스핀 코팅하거나, 휘발성 액체에 담긴 형광체를 도포한 후 휘발시켜 형광체만 남긴 후 봉지제(4)로 덮음으로써 형성할 수 있다. 필요에 따라 복수의 형광체층(8)의 형성도 가능하다.
도 13은 본 개시에 따른 반도체 소자 구조물의 또 다른 예를 나타내는 도면으로서, 봉지제(4)에 광 취출 효율을 높이기 위한 거친 표면(4g)이 형성되어 있다. 거친 표면(4g)은 pressing, 나노임프린트(nanoimprint) 등의 성형을 통해 형성이 가능하다. 또한 bead 물질을 도포한 후, 에칭, 샌드블라스팅 등의 방법을 통해 형성하는 것도 가능하다.
도 14는 본 개시에 따른 반도체 소자 구조물의 또 다른 예를 나타내는 도면으로서, 봉지제(4)에 렌즈(4c)가 형성되어 있다. 바람직하게는 렌즈(4c)는 봉지제와 일체로 형성된다. 이러한 일체형 렌즈(4c)는 압축성형 등으로 방법으로 형성하는 것이 가능하다.
도 16은 본 개시에 따른 반도체 소자 구조물의 또 다른 예를 나타내는 도면으로서, 반도체 소자(2)가 도 4에 도시된 것과 같은 플립 칩형 반도체 발광소자인 경우이며, 봉지제(4)의 측면(4a)이 활성층(400; 도 2 참조)에서 생성된 빛을 상측으로 반사시키는 광 반사면(4b)을 구비한다. 광 반사면(4b)은 측면(4a)의 전체에 형성되어도 좋고, 일부에 형성되어 좋다. 바람직하게는 반도체 소자(2)가 위치하는 측면(4a)의 하부에 형성된다. 도 16에서 광 반사면(4b)이 형성되지 않은 측면(4a)의 상부(4e)는 일정 이상의 높이를 가지는 것이 바람직하다. 상부(4e)는 평탄한 상면(4d)에 대한 수직한 방향을 가질 수 있으며, 그 전체를 형상의 일 예를 도 22에 나타내었다. 상부(4e)를 일정 높이 이상으로 구비하여, 반도체 소자 구조물을 별도의 렌즈 없이 빔 프로젝터의 광원으로도 이용할 수 있다. 도 16에서 광 반사면(4b)은 곡면으로 되어 있으며, 도 18 및 도 19에 광 반사면(4b)의 다른 예가 도시되어 있다. 도 18에서는 두 개의 경사를 달리하는 직선 경사면(4b1,4b2)이 반사면을 형성한다. 도 19에서는 경사면(4b1) 위에 계단(4b3)이 형성된 측면(4a)이 구비되어 있다. 경사면(4b1)과 계단(4b3)을 복수 회 도입하는 것도 가능하다. 광 반사면(4b)의 원리에 대해서는 도 20 및 도 21에서 설명한다. 도 6에 도시된 측면(4a)도 반사면의 하나로 볼 수 있다. 미설명 동일부호에 대한 설명은 생략한다. 형광체(8)는 반드시 구비되어야 하는 것은 아니며, 도 16에서와 같이 컨포멀(conformal) 코팅되어도 좋고, 도 11에서와 같이 봉지제(4) 전체에 함유되어도 좋고, 봉지제(4)의 일부에만 구비되어도 좋다. 절연막(6)과 외부 전극(81,91)이 구비되는 경우에, 이들은 전극(80,90) 측의 봉지제(4) 전면에 형성된 다음, 후술하는 블레이드(41)에 의한 쏘잉 공정에서 제거되는 형태일 수 있으며, 미리 광 반사면(4b)이 형성되는 영역에는 형성되지 않는 형태일 수도 있다.
도 17은 도 16에 도시된 반도체 소자 구조물을 제조하는 방법의 일 예를 나타내는 도면으로서, 기본적으로 도 4 내지 도 6에 설명된 과정과 동일하지만, 반도체 소자(2c,2d)를 분리 내지는 측면(4a)을 형성하는 과정에서, 광 반사면(4b)과 상부(4e)의 형상을 가지는 블레이드(41; Saw Blade)를 이용하여, 반도체 소자(2)를 분리하는 것과 동시에 측면(4a)을 형성하는 것이 가능해진다. 도 18에 도시된 경사면(4b1,4b2)은 두 개의 각도를 달리하는 블레이드를 이용함으로써 형성이 가능하며, 도 19에 도시된 경사면(4b1)과 계단(4b3)은 계단(4b3)에 대응하는 형상의 블레이드와 경사면(4b1)에 대응하는 블레이드를 이용함으로써 형성이 가능하다. 쏘잉과 같은 기계 가공을 이용함으로써, 측면(4a) 내지는 광 반사면(4b)을 원하는 형태로 정확하게 형성할 수 있는 이점을 가진다. 이는 도 15에서와 같이, 봉지제(170)를 디스펜싱하는 경우에, 그 외곽 형상의 제어가 um 이상의 수준(예를 들어, COB에 봉지제를 디스펜싱하는 경우)에서는 거의 불가능하지만, 본 개시에 따른 방법에 의하면, 이것이 용이해진다. 또한 종래의 패키지에서, 도 14에서와 같은 렌즈(4c) 형상을 가지기 위해서는 금형이 필요하지만, 본 개시에 따른 방법에 의하면, 이러한 금형의 도움없이도 광 반사면(4b)을 형성할 수 있게 된다.
도 20 및 도 21은 본 개시에 따른 반사면 형성의 원리를 설명하는 도면으로서, 광원(S)으로부터 빛(L1)이 수직한 측면(4a)으로 입사하는 경우에, 빛(L1)은 임계각을 표시하는 삼각형(C1) 내로 진입하는 경우에, 굴절률이 높이 매질(예: 봉지제(4))과 굴절률이 낮은 매질(예: 공기)의 경계인 수직한 측면(4a)을 지나 굴절률이 낮은 매질로 진행한다. 그러나, 빛(L1)의 입사각이 큰 경우에는 수직한 측면(4a)에서 반사되어 상면(4d)을 향하게 되며, 마찬가지로 상면(4d)에서 동일한 원리의 적용을 받게 된다. 반면, 수직한 측면(4a)에 대해서 우측으로 경사진 광 반사면(4b)의 경우에, 수직한 측면(4a)에 대해서는 입사각이 더 작아서 삼각형(C1) 내로 진입하는 빛(L2)에 대해서도 삼각형(C2) 내로 진입하지 않게 되어, 빛(L2)을 상면(4d) 측으로 반사시킬 수 있게 된다. 광 반사면(4b)이 곡면인 경우에, 광 반사면(4b) 내의 각각의 점에 대한 접선에서 동일한 원리가 적용된다. 이러한 적용을 받아, 광 반사면(4b)을 직선, 포물선, 원호 등으로 구성할 수 있으며, 제조가 가능하다면 이들의 조합으로 구성할 수도 있다. 바람직하게는, 광 반사면(4b)에 입사하는 모든 빛을 상면(4d)으로 반사하도록 광 반사면(4b)을 구성할 수 있지만, 반드시 그러해야 하는 것은 아니다. 더욱 바람직하게는, 광 반사면(4b)은 광 반사면(4b)에서 반사된 빛(L2)이 상면(4d)의 삼각형(C3) 내로 입사될 수 있도록 설계된다. 이러한 설계는 광학 분야에서 당업자에게 주지의 기술이다. 도 21에 도시된 바와 같이, 하나의 빛(L)에 대해서, 빛(L)이 수직한 측면(4a)에 반사되어 상면(4d)을 향하는 경우의 입사각(θ1)보다 광 반사면(4b)에 반사되어 상면(4d)을 향하는 경우의 입사각(θ2)이 작아지는 것을 알 수 있다. 입사각을 작게 해양 상면(4d)을 통해 방출될 확률이 높아지게 된다.
반도체 소자(2)가 발광소자인 경우에, 광 반사면(4b) 및/또는 백색 절연막(6)을 구비함으로써, 상면(4d) 내지는 반도체 소자(2) 상방으로의 광 취출 효율을 크게 높일 수 있게 된다. 종래에, 도 15에서와 같은 구조에서도, 백색의 몰드(130)가 사용되며, 몰드(130)는 패키지 전체의 형상을 구현하고, 캐비티(140)를 제공하는 한편, 캐비티(140) 내의 빛을 반사시키는 기능을 제공한다. 본 개시에 있어서, 백색의 몰드(130)에 의한 빛의 반사 기능은 광 반사면(4b)에 의해 대체되며(봉지제(4b)와 외부와의 굴절률의 차이를 이용함), 백색 절연막(6)은 그 위치와 기능에 있어서, 백색의 몰드(13)와 차별된다. 그리고 이러한 광 반사면(4b)의 구비와 백색 절연막(6)의 구비는 본 개시에 따른 제조 방법의 특유한 방식에 기인한다.
도 23은 본 개시에 따른 반도체 소자 구조물의 또 다른 예를 나타내는 도면으로서, 반도체 소자(2a)와 제2 반도체 소자(2b)가 봉지제(4)에 의해 일체로 형성되어 있다. 반도체 소자(2a)와 제2 반도체 소자(2b) 사이에는 홈(4f)이 형성되어 있으며, 홈(4f)은 슬릿 등 다양한 형태를 가질 수 있다. 홈(4f)은 반도체 소자(2a)와 제2 반도체 소자(2b)를 구분하면서 일체화하는데 역할하며, 반도체 소자(2a)의 기능과 제2 반도체 소자(2b)의 기능이 불필요하게 간섭되는 것을 방지하는 데도 이용될 수 있다. 반도체 소자(2a)와 제2 반도체 소자(2b)가 동일한 기능의 소자일 필요는 없다. 예를 들어, 하나는 기능성 소자이고, 하나는 정전기 방지를 위한 제너 다이오드일 수 있다. 반도체 소자(2a)와 제2 반도체 소자(2b)가 발광소자인 경우에, 반도체 소자(2a)와 제2 반도체 소자(2b)는 각각 다른 색의 빛을 발광할 수 있음은 물론이다. 반도체 소자(2a)와 제2 반도체 소자(2b)가 발광소자인 경우에, 홈(4f)은 광 반사면(4b)을 형성하는데 역할한다. 홈(4f)을 광 반사면(4b)으로 형성함으로써, 반도체 소자(2a)와 제2 반도체 소자(2b)는 서로 간섭 없이 각각의 상면(4d)으로 빛을 방출할 수 있게 된다. 홈(4f)의 형성은 봉지제(4) 전체를 절단하지 않는 깊이를 가지는 블레이드를 이용하여 가능하다. 광 반사면(4b)은 일측의 반도체 소자(2a)에만 형성될 수도 있다.
이하 본 개시의 다양한 실시 형태에 대하여 설명한다.
(1) 봉지제가 캐리어로 역할하는 반도체 소자 구조물.
(2) 플레이트로부터 분리된 봉지제 하면을 가지는 반도체 소자 구조물.
(3) 반도체 소자의 전극이 위치하는 면을 제외한 봉지제의 외면들이 구조물 또는 패키지의 외면을 이루는 반도체 소자 구조물.
(4) 반도체 소자들을 봉지제를 이용하여 결합한 반도체 소자 구조물.
(5) 반도체 소자 구조물을 제조하는 방법에 있어서, 플레이트 위에 반도체 소자를 위치 고정하는 단계;로서, 반도체 소자의 전극이 플레이트를 향하도록 위치 고정하는 단계; 반도체 소자를 봉지제로 덮는 단계; 그리고, 봉지제가 덮힌 반도체 소자를 플레이트로부터 분리하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자 구조물을 제조하는 방법.
(6) 반도체 소자 구조물을 제조하는 방법에 있어서, 플레이트 위에 반도체 소자를 위치 고정하는 단계;로서, 반도체 소자는 플립 칩형 반도체 발광소자이며, 반도체 소자의 두 개의 전극이 플레이트를 향하도록 위치 고정하는 단계(반도체 발광소자에서 생성된 광의 경로에 있어서 수직 상방을 수직한 방향으로, 수평 방향을 수평 방향으로 정의함); 반도체 소자를 봉지제로 덮는 단계; 봉지제가 덮힌 반도체 소자를 플레이트로부터 분리하는 단계; 그리고, 봉지제의 측면에 플립 칩형 반도체 발광소자에서 생성된 광을 봉지제의 상면으로 반사시키는 광 반사면을 형성하는 단계;로서, 광 반사면은 수직면인 봉지제의 측면에 의해 반사된 광이 봉지제의 상면에 입사되는 각도보다 작은 입사각을 가지고 봉지제의 상면으로 입사되도록 형성되는 단계;를 포함하는 것을 특징으로 하는 반도체 소자 구조물을 제조하는 방법.
(7) 광 반사면은 곡면을 포함하는 것을 특징으로 하는 반도체 소자 구조물을 제조하는 방법. 곡면은 단일 곡률의 곡면, 복수의 곡률을 가지는 곡면, 연속적인 곡면, 단속적인 곡면 등일 수 있다. 광 반사면은 전반사면으로 구성될 수 있다.
(8) 광 반사면은 적어도 하나의 직선 경사면을 포함하는 것을 특징으로 하는 반도체 소자 구조물을 제조하는 방법. 도 6, 도 18, 도 19에 도시된 반도체 소자 구조물이 이러한 예에 속한다.
(9) 광 반사면은 적어도 하나의 직선 경사면 위에 수평 방향의 계단을 포함하는 것을 특징으로 하는 반도체 소자 구조물을 제조하는 방법.
(10) 광 반사면을 형성하는 단계에서, 광 반사면 위의 봉지제 측면에 수직 방향으로 연장된 봉지제 측면 상부를 더 형성하는 것을 특징으로 하는 반도체 소자 구조물을 제조하는 방법.
(11) 광 반사면은 광 반사면 형상을 가지는 블레이드에 의해 기계 가공되는 것을 특징으로 하는 반도체 소자 구조물을 제조하는 방법.
(12) 분리하는 단계 후에, 두 개의 전극이 노출되도록 절연막을 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자 구조물을 제조하는 방법.
(13) 절연막은 백색 절연막인 것을 특징으로 하는 반도체 소자 구조물을 제조하는 방법.
(14) 분리하는 단계 후에, 두 개의 전극 각각에 전기적으로 연결되는 두 개의 외부 전극을 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자 구조물을 제조하는 방법.
(15) 절연막을 형성하는 단계 후에, 절연막을 통해 노출된 두 개의 전극 각각에 전기적으로 연결되는 두 개의 외부 전극을 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자 구조물을 제조하는 방법.
(16) 위치 고정하는 단계에서, 복수의 반도체 소자가 플레이트 위에 위치 고정되며, 덮는 단계에서, 복수의 반도체 소자가 봉지제에 의해 덮히고, 광 반사면을 형성하는 단계에서, 복수의 반도체 소자가 일체로 분리되며, 이웃한 두 개의 반도체 소자 사이에 홈이 형성되어 있는 것을 특징으로 하는 반도체 소자 구조물을 제조하는 방법.
(17) 두 개의 전극을 가지며, 플립 칩형 반도체 발광소자인 반도체 소자; 두 개의 전극이 노출되도록 절연하는 백색 절연막; 노출된 두 개의 전극에 각각에 연결되는 두 개의 외부 전극; 그리고, 백색 절연막 및 두 개의 외부 전극을 바닥에 두고, 반도체 소자를 둘러싸며, 플립 칩형 반도체 발광소자에서 발생된 광에 대해 투광성을 지니는 물질로 된 봉지제;로서, 투광성인 측면을 가지는 봉지제;를 포함하는 것을 특징으로 하는 반도체 소자 구조물. 백색 절연막을 이용함으로써, 광 반사 효율을 높이고, 외부 전극에 의한 광 흡수를 방지할 수 있게 된다.
(18) 봉지제는 형광체를 함유하는 것을 특징으로 하는 반도체 소자 구조물.
(19) 봉지제는 거친 표면으로 된 상면을 가지는 것을 특징으로 하는 반도체 소자 구조물. 도 13에 실시예가 제시되어 있다.
(20) 봉지제는 렌즈가 구비된 상면을 가지는 것을 특징으로 하는 반도체 소자 구조물. 도 14에 실시예가 제시되어 있다.
(21) 측면에 플립 칩형 반도체 발광소자에서 발생된 광을 봉지제의 상면으로 반사시키는 광 반사면을 구비하는 것을 특징으로 하는 반도체 소자 구조물. 도 16에 실시예가 제시되어 있다.
(22) 광 반사면은 백색 절연막으로부터 봉지제의 측면을 따라 형성되어 있는 것을 특징으로 하는 반도체 소자 구조물. 도 16에 도시된 바와 같이, 백색 절연막(6)과 광 반사면(4b)을 이어지게 형성함으로써, 광의 상면(4d)으로 방출 효율을 더욱 높일 수 있게 된다. 도 18에 도시된 바와 같이, 절연막(6)이 광 반사면(4b)과 거리를 두고 형성될 수 있음은 물론이다.
(23) 광 반사면은 곡면을 포함하는 것을 특징으로 하는 반도체 소자 구조물을 제조하는 방법.
(24) 광 반사면은 적어도 하나의 직선 경사면을 포함하는 것을 특징으로 하는 반도체 소자 구조물을 제조하는 방법.
(25) 광 반사면은 적어도 하나의 직선 경사면 위에 수평 방향의 계단을 포함하는 것을 특징으로 하는 반도체 소자 구조물을 제조하는 방법.
(26) 광 반사면을 형성하는 단계에서, 광 반사면 위의 봉지제 측면에 수직 방향으로 연장된 봉지제 측면 상부를 더 형성하는 것을 특징으로 하는 반도체 소자 구조물을 제조하는 방법.
(27) 제1 반도체 소자와 제2 반도체 소자;로서, 각각이 적어도 두 개의 전극을 가지는 제1 반도체 소자 및 제2 반도체 소자; 그리고, 적어도 두 개의 전극의 반대 측에서, 제1 반도체 소자 및 제2 반도체 소자를 덮어 일체화하는 봉지제;로서, 적어도 두 개의 전극 측에서, 제1 반도체 소자와 제2 반도체 소자 사이에 홈이 형성되어 있는 것을 특징으로 하는 반도체 소자 구조물.
(28) 홈은 슬릿 형상인 것을 특징으로 하는 반도체 소자 구조물. 슬릿은 동일한 폭을 가지고 길게 이어진 홈을 의미하며, 홈의 가장 일반적인 형태일 수 있다.
(29) 제1 반도체 소자 및 제2 반도체 소자의 적어도 하나가 발광소자이며, 홈의 적어도 일 측면이 광 반사면인 것을 특징으로 하는 반도체 소자 구조물.
(30) 적어도 두 개의 전극 각각에 전기적으로 연결되는 외부 전극;을 포함하는 것을 특징으로 하는 반도체 소자 구조물. 바람직하게는 이들 사이에 절연막이 구비된다.
(31) 외부 전극과 이 외부 전극에 대응하는 전극 사이에 이 전극을 노출시켜 이 외부 전극과 이 전극의 전기적 연결을 유지하는 절연막;을 포함하는 것을 특징으로 하는 반도체 소자 구조물.
(32) 적어도 두 개의 전극을 노출되도록 구비된 절연막;을 포함하는 것을 특징으로 하는 반도체 소자 구조물. 외부 전극이 구비되지 않는 경우에, 전극이 외부 전극의 역할을 함께 수행한다.
(33) 절연막은 백색 절연막인 것을 특징으로 하는 반도체 소자 구조물.
본 개시에 따른 하나의 반도체 소자 구조물을 제조하는 방법에 의하면, 반도체 소자 구조물 또는 패키지를 쉽게 제조할 수 있게 된다.
또한 본 개시에 따른 다른 반도체 소자 구조물을 제조하는 방법에 의하면, 봉지제가 캐리어로 역할하는 구조물 또는 패키지를 만들 수 있게 된다.
또한 본 개시에 따른 또다른 반도체 소자 구조물을 제조하는 방법에 의하면, 투광성 봉지제가 캐리어로 역할하는 발광소자 구조물 또는 패키지를 만들 수 있게 된다.
또한 본 개시에 따른 또다른 반도체 소자 구조물을 제조하는 방법에 의하면, 복수의 반도체 소자를 쉽게 전기적으로 연결할 수 있게 된다.
또한 본 개시에 따른 또다른 반도체 소자 구조물을 제조하는 방법에 의하면, 다른 구조의 반도체 소자들을 쉽게 전기적으로 연결할 수 있게 된다.
100: 기판 200: 버퍼층 300,400,500: 반도체층

Claims (10)

  1. 제1 반도체 소자와 제2 반도체 소자;로서, 각각이 적어도 두 개의 전극을 가지는 제1 반도체 소자 및 제2 반도체 소자; 그리고,
    적어도 두 개의 전극의 반대 측에서, 제1 반도체 소자 및 제2 반도체 소자를 덮어 일체화하는 봉지제;로서, 적어도 두 개의 전극 측에서, 제1 반도체 소자와 제2 반도체 소자 사이에 홈이 형성되어 있는 것을 특징으로 하는 반도체 소자 구조물.
  2. 청구항 1에 있어서,
    홈은 슬릿 형상인 것을 특징으로 하는 반도체 소자 구조물.
  3. 청구항 1에 있어서,
    제1 반도체 소자 및 제2 반도체 소자의 적어도 하나가 발광소자이며,
    홈의 적어도 일 측면이 광 반사면인 것을 특징으로 하는 반도체 소자 구조물.
  4. 청구항 1에 있어서,
    적어도 두 개의 전극 각각에 전기적으로 연결되는 외부 전극;을 포함하는 것을 특징으로 하는 반도체 소자 구조물.
  5. 청구항 4에 있어서,
    외부 전극과 이 외부 전극에 대응하는 전극 사이에 이 전극을 노출시켜 이 외부 전극과 이 전극의 전기적 연결을 유지하는 절연막;을 포함하는 것을 특징으로 하는 반도체 소자 구조물.
  6. 청구항 1에 있어서,
    적어도 두 개의 전극을 노출되도록 구비된 절연막;을 포함하는 것을 특징으로 하는 반도체 소자 구조물.
  7. 청구항 3에 있어서,
    적어도 두 개의 전극 각각에 전기적으로 연결되는 외부 전극;을 포함하는 것을 특징으로 하는 반도체 소자 구조물.
  8. 청구항 6에 있어서,
    외부 전극과 이 외부 전극에 대응하는 전극 사이에 이 전극을 노출시켜 이 외부 전극과 이 전극의 전기적 연결을 유지하는 절연막;을 포함하는 것을 특징으로 하는 반도체 소자 구조물.
  9. 청구항 3에 있어서,
    적어도 두 개의 전극을 노출되도록 구비된 절연막;을 포함하는 것을 특징으로 하는 반도체 소자 구조물.
  10. 청구항 8에 있어서,
    절연막은 백색 절연막인 것을 특징으로 하는 반도체 소자 구조물.
KR1020120093191A 2012-04-06 2012-08-24 반도체 소자 구조물 Expired - Fee Related KR101299562B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020120093191A KR101299562B1 (ko) 2012-08-24 2012-08-24 반도체 소자 구조물
US14/390,611 US9773950B2 (en) 2012-04-06 2013-04-05 Semiconductor device structure
PCT/KR2013/002879 WO2013151387A1 (ko) 2012-04-06 2013-04-05 반도체 소자 구조물을 제조하는 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120093191A KR101299562B1 (ko) 2012-08-24 2012-08-24 반도체 소자 구조물

Publications (1)

Publication Number Publication Date
KR101299562B1 true KR101299562B1 (ko) 2013-08-23

Family

ID=49221145

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120093191A Expired - Fee Related KR101299562B1 (ko) 2012-04-06 2012-08-24 반도체 소자 구조물

Country Status (1)

Country Link
KR (1) KR101299562B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150030169A (ko) * 2013-09-11 2015-03-19 엘지디스플레이 주식회사 발광 다이오드 소자 및 이를 포함하는 백라이트 유닛과 이의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006024615A (ja) * 2004-07-06 2006-01-26 Matsushita Electric Ind Co Ltd Ｌｅｄ照明光源およびその製造方法
KR20060069375A (ko) * 2006-04-24 2006-06-21 에피밸리 주식회사 반도체 엘이디 소자 및 그 제조 방법
JP2007142051A (ja) * 2005-11-16 2007-06-07 Matsushita Electric Ind Co Ltd 発光モジュール
KR20100060867A (ko) * 2008-11-28 2010-06-07 삼성전기주식회사 웨이퍼 레벨 패키지의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006024615A (ja) * 2004-07-06 2006-01-26 Matsushita Electric Ind Co Ltd Ｌｅｄ照明光源およびその製造方法
JP2007142051A (ja) * 2005-11-16 2007-06-07 Matsushita Electric Ind Co Ltd 発光モジュール
KR20060069375A (ko) * 2006-04-24 2006-06-21 에피밸리 주식회사 반도체 엘이디 소자 및 그 제조 방법
KR20100060867A (ko) * 2008-11-28 2010-06-07 삼성전기주식회사 웨이퍼 레벨 패키지의 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150030169A (ko) * 2013-09-11 2015-03-19 엘지디스플레이 주식회사 발광 다이오드 소자 및 이를 포함하는 백라이트 유닛과 이의 제조 방법
KR102242660B1 (ko) * 2013-09-11 2021-04-21 엘지디스플레이 주식회사 발광 다이오드 소자 및 이를 포함하는 백라이트 유닛과 이의 제조 방법

Similar Documents

Publication Publication Date Title
US9773950B2 (en) Semiconductor device structure
KR101476771B1 (ko) 반도체 소자 구조물 및 반도체 소자 구조물을 제조하는 방법
TWI529970B (zh) 半導體發光裝置及其製造方法
KR20150107086A (ko) 반도체 소자 구조물 및 반도체 소자 구조물을 제조하는 방법
KR101461154B1 (ko) 반도체 소자 구조물을 제조하는 방법
KR101291092B1 (ko) 반도체 소자 구조물을 제조하는 방법
KR20120053784A (ko) 파장변환층을 갖는 발광 다이오드 칩, 그것을 제조하는 방법 및 그것을 갖는 패키지
KR101360324B1 (ko) 반도체 소자 구조물을 제조하는 방법
KR101450216B1 (ko) 반도체 소자 구조물을 제조하는 방법
KR101299563B1 (ko) 반도체 소자 구조물을 제조하는 방법
KR101299562B1 (ko) 반도체 소자 구조물
WO2013151391A1 (ko) 반도체 소자 구조물을 제조하는 방법 및 이를 이용한 반도체 소자 구조물
KR101460742B1 (ko) 반도체 소자 구조물을 제조하는 방법
KR20170030125A (ko) 반도체 발광소자 및 이의 제조 방법
KR20170036295A (ko) 반도체 발광소자 및 이의 제조방법
KR101733043B1 (ko) 반도체 발광소자 및 이의 제조방법
KR101300463B1 (ko) 반도체 소자 구조물을 제조하는 방법
KR101538083B1 (ko) 반도체 소자 구조물
JP6155932B2 (ja) 発光装置
JP2018022859A (ja) 発光装置及びその製造方法
KR101465708B1 (ko) 반도체 소자 구조물을 제조하는 방법
KR101863538B1 (ko) 반도체 발광소자 및 이의 제조 방법
KR101461153B1 (ko) 반도체 소자 구조물을 제조하는 방법
KR20130114011A (ko) 반도체 소자 구조물을 제조하는 방법
KR101779084B1 (ko) 반도체 발광소자 구조물 및 반도체 발광소자 구조물을 제조하는 방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

FPAY Annual fee payment

Payment date: 20160811

Year of fee payment: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20170820

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20170820

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000