KR102748010B1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR102748010B1
KR102748010B1 KR1020190009491A KR20190009491A KR102748010B1 KR 102748010 B1 KR102748010 B1 KR 102748010B1 KR 1020190009491 A KR1020190009491 A KR 1020190009491A KR 20190009491 A KR20190009491 A KR 20190009491A KR 102748010 B1 KR102748010 B1 KR 102748010B1
Authority
KR
South Korea
Prior art keywords
layer
light
area
refractive index
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020190009491A
Other languages
English (en)
Other versions
KR20200092533A (ko
Inventor
주진호
이동기
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190009491A priority Critical patent/KR102748010B1/ko
Priority to US16/689,744 priority patent/US11038151B2/en
Priority to CN202010045558.7A priority patent/CN111475042B/zh
Publication of KR20200092533A publication Critical patent/KR20200092533A/ko
Application granted granted Critical
Publication of KR102748010B1 publication Critical patent/KR102748010B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • H10K59/879—Arrangements for extracting light from the devices comprising refractive means, e.g. lenses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H10K50/858—Arrangements for extracting light from the devices comprising refractive means, e.g. lenses
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0443—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a single layer of sensing electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04102—Flexible digitiser, i.e. constructional details for allowing the whole digitising part of a device to be flexed or rolled like a sheet of paper
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04112—Electrode mesh in capacitive digitiser: electrode for touch sensing is formed of a mesh of very fine, normally metallic, interconnected lines that are almost invisible to see. This provides a quite large but transparent electrode surface, without need for ITO or similar transparent conductive material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

표시 장치가 제공된다. 표시 장치는, 평면부인 제1 영역과 곡면부인 제2 영역을 포함하는 표시 유닛 및 표시 유닛 상에 배치된 터치 센서층을 포함하고, 터치 센서층은, 제1 굴절률을 갖는 고굴절층 및 고굴절층 상부에 배치되되 제1 굴절률보다 작은 제2 굴절률을 갖는 평탄화층을 포함하고, 고굴절층은 패턴부를 포함한다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다.
정보화 사회가 발전함에 따라 영상을 표시하기 위한 표시 장치에 대한 요구가 다양한 형태로 증가하고 있다. 이에 따라, 최근에는 액정표시장치(LCD: Liquid Crystal Display), 플라즈마표시장치(PDP: Plasma Display Panel), 유기발광 표시장치(OLED: Organic Light Emitting Display)와 같은 여러가지 표시 장치가 활용되고 있다.
표시 장치들 중에서 유기발광 표시장치는 자체발광형으로서, 액정표시장치(LCD)에 비해 시야각, 대조비 등이 우수하며, 별도의 백라이트가 필요하지 않아 경량 박형이 가능하며, 소비전력이 유리한 장점이 있다. 또한, 유기발광 표시장치는 직류저전압 구동이 가능하고, 응답속도가 빠르며, 특히 제조비용이 저렴한 장점이 있다.
유기발광 표시장치는 광을 발광하는 유기발광 소자와 유기발광 소자를 구획하는 뱅크층을 포함한다. 유기발광 소자는 애노드 전극, 정공 수송층(hole transporting layer), 유기발광층(organic light emitting layer), 전자 수송층(electron transporting layer), 및 캐소드 전극을 포함한다. 이 경우, 애노드 전극에 고전위 전압이 인가되고 캐소드 전극에 저전위 전압이 인가되면 정공과 전자가 각각 정공 수송층과 전자 수송층을 통해 유기발광층으로 이동되며, 유기발광층에서 서로 결합하여 발광하게 된다.
한편, 유기발광 표시장치는 외광이 반사되어 사용자의 눈에 시인되는 경우, 화상의 품질이 저하될 수 있다.
본 발명이 해결하고자 하는 과제는 사용자의 눈에 시인되는 반사광을 감소시킴과 동시에 출광 효율을 높일 수 있는 표시장치를 제공하고자 하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는, 평면부인 제1 영역과 곡면부인 제2 영역을 포함하는 표시 유닛 및 상기 표시 유닛 상에 배치된 터치 센서층을 포함하고, 상기 터치 센서층은, 제1 굴절률을 갖는 고굴절층 및 상기 고굴절층 상부에 배치되되 상기 제1 굴절률보다 작은 제2 굴절률을 갖는 평탄화층을 포함하고, 상기 고굴절층은 패턴부를 포함한다.
상기 패턴부는 상기 제1 영역에 배치되는 제1 패턴부와 상기 제2 영역에 배치되는 제2 패턴부를 포함하고, 상기 제1 패턴부 및 상기 제2 패턴부 각각은 복수의 돌출부 및 복수의 함몰부를 포함할 수 있다.
상기 제1 패턴부의 복수의 함몰부는 제1 피치를 가지고, 상기 제2 패턴부의 복수의 함몰부는 상기 제1 피치보다 작은 제2 피치를 가질 수 있다.
상기 제1 영역 및 상기 제2 영역 각각은 발광 영역과 비발광 영역을 포함하고, 상기 제1 패턴부는 상기 제1 영역의 발광 영역과 두께 방향으로 중첩하고, 상기 제2 패턴부는 상기 제2 영역의 발광 영역과 상기 두께 방향으로 중첩할 수 있다.
상기 발광 영역은 제1 전극, 발광층 및 제2 전극을 포함할 수 있다.
상기 터치 센서층과 상기 표시 유닛 사이에 배치된 버퍼층을 더 포함하고, 상기 버퍼층은 상기 제1 굴절률보다 큰 제3 굴절률을 가질 수 있다.
상기 고굴절층은 상기 버퍼층 상에 배치되는 제1 고굴절층과, 상기 제1 고굴절층 상에 배치되는 제2 고굴절층을 포함할 수 있다.
상기 터치 센서층은 구동 전극 및 감지 전극을 포함하고, 상기 구동 전극 및 상기 감지 전극은 상기 제1 고굴절층과 상기 제2 고굴절층 사이에 배치될 수 있다.
상기 구동 전극 및 상기 감지 전극은 상기 패턴부와 상기 두께 방향으로 비중첩할 수 있다.
상기 제1 고굴절층은 제1 함몰부와 제1 돌출부를 포함하고, 상기 제2 고굴절층은 제2 함몰부와 제2 돌출부를 포함하며, 상기 제1 함몰부와 상기 제2 함몰부는 상기 두께 방향으로 중첩할 수 있다.
상기 평탄화층 상부에 배치된 차광 부재와, 상기 평탄화층 및 상기 차광 부재 상에 배치된 컬러 필터층 및 상기 컬러 필터층 상에 배치된 오버 코팅층을 더 포함하고, 상기 차광 부재는 상기 패턴부와 두께 방향으로 비중첩할 수 있다.
상기 오버 코팅층 상에 배치된 광 경로 변경층을 더 포함하고, 상기 광 경로 변경층은, 상기오버 코팅층 상에 배치된 제1 광 경로 변경층과, 상기 제1 광 경로 변경층 및 상기 오버 코팅층 상에 배치된 제2 광 경로 변경층을 포함하고, 상기 제1 광 경로 변경층은 상기 패턴부와 상기 두께 방향으로 비중첩할 수 있다.
상기 제1 광 경로 변경층은 제4 굴절률을 가지고, 상기 제2 광 경로 변경층은 상기 제4 굴절률보다 큰 제5 굴절률을 가질 수 있다.
상기 제2 광 경로 변경층의 최대 두께는 상기 제1 광 경로 변경층의 최대 두께보다 두꺼울 수 있다.
상기 패턴부는 복수의 함몰부를 포함하고, 상기 복수의 함몰부 각각은 평면상 원형일 수 있다.
상기 패턴부는 복수의 함몰부를 포함하고, 상기 복수의 함몰부 각각은 평면상 폐곡선일 수 있다.
상기 과제를 해결하기 위한 다른 실시예에 따른 표시 장치는, 발광 영역 및 비발광 영역을 포함하는 표시 유닛 및 상기 표시 유닛 상에 배치된 터치 센서층을 포함하고, 상기 터치 센서층은, 상기 발광 영역과 두께 방향으로 중첩하는 패턴부를 포함하는 고굴절층과, 상기 비발광 영역과 상기 두께 방향으로 중첩하는 터치 전극을 포함하고, 상기 패턴부는 복수의 돌출부 및 복수의 함몰부를 포함한다.
상기 터치 센서층은 상기 고굴절층 상에 배치되되, 상기 고굴절층의 굴절률보다 작은 굴절률을 갖는 평탄화층을 더 포함할 수 있다.
상기 표시 유닛과 상기 고굴절층 사이에 배치되되, 상기 고굴절층의 굴절률보다 큰 굴절률을 갖는 버퍼층을 더 포함할 수 있다.
상기 표시 유닛은 평면부인 제1 영역과 곡면부인 제2 영역을 포함하고, 상기 복수의 함몰부는 상기 제1 영역에서 제1 피치를 가지고, 상기 제2 영역에서 상기 제1 피치보다 작은 제2 피치를 가질 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
일 실시예에 따른 표시 장치에 의하면, 유기발광 소자 상부에 굴절률이 높은 패턴층을 배치하여, 외광을 난반사하여 사용자의 눈에 시인되는 반사광을 감소시켜 화상을 품질을 향상시킬 수 있다. 또한, 발광 영역에서 출력되는 광 중에서 상부 방향이 아닌 측면 방향으로 진행하는 광을 광 경로 변경층을 통하여 상부 방향으로 진행시켜 표시 장치의 출광 효율을 높일 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치의 사시도이다.
도 2는 일 실시예에 따른 표시 장치의 평면도이다.
도 3은 도 2의 Ⅰ-Ⅰ'의 일 예를 보여주는 단면도이다.
도 4는 도 3의 표시 유닛의 일 예를 상세히 보여주는 일 예시도면이다.
도 5는 도 3의 터치 감지 센서층의 일 예를 상세히 보여주는 일 예시도면이다.
도 6은 도 5의 A 영역에 대응하는 표시 장치의 확대도이다.
도 7은 도 6의 Ⅱ-Ⅱ'를 따라 자른 단면도이다.
도 8은 도 5의 B 영역에 대응하는 표시 장치의 확대도이다.
도 9은 도 8의 Ⅲ-Ⅲ' 를 따라 자른 일 실시예의 단면도이다.
도 10은 도 8의 Ⅳ-Ⅳ' 를 따라 자른 일 실시예의 단면도이다.
도 11은 도 9의 외광에 대한 반사광의 경로를 개략적으로 나타낸 도면이다.
도 12는 도 10의 외광에 대한 반사광의 경로를 개략적으로 나타낸 도면이다.
도 13은 도 8의 Ⅲ-Ⅲ' 를 따라 자른 다른 실시예의 단면도이다.
도 14는 도 8의 Ⅳ-Ⅳ' 를 따라 자른 다른 실시예의 단면도이다.
도 15은 도 8의 Ⅲ-Ⅲ' 를 따라 자른 다른 실시예의 단면도이다.
도 16은 도 8의 Ⅳ-Ⅳ' 를 따라 자른 다른 실시예의 단면도이다.
도 17은 도 15의 표시 유닛에서 출력되는 광의 경로를 개략적으로 나타낸 도면이다.
도 18은 도 16의 표시 유닛에서 출력되는 광의 경로를 개략적으로 나타낸 도면이다.
도 19는 도 8의 Ⅲ-Ⅲ' 를 따라 자른 다른 실시예의 단면도이다.
도 20은 도 8의 Ⅳ-Ⅳ' 를 따라 자른 다른 실시예의 단면도이다.
도 21는 도 5의 B 영역에 대응하는 표시 장치의 다른 실시예의 확대도이다.
도 22는 도 5의 B 영역에 대응하는 표시 장치의 다른 실시예의 확대도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 실시예들을 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하 첨부된 도면을 참조하여 구체적인 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치의 사시도이다. 도 2는 일 실시예에 따른 표시 장치의 평면도이다.
본 명세서에서, “상부”, “탑”, “상면”은 표시 패널(100)을 기준으로 상부 방향, 즉 Z축 방향을 가리키고, “하부”, “바텀”, “하면”은 표시 패널(100)을 기준으로 하부 방향, 즉 Z축 방향의 반대 방향을 가리킨다. 또한, “좌”, “우”, “상”, “하”는 표시 패널(100)을 평면에서 바라보았을 때의 방향을 가리킨다. 예를 들어, “좌”는 X축 방향의 반대 방향, “우”는 X축 방향, “상”은 Y축 방향, “하”는 Y축 방향의 반대 방향을 가리킨다.
도 1 및 도 2를 참조하면, 표시 장치(10)는 동영상이나 정지영상을 표시하는 장치로서, 모바일 폰(mobile phone), 스마트 폰(smart phone), 태블릿 PC(tablet personal computer), 및 스마트 워치(smart watch), 워치 폰(watch phone), 이동 통신 단말기, 전자 수첩, 전자 책, PMP(portable multimedia player), 네비게이션, UMPC(Ultra Mobile PC) 등과 같은 휴대용 전자 기기 뿐만 아니라, 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷(internet of things, IOT) 등의 다양한 제품의 표시 화면으로 사용될 수 있다. 표시 장치(10)는 유기 발광 표시 장치, 액정 표시 장치, 플라즈마 표시 장치, 전계방출 표시 장치, 전기 영동 표시 장치, 전기 습윤 표시 장치, 양자점 발광 표시 장치, 및 마이크로 LED 표시 장치 중 어느 하나일 수 있다. 이하에서는, 표시 장치(10)가 유기 발광 표시 장치인 것을 중심으로 설명하였으나, 본 발명은 이에 제한되지 않는다.
표시 장치(10)는 평면 상 직사각형 형태로 이루어질 수 있다. 예를 들어, 표시 장치(10)는 제1 방향(X축 방향)의 단변과 제2 방향(Y축 방향)의 장변을 갖는 직사각형의 평면 형태를 가질 수 있다. 제1 방향(X축 방향)의 단변과 제2 방향(Y축 방향)의 장변이 만나는 모서리는 소정의 곡률을 갖도록 둥글게 형성되거나 직각으로 형성될 수 있다. 표시 장치(10)의 평면 형태는 직사각형에 한정되지 않고, 다른 다각형, 원형 또는 타원형으로 형성될 수 있다.
표시 장치(10)는 평탄하게 형성된 제1 영역(DR1)과 제1 영역(DR1)의 좌측 및 우측으로부터 각각 연장된 제2 영역(DR2)을 포함할 수 있다. 제2 영역(DR2)은 평탄하게 형성되거나 곡면으로 형성될 수 있다. 제2 영역(DR2)이 평탄하게 형성되는 경우, 제1 영역(DR1)과 제2 영역(DR2)이 이루는 각도는 둔각일 수 있다. 제2 영역(DR2)이 곡면으로 형성되는 경우, 일정한 곡률을 갖거나 변화하는 곡률을 가질 수 있다.
도 1에서는 제2 영역(DR2)이 제1 영역(DR1)의 좌측 및 우측으로 각각에서 연장된 것을 예시하였으나, 이에 한정되지 않는다. 즉, 제2 영역(DR2)은 제1 영역(DR1)의 좌측 및 우측 중 어느 한 측에서만 연장될 수 있다. 또는, 제2 영역(DR2)은 제1 영역(DR1)의 좌측 및 우측뿐만 아니라 상측 및 하측 중 적어도 어느 하나에서도 연장될 수 있다. 이하에서는, 제2 영역(DR2)이 표시 장치(10)의 좌측 및 우측 가장자리에 배치된 것을 중심으로 설명한다.
몇몇 실시예에서 표시 장치(10)는 표시 패널(100), 표시 구동 회로(200), 회로 보드(300), 및 터치 구동 회로(400)를 포함한다.
표시 패널(100)은 메인 영역(MA)과 메인 영역(MA)의 일측으로부터 돌출된 돌출 영역(PA)을 포함할 수 있다.
메인 영역(MA)은 평탄하게 형성된 제1 영역(DR1)과 제1 영역(DR1)의 좌측 및 우측으로부터 각각 연장된 제2 영역(DR2)을 포함할 수 있으며, 메인 영역(MA)은 화소들이 형성되어 영상을 표시하는 표시 영역(DA)과 표시 영역(DA)의 주변 영역인 비표시 영역(NDA)을 포함할 수 있다.
표시 영역(DA)에는 화소들 뿐만 아니라, 화소들에 접속되는 스캔 라인들, 데이터 라인들, 및 전원 라인이 배치될 수 있으며, 표시 영역(DA)은 평탄한 제1 영역(DR1)과 제1 영역(DR1)의 좌측 및 우측으로부터 각각 연장된 곡면부인 제2 영역(DR2)에 배치될 수 있다. 이에 따라, 곡면부인 제2 영역(DR2)에서도 표시 패널(100)의 영상이 보일 수 있다.
비표시 영역(NDA)은 표시 영역(DA)의 바깥쪽에서부터 표시 패널(100)의 가장자리까지의 영역으로 정의될 수 있다. 비표시 영역(NDA)에는 스캔 라인들에 스캔 신호들을 인가하기 위한 스캔 구동부, 및 데이터 라인들과 표시 구동 회로(200)를 연결하는 링크 라인들이 배치될 수 있다.
돌출 영역(PA)은 메인 영역(MA)의 일측으로부터 돌출될 수 있다. 예를 들어, 돌출 영역(PA)은 도 2와 같이 메인 영역(MA)의 하측으로부터 제2 방향(Y축 방향)의 반대 방향으로 돌출될 수 있다. 돌출 영역(PA)의 제1 방향(X축 방향)의 길이는 메인 영역(MA)의 제1 방향(X축 방향)의 길이보다 작을 수 있다.
돌출 영역(PA)은 벤딩 영역(BA)과 패드 영역(PDA)을 포함할 수 있다. 이 경우, 패드 영역(PDA)은 벤딩 영역(BA)의 일측에 배치되고, 메인 영역(MA)은 벤딩 영역(BA)의 타측에 배치될 수 있다. 예를 들어, 패드 영역(PDA)은 벤딩 영역(BA)의 하측에 배치되고, 메인 영역(MA)은 벤딩 영역(BA)의 상측에 배치될 수 있다.
표시 패널(100)은 구부러지거나, 휘어지거나, 벤딩되거나, 접히거나, 말릴 수 있도록 유연하게 형성될 수 있다. 그러므로, 표시 패널(100)은 벤딩 영역(BA)에서 두께 방향(Z축 방향)으로 벤딩될 수 있다. 이 경우, 표시 패널(100)이 벤딩되기 전에 표시 패널(100)의 패드 영역(PDA)의 일면은 상부를 향하고 있으나, 표시 패널(100)이 벤딩된 후에는 표시 패널(100)의 패드 영역(PDA)의 일면은 하부로 향하게 된다. 이로 인해, 패드 영역(PDA)은 메인 영역(MA)의 하부에 배치되어 메인 영역(MA)과 중첩될 수 있다.
표시 패널(100)의 패드 영역(PDA)에는 표시 구동 회로(200) 및 회로 보드(300)와 전기적으로 연결되는 패드들이 배치될 수 있다.
표시 구동 회로(200)는 표시 패널(100)을 구동하기 위한 신호들과 전압들을 출력한다. 예를 들어, 표시 구동 회로(200)는 데이터 라인들에 데이터 전압들을 공급할 수 있다. 또한, 표시 구동 회로(200)는 전원 라인에 전원 전압을 공급하며, 스캔 구동부에 스캔 제어 신호들을 공급할 수 있다. 표시 구동 회로(200)는 집적회로(integrated circuit, IC)로 형성되어 COG(chip on glass) 방식, COP(chip on plastic) 방식, 또는 초음파 접합 방식으로 패드 영역(PDA)에서 표시 패널(100) 상에 장착될 수 있으나, 이에 한정되지 않는다. 예를 들어, 표시 구동 회로(200)는 회로 보드(300) 상에 장착될 수 있다.
패드들은 표시 구동 회로(200)에 전기적으로 연결되는 표시 패드들과 터치 라인들에 전기적으로 연결되는 터치 패드들을 포함할 수 있다.
회로 보드(300)는 이방성 도전 필름(anisotropic conductive film)을 이용하여 패드들 상에 부착될 수 있다. 이로 인해, 회로 보드(300)의 리드 라인들은 패드들에 전기적으로 연결될 수 있다. 회로 보드(300)는 연성 인쇄 회로 보드(flexible prinited circuit board), 인쇄 회로 보드(printed circuit board) 또는 칩온 필름(chip on film)과 같은 연성 필름(flexible film)일 수 있다.
터치 구동 회로(400)는 표시 패널(100)의 터치 센서층(TSL)의 터치 전극들에 연결될 수 있다. 터치 구동 회로(400)는 터치 센서층(TSL)의 터치 전극들에 구동 신호들을 인가하고 터치 전극들의 정전 용량 값들을 측정한다. 구동 신호는 복수의 구동 펄스들을 갖는 신호일 수 있다. 터치 구동 회로(400)는 정전 용량 값들에 따라 터치 입력 여부를 판단할 수 있을 뿐만 아니라, 터치가 입력된 터치 좌표들을 산출할 수 있다.
터치 구동 회로(400)는 회로 보드(300) 상에 배치될 수 있다. 터치 구동 회로(400)는 집적회로(IC)로 형성되어 회로 보드(300) 상에 장착될 수 있다.
도 3은 도 2의 Ⅰ-Ⅰ'의 일 예를 보여주는 단면도이다.
도 3을 참조하면, 표시 패널(100)은 기판(SUB), 기판(SUB) 상에 배치된 박막 트랜지스터층(TFTL), 발광 소자층(EML), 및 박막 봉지층(TFEL)을 갖는 표시 유닛(DU)과, 표시 유닛(DU) 상부에 배치된 터치 센서층(TSL)을 포함할 수 있다.
기판(SUB)은 유리, 석영, 고분자 수지 등의 절연 물질로 이루어질 수 있다. 고분자 물질의 예로는 폴리에테르술폰(polyethersulphone: PES), 폴리아크릴레이트(polyacrylate: PA), 폴리아릴레이트(polyarylate: PAR), 폴리에테르이미드(polyetherimide: PEI), 폴리에틸렌 나프탈레이트(polyethylene napthalate: PEN), 폴리에틸렌 테레프탈레이드(polyethylene terepthalate: PET), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리알릴레이트(polyallylate), 폴리이미드(polyimide: PI), 폴리카보네이트(polycarbonate: PC), 셀룰로오스 트리 아세테이트(cellulose triacetate: CAT), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate: CAP) 또는 이들의 조합을 들 수 있다. 또는, 기판(SUB)은 금속 재질의 물질을 포함할 수도 있다.
기판(SUB)은 리지드(rigid) 기판이거나 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉서블(flexible) 기판일 수 있다. 기판(SUB)이 플렉서블 기판인 경우, 폴리이미드(PI)로 형성될 수 있지만, 이에 한정되는 것은 아니다.
박막 트랜지스터층(TFTL)은 기판(SUB) 상에 배치될 수 있다. 박막 트랜지스터층(TFTL)에는 화소들 각각의 박막 트랜지스터들뿐만 아니라, 스캔 라인들, 데이터 라인들, 전원 라인들, 스캔 제어 라인들, 및 패드들과 데이터 라인들을 연결하는 라우팅 라인들 등이 형성될 수 있다. 박막 트랜지스터들 각각은 게이트 전극, 반도체층, 소스 전극, 및 드레인 전극을 포함할 수 있다. 스캔 구동부(110)가 도 4와 같이 표시 패널(100)의 비표시 영역(NDA)에 형성되는 경우, 스캔 구동부(110)는 박막 트랜지스터들을 포함할 수 있다.
박막 트랜지스터층(TFTL)은 표시 영역(DA)과 비표시 영역(NDA)에 배치될 수 있다. 구체적으로, 박막 트랜지스터층(TFTL)의 화소들 각각의 박막 트랜지스터들, 스캔 라인들, 데이터 라인들, 및 전원 라인들은 표시 영역(DA)의 제1 영역(DR1) 및 제2 영역(DR2)에 배치될 수 있다. 박막 트랜지스터층(TFTL)의 스캔 제어 라인들과 링크 라인들은 비표시 영역(NDA)에 배치될 수 있다.
박막 트랜지스터층(TFTL) 상에는 발광 소자층(EML)이 배치될 수 있다. 발광 소자층(EML)은 제1 전극, 발광층, 및 제2 전극을 포함하는 화소들과 화소들을 정의하는 뱅크층을 포함할 수 있다. 발광층은 유기 물질을 포함하는 유기 발광층일 수 있다. 이 경우, 발광층은 정공 수송층(hole transporting layer), 유기 발광층(organic light emitting layer), 및 전자 수송층(electron transporting layer)을 포함할 수 있다. 박막 트랜지스터층(TFTL)의 박막 트랜지스터를 통해 제1 전극에 소정의 전압이 인가되고, 제2 전극에 캐소드 전압이 인가되면 정공과 전자가 각각 정공 수송층과 전자 수송층을 통해 유기 발광층으로 이동되며, 유기 발광층에서 서로 결합하여 발광하게 된다. 발광 소자층(EML)의 화소들은 표시 영역(DA)에 배치될 수 있다.
발광 소자층(EML) 상에는 박막 봉지층(TFEL)이 배치될 수 있다. 박막 봉지층(TFEL)은 발광 소자층(EML)에 산소 또는 수분이 침투되는 것을 방지하는 역할을 한다. 이를 위해, 박막 봉지층(TFEL)은 적어도 하나의 무기막을 포함할 수 있다. 무기막은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층일 수 있으나, 이에 한정되지 않는다. 또한, 박막 봉지층(TFEL)은 먼지와 같은 이물질로부터 발광 소자층(EML)을 보호하는 역할을 한다. 이를 위해, 박막 봉지층(TFEL)은 적어도 하나의 유기막을 포함할 수 있다. 유기막은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 또는 폴리이미드 수지(polyimide resin)일 수 있으나, 이에 한정되지 않는다.
박막 봉지층(TFEL)은 표시 영역(DA)과 비표시 영역(NDA) 모두에 배치될 수 있다. 구체적으로, 박막 봉지층(TFEL)은 표시 영역(DA)과 비표시 영역(NDA)의 발광 소자층(EML)을 덮으며, 비표시 영역(NDA)의 박막 트랜지스터층(TFTL)을 덮도록 배치될 수 있다.
박막 봉지층(TFEL) 상에는 터치 센서층(TSL)이 배치될 수 있다. 터치 센서층(TSL)이 박막 봉지층(TFEL) 상에 바로 배치됨으로써, 터치 센서층(TSL)을 포함하는 별도의 터치 패널이 박막 봉지층(TFEL) 상에 부착되는 경우보다 표시 장치(10)의 두께를 줄일 수 있는 장점이 있다.
터치 센서층(TSL)은 정전 용량 방식으로 사용자의 터치를 감지하기 위한 터치 전극들과 패드들과 터치 전극들을 연결하는 터치 라인들을 포함할 수 있다. 예를 들어, 터치 센서층(TSL)은 자기 정전 용량(self-capacitance) 방식 또는 상호 정전 용량(mutual capacitance) 방식으로 사용자의 터치를 감지할 수 있다.
터치 센서층(TSL)의 터치 전극들은 도 5와 같이 표시 영역(DA)에 중첩하는 터치 센서 영역(TSA)에 배치될 수 있다. 예를 들어, 터치 센서 영역(TSA)은 평탄한 제1 영역(DR1)과 제1 영역(DR1)의 좌측 및 우측으로부터 각각 연장된 곡면부인 제2 영역(DR2)에 각각 배치될 수 있다. 터치 센서층(TSL)의 터치 라인들은 도 5와 같이 비표시 영역(NDA)에 중첩하는 터치 주변 영역(TPA)에 배치될 수 있다.
터치 센서층(TSL) 상에는 커버 윈도우가 추가로 배치될 수 있으며, 이 경우 광 경로 변경층(TRL)과 커버 윈도우는 OCA(optically clear adhesive) 필름과 같은 투명 접착 부재에 의해 부착될 수 있다.
도 4는 도 3의 표시 유닛의 일 예를 상세히 보여주는 일 예시도면이다.
도 4에서는 설명의 편의를 위해 표시 유닛(DU)의 화소(P)들, 스캔 라인(SL)들, 데이터 라인(DL)들, 전원 라인(PWL), 스캔 제어 라인(SCL)들, 스캔 구동부(110), 표시 구동 회로(200), 및 표시 패드들(PD) 만을 도시하였다.
도 4를 참조하면, 스캔 라인(SL)들, 데이터 라인(DL)들, 전원 라인(PWL), 및 화소(P)들은 표시 영역(DA)에 배치된다. 예를 들어, 스캔 라인(SL)들, 데이터 라인(DL)들, 전원 라인(PWL), 및 화소(P)들은 평탄한 제1 영역(DR1)과 제1 영역(DR1)의 좌측 및 우측으로부터 각각 연장된 곡면부인 제2 영역(DR2)에 각각 배치될 수 있다.
스캔 라인(SL)들은 제1 방향(X축 방향)으로 나란하게 형성되고, 데이터 라인(DL)들은 제1 방향(X축 방향)과 교차하는 제2 방향(Y축 방향)으로 나란하게 형성될 수 있다. 전원 라인(PWL)은 제2 방향(Y축 방향)으로 데이터 라인(DL)들과 나란하게 형성된 적어도 하나의 라인과 상기 적어도 하나의 라인으로부터 제1 방향(X축 방향)으로 분지된 복수의 라인들을 포함할 수 있다.
화소(P)들 각각은 스캔 라인(SL)들 중 적어도 어느 하나, 데이터 라인(DL)들 중 어느 하나, 및 전원 라인(PWL)에 접속될 수 있다. 화소(P)들 각각은 구동 트랜지스터와 적어도 하나의 스위칭 트랜지스터를 포함하는 박막 트랜지스터들, 유기 발광 다이오드, 및 커패시터를 포함할 수 있다. 화소(P)들 각각은 스캔 라인(SL)으로부터 스캔 신호가 인가되는 경우 데이터 라인(DL)의 데이터 전압을 인가 받으며, 게이트 전극에 인가된 데이터 전압에 따라 유기 발광 다이오드에 구동 전류를 공급함으로써 발광할 수 있다.
스캔 구동부(110)는 적어도 하나의 스캔 제어 라인(SCL)을 통해 표시 구동 회로(200)에 연결된다. 그러므로, 스캔 구동부(110)는 표시 구동 회로(200)의 스캔 제어 신호를 입력 받을 수 있다. 스캔 구동부(110)는 스캔 제어 신호에 따라 스캔 신호들을 생성하여 스캔 라인(SL)들에 공급한다.
도 4에서는 스캔 구동부(110)가 표시 영역(DA)의 좌측 바깥쪽의 비표시 영역(NDA)에 형성된 것을 예시하였으나, 이에 한정되지 않는다. 예를 들어, 스캔 구동부(110)는 표시 영역(DA)의 좌측 바깥쪽과 우측 바깥쪽의 비표시 영역(NDA)에 형성될 수 있다.
표시 구동 회로(200)는 표시 패드들(PD)에 접속되어 디지털 비디오 데이터와 타이밍 신호들을 입력 받는다. 표시 구동 회로(200)는 디지털 비디오 데이터를 아날로그 정극성/부극성 데이터 전압들로 변환하여 링크 라인(LL)들을 통해 데이터 라인(DL)들에 공급한다. 또한, 표시 구동 회로(200)는 스캔 제어 라인(SCL)을 통해 스캔 구동부(110)를 제어하기 위한 스캔 제어 신호를 생성하여 공급한다. 스캔 구동부(110)의 스캔 신호들에 의해 데이터 전압들이 공급될 화소(P)들이 선택되며, 선택된 화소(P)들에 데이터 전압들이 공급된다. 표시 구동 회로(200)는 집적회로(IC)로 형성되어 COG(chip on glass) 방식, COP(chip on plastic) 방식, 또는 초음파 접합 방식으로 기판(SUB) 상에 부착될 수 있다.
도 5는 도 3의 터치 감지 센서층의 일 예를 상세히 보여주는 일 예시도면이다.
도 5에서는 설명의 편의를 위해 터치 전극들(TE, RE), 터치 라인들(TL, RL), 및 터치 패드(TP)들만을 도시하였다.
도 5를 참조하면, 터치 센서층(TSL)은 사용자의 터치를 감지하기 위한 터치 센서 영역(TSA)과 터치 센서 영역(TSA)의 주변에 배치되는 터치 주변 영역(TPA)을 포함한다. 몇몇 실시예에서 터치 센서 영역(TSA)은 표시 유닛(DU)의 표시 영역(DA)과 중첩할 수 있다. 예를 들어, 터치 센서 영역(TSA)은 평탄한 제1 영역(DR1)과 제1 영역(DR1)의 좌측 및 우측으로부터 각각 연장된 곡면부인 제2 영역(DR2)과 중첩할 수 있다. 다만, 이에 한정되는 것은 아니며, 예를 들어, 터치 센서 영역(TSA)은 평탄한 제1 영역(DR1)에만 중첩할 수도 있다. 또한, 몇몇 실시예에서 터치 주변 영역(TPA)은 표시 유닛(DU)의 비표시 영역(NDA)에 중첩할 수 있다. 다만, 이에 한정되는 것은 아니며, 몇몇 실시예에서 터치 주변 영역(TPA)은 표시 유닛(DU)의 표시 영역(DA) 일부와 중첩할 수도 있다.
몇몇 실시예에서 터치 전극들(TE, RE)은 터치 센서 영역(TSA)에 배치될 수 있다. 터치 전극들(TE, RE)은 제1 방향(X축 방향)으로 전기적으로 연결되는 감지 전극(RE)들과 제1 방향(X축 방향)과 교차하는 제2 방향(Y축 방향)으로 전기적으로 연결되는 구동 전극(TE)들을 포함할 수 있다. 또한, 도 5에서는 감지 전극(RE)들과 구동 전극(TE)들이 다이아몬드 형태의 평면 형태로 형성되는 것을 예시하였으나, 이에 한정되지 않는다.
감지 전극(RE)들과 구동 전극(TE)들이 그들의 교차 영역들에서 서로 단락(short circuit)되는 것을 방지하기 위해, 제2 방향(Y축 방향)으로 서로 인접한 구동 전극(TE)들은 연결 전극(BE)을 통해 전기적으로 연결될 수 있다. 이 경우, 구동 전극(TE)들과 감지 전극(RE)들은 하나의 층에 배치되고, 연결 전극(BE)은 구동 전극(TE)들과 감지 전극(RE)들과 다른 층에 배치될 수 있다. 또한, 제1 방향(X축 방향)으로 전기적으로 연결된 감지 전극(RE)들과 제2 방향(Y축 방향)으로 전기적으로 연결된 구동 전극(TE)들은 서로 전기적으로 절연된다.
몇몇 실시예에서 터치 라인들(TL, RL)은 터치 주변 영역(TPA)에 배치될 수 있다. 터치 라인들(TL, RL)은 감지 전극(RE)들에 연결되는 감지 라인(RL)들과 구동 전극(TE)들에 연결되는 제1 구동 라인(TL1)들과 제2 구동 라인(TL2)들을 포함할 수 있다.
터치 센서 영역(TSA)의 우측에 배치된 감지 전극(RE)들은 감지 라인(RL)들에 연결될 수 있다. 예를 들어, 제1 방향(x축 방향)으로 전기적으로 연결된 감지 전극(RE)들 중 우측 끝에 배치된 감지 전극(RE)은 감지 라인(RL)에 연결될 수 있다. 감지 라인(RL)들은 제1 터치 패드들(TP1)에 연결될 수 있다. 이로 인해, 터치 구동 회로(400)는 감지 전극(RE)들에 전기적으로 연결될 수 있다.
터치 센서 영역(TSA)의 하측에 배치된 구동 전극(TE)들은 제1 구동 라인(TL1)들에 연결되고, 터치 센서 영역(TSA)의 상측에 배치된 구동 전극(TE)들은 제2 구동 라인(TL2)들에 연결될 수 있다. 예를 들어, 제2 방향(Y축 방향)으로 전기적으로 연결된 구동 전극(TE)들 중 하측 끝에 배치된 구동 전극(TE)은 제1 구동 라인(TL1)에 연결되며, 상측 끝에 배치된 구동 전극(TE)은 제2 구동 라인(TL2)에 연결될 수 있다. 제2 구동 라인(TL2)들은 터치 센서 영역(TSA)의 좌측 바깥쪽을 경유하여 터치 센서 영역(TSA)의 상측에서 구동 전극(TE)들에 연결될 수 있다. 제1 구동 라인(TL1)들과 제2 구동 라인(TL2)들은 제2 터치 패드들(TP2)에 연결될 수 있다. 이로 인해, 터치 구동 회로(400)는 구동 전극(TE)들에 전기적으로 연결될 수 있다.
터치 전극들(TE, RE)은 상호 정전 용량 방식 또는 자기 정전 용량 방식으로 구동될 수 있다. 먼저, 터치 전극들(TE, RE)이 상호 정전 용량 방식으로 구동되는 경우, 제1 구동 라인(TL1)들과 제2 구동 라인(TL2)들을 통해 구동 전극(TE)들에 구동 신호들을 공급하여, 감지 전극(RE)들과 구동 전극(TE)들의 교차 영역들에 형성된 상호 정전 용량들을 충전한다. 그리고 나서, 감지 라인(RL)들을 통해 감지 전극(RE)들의 차지 변화량들을 측정하며, 감지 전극(RE)들의 차지 변화량들에 따라 터치 입력 여부를 판단한다. 구동 신호는 복수의 구동 펄스들을 갖는 신호일 수 있다.
두 번째로, 터치 전극들(TE, RE)이 자기 정전 용량 방식으로 구동되는 경우, 제1 구동 라인(TL1)들, 제2 구동 라인(TL2)들, 및 감지 라인(RL)들을 통해 구동 전극(TE)들과 감지 전극(RE)들 모두에 구동 신호들을 공급하여, 구동 전극(TE)들과 감지 전극(RE)들의 자기 정전 용량들을 충전한다. 그리고 나서, 제1 구동 라인(TL1)들, 제2 구동 라인(TL2)들, 및 감지 라인(RL)들을 통해 구동 전극(TE)들과 감지 전극(RE)들의 자기 정전 용량들의 차지 변화량들을 측정하며, 자기 정전 용량들의 차지 변화량들에 따라 터치 입력 여부를 판단한다.
구동 전극(TE)들, 감지 전극(RE)들, 및 연결 전극(BE)들은 도 5와 같이 메쉬 형태의 전극으로 형성될 수 있다. 구동 전극(TE)들과 감지 전극(RE)들을 포함하는 터치 센서층(TSL)이 도 3과 같이 박막 봉지막(TFEL) 상에 바로 형성되는 경우, 발광 소자층(EML)의 제2 전극과 터치 센서층(TSL)의 구동 전극(TE)들 또는 감지 전극(RE)들 사이의 거리가 가깝기 때문에, 발광 소자층(EML)의 제2 전극과 터치 센서층(TSL)의 구동 전극(TE) 또는 감지 전극(RE) 사이에 기생 정전 용량(parasitic capacitance)이 매우 크게 형성될 수 있다. 그러므로, 상기 기생 정전 용량을 줄이기 위해 구동 전극(TE)들과 감지 전극(RE)들은 ITO 또는 IZO와 같은 투명 산화물 도전층의 비패턴 전극으로 형성되는 것보다 도 5와 같이 메쉬 형태의 전극으로 형성되는 것이 바람직하다.
감지 라인(RL)들 중 가장 외곽에 배치된 감지 라인(RL)의 바깥쪽에는 제1 가드 라인(GL1)이 배치될 수 있다. 또한, 제1 가드 라인(GL1)의 바깥쪽에는 제1 접지 라인(GRL1)이 배치될 수 있다. 즉, 감지 라인(RL)들 중 우측 끝에 배치된 감지 라인(RL)의 우측에는 제1 가드 라인(GL1)이 배치되고, 제1 가드 라인(GL1)의 우측에는 제1 접지 라인(GRL1)이 배치될 수 있다.
감지 라인(RL)들 중 가장 안쪽에 배치된 감지 라인(RL)과 제1 구동 라인(TL1)들 중 우측 끝에 배치된 제1 구동 라인(TL1) 사이에는 제2 가드 라인(GL2)이 배치될 수 있다. 또한, 제2 가드 라인(GL2)은 제1 구동 라인(TL1)들 중 우측 끝에 배치된 제1 구동 라인(TL1)과 제2 접지 라인(GRL2) 사이에 배치될 수 있다. 나아가, 제3 가드 라인(GL3)은 감지 라인(RL)들 중 가장 안쪽에 배치된 감지 라인(RL)과 제2 접지 라인(GRL2) 사이에 배치될 수 있다. 제2 접지 라인(GRL2)은 제1 터치 패드들(TP1) 중 가장 좌측에 배치된 제1 터치 패드와 제2 터치 패드들(TP2) 중에 가장 우측에 배치된 제2 터치 패드에 연결될 수 있다.
제2 구동 라인(TL2)들 중 가장 외곽에 배치된 제2 구동 라인(TL2)의 바깥쪽에는 제4 가드 라인(GL4)이 배치될 수 있다. 또한, 제4 가드 라인(GL4)의 바깥쪽에는 제3 접지 라인(GRL3)이 배치될 수 있다. 즉, 제2 구동 라인(TL2)들 중 좌측과 상측 끝에 배치된 제2 구동 라인(TL2)의 좌측과 상측에는 제4 가드 라인(GL4)이 배치되고, 제4 가드 라인(GL4)의 좌측과 상측에는 제3 접지 라인(GRL3)이 배치될 수 있다.
제2 구동 라인(TL2)들 중에 가장 안쪽에 배치된 제2 구동 라인(TL2)의 안쪽에는 제5 가드 라인(GL5)이 배치될 수 있다. 즉, 제5 가드 라인(GL5)은 제2 구동 라인(TL2)들 중에 우측 끝에 배치된 제2 구동 라인(TL2)과 터치 전극들(TE, RE) 사이에 배치될 수 있다.
도 5에 도시된 실시예에 의하면, 제1 접지 라인(GRL1), 제2 접지 라인(GRL2), 및 제3 접지 라인(GRL3)은 표시 패널(100)의 상측, 좌측, 및 우측에서 가장 외곽에 배치된다. 또한, 제1 접지 라인(GRL1), 제2 접지 라인(GRL2), 및 제3 접지 라인(GRL3)에는 접지 전압이 인가된다. 이로 인해, 외부로부터 정전기가 인가되는 경우, 정전기는 제1 접지 라인(GRL1), 제2 접지 라인(GRL2), 및 제3 접지 라인(GRL3)으로 방전될 수 있다.
또한, 도 5에 도시된 실시예에 의하면, 제1 가드 라인(GL1)은 가장 외곽에 배치되는 감지 라인(RL)과 제1 접지 라인(GRL1) 사이에 배치되므로, 가장 외곽에 배치되는 감지 라인(RL)이 제1 접지 라인(GRL1)의 전압 변화에 의해 영향을 받는 것을 최소화하는 역할을 할 수 있다. 제2 가드 라인(GL2)은 가장 안쪽에 배치되는 감지 라인(RL)과 가장 외곽에 배치되는 제1 구동 라인(TL1) 사이에 배치된다. 이로 인해, 제2 가드 라인(GL2)은 가장 안쪽에 배치되는 감지 라인(RL)과 가장 외곽에 배치되는 제1 구동 라인(TL1)이 전압 변화에 따른 영향을 받는 것을 최소화하는 역할을 할 수 있다. 제3 가드 라인(GL3)은 가장 안쪽에 배치되는 감지 라인(RL)과 제2 접지 라인(GRL2) 사이에 배치되므로, 가장 안쪽에 배치되는 감지 라인(RL)이 제2 접지 라인(GRL2)의 전압 변화에 의해 영향을 받는 것을 최소화하는 역할을 할 수 있다. 제4 가드 라인(GL4)은 가장 외곽에 배치되는 제2 구동 라인(TL2)과 제3 접지 라인(GRL3) 사이에 배치되므로, 제2 구동 라인(TL2)이 제3 접지 라인(GRL3)의 전압 변화에 의해 영향을 받는 것을 최소화하는 역할을 할 수 있다. 제5 가드 라인(GL5)은 가장 안쪽에 배치되는 제2 구동 라인(TL2)과 터치 전극들(TE, RE) 사이에 배치되므로, 가장 안쪽에 배치되는 제2 구동 라인(TL2)과 터치 전극들(TE, RE)이 서로 영향을 받는 것을 최소화하는 역할을 할 수 있다.
터치 전극들(TE, RE)이 상호 정전 용량 방식으로 구동되는 경우, 제1 가드 라인(GL1), 제2 가드 라인(GL2), 제3 가드 라인(GL3), 제4 가드 라인(GL4), 및 제5 가드 라인(GL5)에는 접지 전압이 인가될 수 있다. 또한, 터치 전극들(TE, RE)이 자기 정전 용량 방식으로 구동되는 경우, 제1 가드 라인(GL1), 제2 가드 라인(GL2), 제3 가드 라인(GL3), 제4 가드 라인(GL4), 및 제5 가드 라인(GL5)에는 제1 구동 라인(TL1)들, 제2 구동 라인(TL2)들, 및 감지 라인(RL)들에 인가되는 구동 신호들과 동일한 구동 신호들이 인가될 수 있다.
도 6은 도 5의 A 영역에 대응하는 표시 장치의 확대도이고, 도 7은 도 6의 Ⅱ-Ⅱ'를 따라 자른 단면도이다.
도 6을 참조하면, 터치 센서층(TSL)은 터치 전극들(TE, RE), 연결 전극(BE) 및 고굴절층(PL)을 포함할 수 있다.
몇몇 실시예에서 터치 센서층(TSL)에 포함된 터치 전극들(TE, RE)은 발광 영역(LA)들을 둘러싸는 메쉬 형태일 수 있다. 발광 영역(LA)들은 표시 유닛(DU)의 발광 소자층(EML)에서 생성된 광이 표시 유닛(DU)의 외부로 방출되는 영역일 수 있다. 몇몇 실시예에서 발광 영역(LA)들 각각은 서로 다른 제1 색 내지 제3 색을 표시할 수 있고, 제1 색은 적색이고, 제2 색은 녹색이며, 제3 색은 청색일 수 있다. 다만, 이에 한정되는 것은 아니며, 몇몇 실시예에서 발광 영역(LA)들은 동일한 제1 색을 표시할 수도 있고, 발광 영역(LA)들 각각이 서로 다른 제1 색 내지 4 색을 표시할 수도 있다.
도 6에서는 발광 영역(LA)들이 평면 상에서 바라볼 때 마름모 형태로 형성된 것을 예시하였으나, 본 발명의 실시예는 이에 한정되지 않는다. 즉, 제1 발광 영역(LA)들은 평면 상에서 바라볼 때 직사각형 또는 정사각형 형태로 형성될 수도 있으며, 사각형 이외에 다른 다각형, 원형 또는 타원형으로 형성될 수도 있다. 또한, 발광 영역(LA)들 각각의 형태는 서로 상이할 수 있다.
도 6에서는 평면 상에서 바라볼 때 발광 영역(LA)들 각각의 크기가 서로 동일한 것을 예시하였으나, 본 발명의 실시예는 이에 한정되는 것은 아니며, 몇몇 실시예에서는 평면 상에서 바라볼 때 발광 영역(LA)들 각각의 크기가 서로 상이할 수 있다. 예를 들어, 평면 상에서 바라볼 때 적색을 방출하는 발광 영역(LA)의 크기는 녹색을 방출하는 발광 영역(LA)의 크기보다 클 수 있으며, 청색을 방출하는 발광 영역(LA)의 크기는 녹색을 방출하는 발광 영역(LA)의 크기보다 클 수 있다. 또한, 몇몇 실시예에서는 평면 상에서 바라볼 때 적색을 방출하는 발광 영역(LA)의 크기는 청색을 방출하는 발광 영역(LA)의 크기와 실질적으로 동일하거나 청색을 방출하는 발광 영역(LA)의 크기보다 작을 수도 있다.
고굴절층(PL)은 패턴 영역(PA)과 비패턴 영역(NPA)을 포함하며, 패턴 영역(PA)은 함몰부(DP)와 돌출부(PP)를 포함하는 패턴부가 배치된 영역이며, 비패턴 영역(NPA)은 패턴부가 배치되지 않은 영역을 의미한다. 도 6에는 제1 패턴부(PT1)만 도시되었으나, 패턴부는 제1 영역(DR1)에 배치된 제1 패턴부(PT1)와 제2 영역(DR2)에 배치된 제2 패턴부(PT2)를 포함한다. 제1 패턴부(PT1)와 제2 패턴부(PT2)에 대해서는 차후 좀 더 자세히 살펴본다.
연결 전극(BE)들은 평면 상 "<" 또는 ">"와 같이 적어도 한 번 절곡되도록 형성될 수 있으나, 연결 전극(BE)들 각각의 평면 형태는 이에 한정되지 않는다. 연결 전극(BE)들은 터치 전극들(TE, RE)에 중첩하도록 배치될 수 있다. 연결 전극(BE)들 각각은 구동 전극(TE)들과 중첩 영역에서 컨택홀(CTH)들을 통해 구동 전극(TE)들과 연결될 수 있다.
도 7을 참조하면, 기판(SUB) 상에는 박막 트랜지스터층(TFTL)이 형성된다. 박막 트랜지스터층(TFTL)은 박막 트랜지스터(120)들, 게이트 절연막(130), 층간 절연막(140), 보호막(150), 및 평탄화막(160)을 포함한다.
기판(SUB)의 일면 상에는 제1 버퍼층(BF1)이 형성될 수 있다. 제1 버퍼층(BF1)은 투습에 취약한 기판(SUB)을 통해 침투하는 수분으로부터 박막 트랜지스터(120)들과 발광 소자층(EML)의 유기 발광층(172)을 보호하기 위해 기판(SUB)의 일면 상에 형성될 수 있다. 제1 버퍼층(BF1)은 교번하여 적층된 복수의 무기막들로 이루어질 수 있다. 예를 들어, 제1 버퍼층(BF1)은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 및 알루미늄옥사이드층 중 하나 이상의 무기막이 교번하여 적층된 다중막으로 형성될 수 있다. 제1 버퍼층(BF1)은 생략될 수 있다.
제1 버퍼층(BF1) 상에는 박막 트랜지스터(120)가 형성된다. 박막 트랜지스터(120)는 액티브층(121), 게이트 전극(122), 소스 전극(123) 및 드레인 전극(124)을 포함한다. 도 7에서는 박막 트랜지스터(120)가 게이트 전극(122)이 액티브층(121)의 상부에 위치하는 상부 게이트(탑 게이트, top gate) 방식으로 형성된 것을 예시하였으나, 이에 한정되지 않음에 주의하여야 한다. 즉, 박막 트랜지스터(120)들은 게이트 전극(122)이 액티브층(121)의 하부에 위치하는 하부 게이트(보텀 게이트, bottom gate) 방식 또는 게이트 전극(122)이 액티브층(121)의 상부와 하부에 모두 위치하는 더블 게이트(double gate) 방식으로 형성될 수 있다.
제1 버퍼층(BF1) 상에는 액티브층(121)이 형성된다. 액티브층(121)은 다결정 실리콘, 단결정 실리콘, 저온 다결정 실리콘, 비정질 실리콘, 또는 산화물 반도체를 포함할 수 있다. 예를 들어, 산화물 반도체는 인듐, 아연, 갈륨, 주석, 티타늄, 알루미늄, 하프늄(Hf), 지르코늄(Zr), 마그네슘(Mg) 등을 함유하는 이성분계 화합물(ABx), 삼성분계 화합물(ABxCy), 사성분계 화합물(ABxCyDz)을 포함할 수 있다. 예를 들어, 액티브층(121)은 ITZO(인듐, 주석, 티타늄을 포함하는 산화물)나 IGZO(인듐, 갈륨, 주석을 포함하는 산화물)를 포함할 수 있다. 버퍼층과 액티브층(121) 사이에는 액티브층(121)으로 입사되는 외부광을 차단하기 위한 차광층이 형성될 수 있다.
액티브층(121) 상에는 게이트 절연막(130)이 형성될 수 있다. 게이트 절연막(130)은 무기막, 예를 들어 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층으로 형성될 수 있다.
게이트 절연막(130) 상에는 게이트 전극(122)과 게이트 라인이 형성될 수 있다. 게이트 전극(122)과 게이트 라인은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
게이트 전극(122)과 게이트 라인 상에는 층간 절연막(140)이 형성될 수 있다. 층간 절연막(140)은 무기막, 예를 들어 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층으로 형성될 수 있다.
층간 절연막(140) 상에는 소스 전극(123)과 드레인 전극(124)이 형성될 수 있다. 소스 전극(123)과 드레인 전극(124) 각각은 게이트 절연막(130)과 층간 절연막(140)을 관통하는 컨택홀을 통해 액티브층(121)에 접속될 수 있다. 소스 전극(123)과 드레인 전극(124)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
소스 전극(213)과 드레인 전극(124) 상에는 박막 트랜지스터(120)를 절연하기 위한 보호막(150)이 형성될 수 있다. 보호막(150)은 무기막, 예를 들어 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층으로 형성될 수 있다.
보호막(150) 상에는 박막 트랜지스터(120)로 인한 단차를 평탄하게 하기 위한 평탄화막(160)이 형성될 수 있다. 평탄화막(160)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
박막 트랜지스터층(TFTL) 상에는 발광 소자층(EML)이 형성된다. 발광 소자층(EML)은 발광 소자(170)들과 뱅크층(180)을 포함한다.
발광 소자(170)들과 뱅크층(180)은 평탄화막(160) 상에 형성된다. 발광 소자(170)들 각각은 제1 전극(171), 유기 발광층(172), 및 제2 전극(173)을 포함할 수 있다.
제1 전극(171)은 평탄화막(160) 상에 형성될 수 있다. 제1 전극(171)은 보호막(150)과 평탄화막(160)을 관통하는 컨택홀을 통해 박막 트랜지스터(120)의 소스 전극(123)에 접속된다.
유기 발광층(172)을 기준으로 제2 전극(173) 방향으로 발광하는 상부 발광(top emission) 구조에서 제1 전극(171)은 알루미늄과 티타늄의 적층 구조(Ti/Al/Ti), 알루미늄과 ITO의 적층 구조(ITO/Al/ITO), APC 합금, 및 APC 합금과 ITO의 적층 구조(ITO/APC/ITO)와 같은 반사율이 높은 금속물질로 형성될 수 있다. APC 합금은 은(Ag), 팔라듐(Pd), 및 구리(Cu)의 합금이다.
유기 발광층(172)을 기준으로 제1 전극(171) 방향으로 발광하는 하부 발광(bottom) 구조에서 제1 전극(171)은 광을 투과시킬 수 있는 ITO, IZO와 같은 투명한 금속물질(TCO, Transparent Conductive Material), 또는 마그네슘(Mg), 은(Ag), 또는 마그네슘(Mg)과 은(Ag)의 합금과 같은 반투과 금속물질(Semi-transmissive Conductive Material)로 형성될 수 있다. 이 경우, 제1 전극(171)이 반투과 금속물질로 형성되는 경우, 마이크로 캐비티(micro cavity)에 의해 출광 효율이 높아질 수 있다.
뱅크층(180)은 발광 영역(LA)들을 정의하는 역할을 하기 위해 평탄화막(160) 상에서 제1 전극(171)을 구획하도록 형성될 수 있다. 예를 들어, 뱅크층(180)은 제1 전극(171)의 가장자리를 덮도록 형성되되, 제1 전극(171)의 상면을 노출시키는 개구부를 포함할 수 있다. 뱅크층(180)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
발광 영역(LA)들 각각은 제1 전극(171), 유기 발광층(172), 및 제2 전극(173)이 순차적으로 적층되어 제1 전극(171)으로부터의 정공과 제2 전극(173)으로부터의 전자가 유기 발광층(172)에서 서로 결합되어 발광하는 영역을 나타낸다. 발광 영역(LA)들 각각은 발광 소자(170)를 포함할 수 있다.
제1 전극(171)과 뱅크층(180) 상에는 유기 발광층(172)이 형성된다. 유기 발광층(172)은 유기 물질을 포함하여 소정의 색을 발광할 수 있다. 예를 들어, 유기 발광층(172)은 정공 수송층(hole transporting layer), 유기 물질층, 및 전자 수송층(electron transporting layer)을 포함할 수 있다. 유기 발광층(172)은 발광 영역(LA) 별로 제1 색의 광, 제2 색의 광 및 제3 색의 광을 발광할 수 있다. 제1 색은 적색이고, 제2 색은 녹색이며, 제3 색은 청색일 수 있으나, 이에 한정되지 않는다.
또는, 유기 발광층(172)은 발광 영역(LA)들 각각에서 백색 광을 발광할 수 있으며, 이 경우, 발광 소자층(EML) 상부에 컬러 필터가 배치될 수 있다.
제2 전극(173)은 유기 발광층(172) 상에 형성된다. 제2 전극(173)은 유기 발광층(172)을 덮도록 형성될 수 있다. 제2 전극(173)은 서브 화소들(RP, GP, BP)에 공통적으로 형성되는 공통층일 수 있다. 제2 전극(173) 상에는 캡핑층(capping layer)이 형성될 수 있다.
상부 발광 구조에서 제2 전극(173)은 광을 투과시킬 수 있는 ITO, IZO와 같은 투명한 금속물질(TCO, Transparent Conductive Material), 또는 마그네슘(Mg), 은(Ag), 또는 마그네슘(Mg)과 은(Ag)의 합금과 같은 반투과 금속물질(Semi-transmissive Conductive Material)로 형성될 수 있다. 제2 전극(173)이 반투과 금속물질로 형성되는 경우, 마이크로 캐비티(micro cavity)에 의해 출광 효율이 높아질 수 있다.
하부 발광 구조에서 제2 전극(173)은 알루미늄과 티타늄의 적층 구조(Ti/Al/Ti), 알루미늄과 ITO의 적층 구조(ITO/Al/ITO), APC 합금, 및 APC 합금과 ITO의 적층 구조(ITO/APC/ITO)와 같은 반사율이 높은 금속물질로 형성될 수 있다. APC 합금은 은(Ag), 팔라듐(Pd), 및 구리(Cu)의 합금이다.
발광 소자층(EML) 상에는 박막 봉지층(TFEL)이 형성된다. 박막 봉지층(TFEL)은 봉지막(190)을 포함한다.
봉지막(190)은 제2 전극(173) 상에 배치된다. 봉지막(190)은 유기 발광층(172)과 제2 전극(173)에 산소 또는 수분이 침투되는 것을 방지하기 위해 적어도 하나의 무기막을 포함할 수 있다. 또한, 봉지막(190)은 먼지와 같은 이물질로부터 발광 소자층(EML)을 보호하기 위해 적어도 하나의 유기막을 포함할 수 있다. 예를 들어, 봉지막(190)은 제2 전극(173) 상에 배치된 제1 무기막, 제1 무기막 상에 배치된 유기막, 유기막 상에 배치된 제2 무기막을 포함할 수 있다. 제1 무기막과 제2 무기막은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층으로 형성될 수 있으나, 이에 한정되지 않는다. 유기막은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등으로 형성될 수 있으나, 이에 한정되지 않는다.
박막 봉지층(TFEL) 상에는 제2 버퍼층(BF2)이 형성된다. 제2 버퍼층(BF2)은 실리콘 나이트라이드(SINx)로 이루어질 수 있다. 다만, 이에 한정되는 것은 아니고, 몇몇 실시예에서 제2 버퍼층(BF2)은 교번하여 적층된 복수의 무기막들로 이루어질 수 있다. 예를 들어, 제2 버퍼층(BF2)은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 및 알루미늄옥사이드층 중 하나 이상의 무기막이 교번하여 적층된 다중막으로 형성될 수 있다.
제2 버퍼층(BF2) 상에는 터치 센서층(TSL)이 배치된다 도 5에서 설명한 바와 같이, 터치 센서층(TSL)은 구동 전극(TE)들, 감지 전극(RE)들, 연결 전극(BE)들, 구동 라인들(TL1, TL2), 감지 라인(RL)들, 가드 라인들(GL1, GL2, GL3, GL4, GL5), 및 접지 라인들(GRL1, GRL2, GRL3)을 포함한다. 도 7에서는 설명의 편의를 위해 터치 센서층(TSL)의 구동 전극(TE), 감지 전극(RE), 연결 전극(BE), 고굴절층(PL) 및 평탄화층(FL)만을 예시하였다.
연결 전극(BE)은 제2 버퍼층(BF2) 상에 배치될 수 있다. 연결 전극(BE)들은 알루미늄과 티타늄의 적층 구조(Ti/Al/Ti), 알루미늄과 ITO의 적층 구조(ITO/Al/ITO), APC 합금, 및 APC 합금과 ITO의 적층 구조(ITO/APC/ITO)로 형성될 수 있으나, 이에 한정되지 않는다.
연결 전극(BE) 상에는 제1 패턴부(PT1)와 제1 평탄부(FT1)를 포함하는 고굴절층(PL)이 배치된다. 구체적으로 고굴절층(PL)은 제1 고굴절층(PL1)과 제2 고굴절층(PL2)을 포함할 수 있다. 다만, 이에 한정되는 것은 아니며, 고굴절층(PL)은 단일층으로 이루어질 수 있고, 3층 이상의 복수의 층으로 이루어질 수도 있다. 제1 패턴부(PT1)는 제1 요철부(PPA) 및 제2 요철부(PPB)를 포함하고, 제1 평탄부(FT1)는 제1 비요철부(FP1) 및 제2 비요철부(FP2)를 포함할 수 있다.
구체적으로, 제1 고굴절층(PL1)은 연결 전극(BE) 상에 배치될 수 있으며, 제1 고굴절층(PL1)은 제1 요철부(PPA)와 제1 비요철부(FP1) 및 연결 전극(BE)의 일부를 노출시키는 컨택홀(CTH)을 포함할 수 있다. 몇몇 실시예에서 제1 요철부(PPA)는 복수의 제1 함몰부(DP1)와 복수의 제1 돌출부(PP1)를 포함할 수 있다. 다만, 이에 한정되는 것은 아니고, 제1 요철부(PPA)는 복수의 제1 함몰부(DP1) 또는 복수의 제1 돌출부(PP1) 중 어느 하나로 이루어질 수도 있다. 몇몇 실시예에서 제1 비요철부(FP1)는 평탄한 면으로 이루어질 수 있으나, 이에 한정되는 것은 아니고, 굴곡을 가질 수도 있고, 연결 전극(BE)의 모폴로지(morphology)를 따라 배치될 수도 있다. 제1 요철부(PPA)는 외광을 난반사 시키는 역할을 하며, 제1 비요철부(FP1)는 연결 전극(BE)으로 인해 형성된 단차를 평탄화하는 역할을 할 수 있다.
제1 고굴절층(PL1) 상에는 구동 전극(TE) 및 감지 전극(RE)이 배치될 수 있다. 예를 들어, 제1 고굴절층(PL1)의 제1 비요철부(FP1) 상면에는 구동 전극(TE) 및 감지 전극(RE)이 이격되어 배치될 수 있으며, 구동 전극(TE)은 제1 고굴절층(PL1)에 배치된 컨택홀(CTH)을 통하여, 연결 전극(BE)과 전기적으로 연결될 수 있다. 구동 전극(TE)과 감지 전극(RE)은 알루미늄과 티타늄의 적층 구조(Ti/Al/Ti), 알루미늄과 ITO의 적층 구조(ITO/Al/ITO), APC 합금, 및 APC 합금과 ITO의 적층 구조(ITO/APC/ITO)로 형성될 수 있으나, 이에 한정되지 않는다.
제2 고굴절층(PL2)은 제1 고굴절층(PL1), 구동 전극(TE) 및 감지 전극(RE) 상에 배치될 수 있다. 제2 고굴절층(PL2)은 제2 요철부(PPB)와 제2 비요철부(FP2)를 포함할 수 있다. 몇몇 실시예에서 제2 요철부(PPB)는 복수의 제2 함몰부(DP2)와 복수의 제2 돌출부(PP2)를 포함할 수 있다. 제2 요철부(PPB)의 복수의 제2 함몰부(DP2)와 복수의 제2 돌출부(PP2)는 제1 요철부(PPA)의 복수의 제1 함몰부(DP1)와 복수의 제1 돌출부(PP1)의 모폴로지(morphology)를 따라 배치될 수 있다. 다만, 이에 한정되는 것은 아니고, 몇몇 실시예에서 제2 요철부(PPB)의 복수의 제2 함몰부(DP2)와 복수의 제2 돌출부(PP2)는 제1 요철부(PPA)의 복수의 제1 함몰부(DP1)와 복수의 제1 돌출부(PP1)와 다른 형태를 가질 수도 있다. 또한, 몇몇 실시예에서 제2 요철부(PPB)는 복수의 제2 함몰부(DP2) 또는 복수의 제2 돌출부(PP2) 중 어느 하나로 이루어질 수도 있다.
제2 비요철부(FP2)는 평탄한 면으로 이루어질 수 있으나, 이에 한정되는 것은 아니고, 굴곡을 가질 수도 있고, 구동 전극(TE) 및 감지 전극(RE)의 모폴로지(morphology)를 따라 배치될 수도 있다. 제2 요철부(PPA)는 외광을 난반사 시키는 역할을 하며, 제2 비요철부(FP1)는 구동 전극(TE) 및 감지 전극(RE)으로 인해 형성된 단차를 평탄화하는 역할을 할 수 있다.
평탄화층(FL)은 제2 고굴절층(PL) 상에 배치될 수 있다. 평탄화층(FP)은 고굴절층(PL)의 제1 패턴부(PT1)에 의해 형성된 단차를 평탄화하는 역할을 할 수 있다. 평탄화층(FL)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
몇몇 실시예에서 고굴절층(PL)과 평탄화층(FL)은 서로 다른 굴절률을 가질 수 있다. 예를 들어, 고굴절층(PL)의 굴절률은 평탄화층(FL)의 굴절률보다 클 수 있다. 또한, 제2 버퍼층(BF2)의 굴절률은 고굴절층(PL)의 굴절률보다 클 수 있다. 몇몇 실시예에서 고굴절층(PL)의 굴절률은 1.6 내지 1.65이고, 평탄화층(FL)의 굴절률은 1.5 내지 1.59이고, 제2 버퍼층(BF2)의 굴절률은 1.66 내지 1.75일 수 있다. 다만, 이에 한정되는 것은 아니다. 또한, 제1 고굴절층(PL1)과 제2 고굴절층(PL2)의 굴절률은 동일할 수 있다. 다만, 이에 한정되는 것은 아니고, 몇몇 실시예에서 제1 고굴절층(PL1)과 제2 고굴절층(PL2)의 굴절률은 서로 상이할 수 있다. 예를 들어, 제1 고굴절층(PL1)의 굴절률보다 제2 고굴절층(PL2)의 굴절률이 더 클 수 있으며, 그 반대일 수도 있다. 이와 같이, 고굴절층(PL)이 제1 패턴부(PT1)를 가지고, 고굴절층(PL)의 굴절률이 제2 버퍼층(BF2)의 굴절률보다 작고, 평탄화층(FL)의 굴절률보다 크게 이루어져 표시 장치(10) 외부로부터 입사되는 외광을 난반사하여, 사용자에게 시인되는 반사광을 감소시킬 수 있다. 이에 따라, 표시 장치(10)의 시인성을 향상시킬 수 있게 된다.
평탄화층(FL) 상에는 터치 센서층(TSL)의 구동 전극(TE), 감지 전극(RE), 연결 전극(BE)과 두께 방향으로 중첩하는 차광 패턴이 배치될 수 있으며, 차광 패턴과 커버 윈도우 사이에는 편광부재가 더 배치될 수도 있다.
도 8은 도 5의 B 영역에 대응하는 표시 장치의 확대도이고, 도 9은 도 8의 Ⅲ-Ⅲ' 를 따라 자른 일 실시예의 단면도이며, 도 10은 도 8의 Ⅳ-Ⅳ' 를 따라 자른 일 실시예의 단면도이고, 도 11은 도 9의 외광에 대한 반사광의 경로를 개략적으로 나타낸 도면이며, 도 12는 도 10의 외광에 대한 반사광의 경로를 개략적으로 나타낸 도면이다.
도 8을 참조하면, 전술한 바와 같이 터치 센서층(TSL)은 표시 유닛(DU) 상부에 배치되며, 터치 센서층(TSL)에 포함된 구동 전극(TE)은 표시 유닛(DU)의 발광 영역(LA)들을 둘러싸는 메쉬 형태일 수 있다. 예를 들어, 구동 전극(TE)은 발광 영역(LA)과 중첩하지 않으며, 구동 전극(TE)은 메쉬 형태로 형성되어 발광 영역(LA) 사이에 배치될 수 있다. 한편, 감지 전극(RE)은 구동 전극(TE)과 실질적으로 동일하게 형성될 수 있으므로, 감지 전극(RE)에 대한 자세한 설명은 생략한다.
터치 센서층(TSL)의 고굴절층(PL)은 패턴 영역(PA)과 비패턴 영역(NPA)을 포함한다. 패턴 영역(PA)은 발광 영역(LA)과 두께 방향으로 중첩하되 감지 전극(RE) 및 구동 전극(TE)과는 중첩하지 않을 수 있다. 다만, 이에 한정되는 것은 아니며, 몇몇 실시예에서 패턴 영역(PA)은 발광 영역(LA), 감지 전극(RE)의 일부 및 구동 전극(TE)의 일부와 두께 방향으로 중첩할 수도 있다.
패턴 영역(PA)에는 제1 패턴부(PT1)와 제2 패턴부(PT2)가 배치될 수 있다. 예를 들어, 평면부인 제1 영역(DR1)에 배치된 고굴절층(PL)의 패턴 영역(PA)에는 제1 패턴부(PT1)가 배치되고, 곡면부인 제2 영역(DR2)에 배치된 고굴절층(PL)의 패턴 영역(PA)에는 제2 패턴부(PT2)가 배치될 수 있다.
제1 패턴부(PT1) 및 제2 패턴부(PT2) 각각은 발광 영역(LA)과 두께 방향인 제3 방향(Z축 방향)으로 중첩하며 배치될 수 있다. 예를 들어, 제1 패턴부(PT1)는 평면부인 제1 영역(DR1)에 배치된 발광 영역(LA)과 각각 두께 방향으로 중첩하여 배치되고, 제2 패턴부(PT2)는 곡면부인 제2 영역(DR2)에 배치된 발광 영역(LA)과 각각 두께 방향으로 중첩하며 배치될 수 있다.
패턴 영역(PA)의 면적은 발광 영역(LA)의 면적보다 크게 이루어질 수 있다. 예를 들어, 패턴 영역(PA)은 발광 영역(LA)과 두께 방향으로 중첩하되, 발광 영역(LA)보다 큰 면적을 가지고, 발광 영역(LA) 모두를 커버할 수 있다. 다만, 이에 한정되는 것은 아니며, 몇몇 실시예에서 패턴 영역(PA)은 발광 영역(LA)과 두께 방향으로 중첩하되, 패턴 영역(PA)의 면적은 발광 영역(LA)의 면적과 동일하게 이루어질 수 있다. 또한, 몇몇 실시예에서, 패턴 영역(PA)은 발광 영역(LA)과 두께 방향으로 중첩하되, 패턴 영역(PA)의 면적은 발광 영역(LA)의 면적보다 작게 이루어지고, 발광 영역(LA)의 일부를 커버할 수도 있다.
제1 영역(DR1)에 배치된 패턴 영역(PA)의 제1 패턴부(PT1)와 제2 영역(DR2)에 배치된 패턴 영역(PA)의 제2 패턴부(PT2)는 서로 다른 배치 구조를 가질 수 있다. 예를 들어, 평면부인 제1 영역(DR1)에 배치된 패턴 영역(PA)의 제1 패턴부(PT1)보다 곡면부인 제2 영역(DR2)에 배치된 패턴 영역(PA)의 제2 패턴부(PT2)가 더 조밀한 배치 구조를 가질 수 있다.
제1 패턴부(PT1)의 돌출부(PP) 및 함몰부(DP)의 수보다 제2 패턴부(PT2)의 돌출부(PP) 및 함몰부(DP)의 수가 더 적을 수 있다. 다만, 이에 한정되는 것은 아니고, 몇몇 실시예에서는 제1 패턴부(PT1)의 돌출부(PP) 및 함몰부(DP)의 수와 제2 패턴부(PT2)의 돌출부(PP) 및 함몰부(DP)의 수는 동일할 수도 있고, 몇몇 실시예에서 제1 패턴부(PT1)의 돌출부(PP) 및 함몰부(DP)의 수보다 제2 패턴부(PT2)의 돌출부(PP) 및 함몰부(DP)의 수가 더 많을 수도 있다.
평면상 제1 패턴부(PT1)의 함몰부(DP)의 면적과 제2 패턴부(PT2)의 함몰부(DP)의 면적은 서로 다를 수 있다. 예를 들어, 제1 패턴부(PT1)의 함몰부(DP)의 면적이 제2 패턴부(PT2)의 함몰부(DP)의 면적보다 클 수 있다. 다만, 이에 한정되는 것은 아니고, 몇몇 실시예에서 제1 패턴부(PT1)의 함몰부(DP)의 면적과 제2 패턴부(PT2)의 함몰부(DP)의 면적은 동일할 수도 있다. 또한, 몇몇 실시예에서 제1 패턴부(PT1)의 함몰부(DP)의 면적이 제2 패턴부(PT2)의 함몰부(DP)의 면적보다 작을 수도 있다.
몇몇 실시예에서 제1 패턴부(PT1)의 함몰부(DP)와 제2 패턴부(PT2)의 함몰부(SP) 각각은 평면상 원 형상으로 이루어질 수 있다. 다만, 이에 한정되는 것은 아니고, 제1 패턴부(PT1)의 함몰부(DP)와 제2 패턴부(PT2)의 함몰부(DP) 각각은 다각 형상, 타원 형상 등 다양한 형상으로 이루어질 수 있다. 또한, 몇몇 실시예에서 제1 패턴부(PT1)의 함몰부(DP)와 제2 패턴부(PT2)의 함몰부(DP)는 평면상 서로 다른 형상을 가질 수도 있다.
도 9를 참조하면, 평면부인 제1 영역(DR1)에서 표시 유닛(DU)은 발광 영역(LA)과 비발광 영역(NLA)을 포함할 수 있다. 전술한 바와 같이 발광 영역(LA)은 표시 유닛(DU)의 발광 소자층(EML)에서 생성된 광이 표시 유닛(DU)의 외부로 방출되는 영역이고, 비 발광 영역(NLA)은 발광 영역(LA) 이외의 영역을 의미한다. 표시 유닛(DU)의 구성에 대해서는 도 7과 결부하여 상세히 설명하였는 바, 구체적인 설명은 생략한다.
평면부인 제1 영역(DR1)에서 터치 센서층(TSL)은 패턴 영역(PA)과 비패턴 영역(NPA)을 포함할 수 있다. 패턴 영역(PA)은 반사광의 난반사를 위하여 제1 요철부(PPA) 및 제2 요철부(PPB)를 포함하는 제1 패턴부(PT1)가 배치된 영역이고, 비패턴 영역(NPA)은 제1 비요철부(FP1) 및 제2 비요철부(FP2)를 포함하는 제1 평탄부(FT1)가 배치된 영역이다.
몇몇 실시예에서 발광 영역(LA)과 패턴 영역(PA)은 두께 방향인 제3 방향(Z축 방향)으로 중첩할 수 있다. 또한, 발광 영역(LA)의 제1 방향(X축 방향)으로의 길이보다 패턴 영역(PA)의 제1 방향(X축 방향)으로의 길이가 더 길게 이루어질 수 있다. 예를 들어, 발광 영역(LA)과 패턴 영역(PA)은 두께 방향인 제3 방향(Z축 방향)으로 중첩하되, 패턴 영역(PA)이 발광 영역(LA)을 모두 커버할 수 있다.
몇몇 실시예에서 제1 요철부(PPA)의 제1 함몰부(DP1)와 제2 요철부(PPB)의 제2 함몰부(DP2)는 두께 방향인 제3 방향(Z축 방향)으로 중첩할 수 있고, 제1 요철부(PPA)의 제1 돌출부(PP1)와 제2 요철부(PPB)의 제2 돌출부(PP2)는 두께 방향인 제3 방향(Z축 방향)으로 중첩할 수 있다. 다만, 이에 한정되는 것은 아니며, 몇몇 실시예에서 제1 요철부(PPA)의 제1 함몰부(DP1)와 제2 요철부(PPB)의 제2 돌출부(PP2)가 두께 방향인 제3 방향(Z축 방향)으로 중첩할 수 있고, 제1 요철부(PPA)의 제1 돌출부(PP1)와 제2 요철부(PPB)의 제2 함몰부(DP2)가 두께 방향인 제3 방향(Z축 방향)으로 중첩할 수도 있다.
도 10을 참조하면, 곡면부인 제2 영역(DR2)에서 표시 유닛(DU)은 발광 영역(LA)과 비발광 영역(NLA)을 포함할 수 있고, 터치 센서층(TSL)은 패턴 영역(PA)과 비패턴 영역(NPA)을 포함할 수 있다. 곡면부인 제2 영역(DR2)에서 패턴 영역(PA)은 반사광의 난반사를 위하여 제1 요철부(PPA) 및 제2 요철부(PPB)를 포함하는 제2 패턴부(PT2)가 배치된 영역이고, 비패턴 영역(NPA)은 제1 비요철부(FP1) 및 제2 비요철부(FP2)를 포함하는 제2 평탄부(FT2)가 배치된 영역이다.
도 9 및 도 10을 함께 참조하면, 제1 패턴부(PT1)의 제2 요철부(PPB)가 가지는 제1 피치(T1)는 제2 패턴부(PT2)의 제2 요철부(PPB)가 가지는 제2 피치(T2)보다 크게 이루어질 수 있다. 제1 패턴부(PT1)의 제2 요철부(PPB)가 갖는 제1 피치(T1)는 제1 패턴부(PT1)의 이웃하는 제2 함몰부(DP2)의 중심점 사이의 거리를 의미하고, 제2 패턴부(PT2)의 제2 요철부(PPB)가 갖는 제2 피치(T2)는 제2 패턴부(PT2)의 이웃하는 제2 함몰부(DP2)의 중심점 사이의 거리를 의미한다. 이와 같이, 제1 패턴부(PT1)의 제2 요철부(PPB)가 가지는 제1 피치(T1)는 제2 패턴부(PT2)의 제2 요철부(PPB)가 가지는 제2 피치(T2)보다 크게 배치하여, 평면부인 제1 영역(DR1)보다 외광에 의한 반사광의 시인성이 높은 곡면부인 제2 영역(DR2)에서 난반사를 증가시켜 반사광의 시인성을 더욱 저감시킬 수 있다. 이에 따라, 반사광에 의한 시인성 저하를 방지함과 동시에 시청 각도에 대한 색차(white angle dependency, WAD)를 개선할 수 있다.
도 11을 참조하면, 제1 영역(DR1)에 입사되는 제1 내지 제5 외광(LI1, LI2, LI3, LI4, LI5)은 평탄화층(FL)과 고굴절층(PL)의 굴절률 차이에 의하여 제1 영역(DR1)의 상부로 반사된다. 이때, 고굴절층(PL)에는 발광 영역(LA)에 대응하여 제1 패턴부(PT1)가 배치되어 있어, 제1 패턴부(PT1)의 제2 함몰부(DP2) 및 제2 돌출부(PP2)에 의하여 제1 내지 제5 외광(LI1, LI2, LI3, LI4, LI5)의 서로 다른 반사각을 가지며 제1 내지 제5 반사광(LO1, LO2, LO3, LO4, LO5)으로 출력된다. 도 11에는 제1 영역(DR1)에 입사되는 제1 내지 제5 외광(LI1, LI2, LI3, LI4, LI5)이 평탄화층(FL)과 제2 고굴절층(PL2)의 계면에서 반사되는 것을 도시하였으나, 이에 한정되는 것은 아니며, 몇몇 실시예에서는 제1 영역(DR1)에 입사되는 제1 내지 제5 외광(LI1, LI2, LI3, LI4, LI5) 중 일부는 제2 고굴절층(PL2)과 제1 고굴절층(PL1) 계면에서 반사될 수도 있다. 예를 들어, 제1 고굴절층(PL1)의 제1 함몰부(DP1)와 제1 돌출부(PP1)에 의하여 난반사될 수도 있다. 또한, 몇몇 실시예에서는 제1 영역(DR1)에 입사되는 제1 내지 제5 외광(LI1, LI2, LI3, LI4, LI5) 중 일부는 제1 고굴절층(PL1)과 제2 버퍼층(BF2) 계면에서 반사될 수도 있다.
도 12를 참조하면, 제2 영역(DR2)에 입사되는 제6 내지 제11 외광(LI6, LI7, LI8, LI9, LI10, LI11)은 평탄화층(FL)과 고굴절층(PL)의 굴절률 차이에 의하여 제2 영역(DR2)의 상부로 반사된다. 이때, 고굴절층(PL)에는 발광 영역(LA)에 대응하여 제2 패턴부(PT2)가 배치되어 있어, 제2 패턴부(PT2)의 제2 함몰부(DP2) 및 제2 돌출부(PP2)에 의하여 제6 내지 제11 외광(LI6, LI7, LI8, LI9, LI10, LI11)의 서로 다른 반사각을 가지며 제6 내지 제11 반사광(LO6, LO7, LO8, LO9, LO10, LO11)으로 출력된다. 도 12에는 제2 영역(DR2)에 입사되는 제6 내지 제11 외광(LI6, LI7, LI8, LI9, LI10, LI11)이 평탄화층(FL)과 제2 고굴절층(PL2)의 계면에서 반사되는 것을 도시하였으나, 이에 한정되는 것은 아니며, 몇몇 실시예에서는 제2 영역(DR2)에 입사되는 제6 내지 제11 외광(LI6, LI7, LI8, LI9, LI10, LI11) 중 일부는 제2 고굴절층(PL2)과 제1 고굴절층(PL1) 계면에서 반사될 수도 있다. 예를 들어, 제1 고굴절층(PL1)의 제1 함몰부(DP1)와 제1 돌출부(PP1)에 의하여 난반사될 수도 있다. 또한, 몇몇 제2 영역(DR2)에 입사되는 제6 내지 제11 외광(LI6, LI7, LI8, LI9, LI10, LI11) 중 일부는 제1 고굴절층(PL1)과 제2 버퍼층(BF2) 계면에서 반사될 수도 있다.
이와 같이, 제2 버퍼층(BF2)과 평탄화층(FP) 사이에 제2 버퍼층(BF2)의 굴절률보다 작고, 평탄화층(FL)의 굴절률보다 큰 굴절률을 가지되, 제1 패턴부(PT1)와 제2 패턴부(PT2)를 포함하는 고굴절층(PL)을 배치하여 반사광에 의한 시인성 저하를 방지함으로써 표시 장치(10)의 화상의 품질을 향상시킬 수 있다. 또한, 평면부인 제1 영역(DR1)에 배치된 패턴 영역(PA)의 제1 패턴부(PT1)보다 곡면부인 제2 영역(DR2)에 배치된 패턴 영역(PA)의 제2 패턴부(PT2)를 더 조밀한 구조로 배치하여, 평면부인 제1 영역(DR1)보다 외광에 의한 반사광의 시인성이 높은 곡면부인 제2 영역(DR2)에서 난반사를 증가시켜 반사광의 시인성을 더욱 저감시킬 수 있다. 이에 따라, 시청 각도에 대한 색차(white angle dependency, WAD)를 개선할 수 있다.
도 13은 도 8의 Ⅲ-Ⅲ' 를 따라 자른 다른 실시예의 단면도이며, 도 14는 도 8의 Ⅳ-Ⅳ' 를 따라 자른 다른 실시예의 단면도이다. 도 13 및 도 14의 실시예는 평탄화층 상부에 컬러 필터층이 배치되는 점에서 도 9 및 도 10의 실시예와 차이점이 있다. 도 9 및 도 10의 실시예와 중복되는 설명은 생략하고 차이점 위주로 설명한다.
도 13 및 도 14를 참조하면, 몇몇 실시예에서 평탄화층(FL) 상부에는 컬러 필터층(CFL)이 배치될 수 있다. 컬러 필터층(CFL)은 제1 컬러 패턴(CF1), 제2 컬러 패턴(CF2) 및 제3 컬러 패턴(CF3)을 포함할 수 있다. 다만, 이에 한정되는 것은 아니고, 몇몇 실시예에서 컬러 필터층(CFL)은 제1 컬러 패턴(CF1) 및 제2 컬러 패턴(CF2)을 포함할 수도 있고, 컬러 필터층(CFL)은 제1 컬러 패턴(CF1), 제2 컬러 패턴(CF2), 제3 컬러 패턴(CF3) 외에 추가적인 컬러 패턴을 포함할 수도 있다.
컬러 필터층(CFL)과 평탄화층(FL) 사이에는 차광 부재(BM)가 배치될 수 있다. 예를 들어, 제1 영역(DR1) 및 제2 영역(DR2) 각각은 차광 영역(BA)과 투광 영역(TA)을 포함할 수 있으며, 차광 부재(BM)는 컬러 필터층(CFL)과 평탄화층(FL) 사이에 차광 영역(BA)에 대응하여 배치될 수 있다. 투광 영역(TA)은 표시 유닛(DU)에서 방출된 광이 표시 장치(10)의 외부로 제공되는 영역일 수 있다. 차광 영역(BA)은 표시 유닛(DU)에서 방출된 광이 투과하지 않는 영역일 수 있다.
차광 부재(BM)는 투광 영역(TA)의 경계를 따라 배치되며, 투광 영역(TA)을 노출하는 개구부를 포함한다. 차광 부재(BM)는 투광 영역(TA)의 경계를 따라 서로 연결된 격자 형상을 가질 수 있다. 표시 유닛(DU)의 발광 영역(LA)은 차광 부재(BM)의 개구부와 두께 방향인 제3 방향(Z축 방향)으로 중첩하며, 구동 전극(TE), 감지 전극(RE) 및 연결 전극(BE)은 차광 부재(BM)와 두께 방향인 제3 방향(Z축 방향)으로 중첩할 수 있다.
차광 부재(BM)는 광 흡수 물질 또는 광 반사 물질을 포함할 수 있다. 예를 들어, 차광 부재(BM)는 흑색으로 착색된 수지나 크롬(Cr) 등의 반사성 금속 등을 포함할 수 있다.
차광 부재(BM) 상에는 제1 컬러 패턴(CF1), 제2 컬러 패턴(CF2) 및 제3 컬러 패턴(CF3)이 배치될 수 있다. 제1 컬러 패턴(CF1), 제2 컬러 패턴(CF2) 및 제3 컬러 패턴(CF3)은 차광 부재(BM)의 개구부 상에 배치되고, 나아가 차광 부재(BM)의 표면 위에까지 연장되어, 인접한 컬러 패턴은 차광 부재(BM) 상에서 서로 중첩할 수도 있다. 다만, 이에 한정되는 것은 아니며, 몇몇 실시예에서는 제1 컬러 패턴(CF1), 제2 컬러 패턴(CF2) 및 제3 컬러 패턴(CF3) 각각은 차광 부재(BM)의 개구부 상에 배치되며, 서로 중첩하지 않고 이격될 수도 있다.
몇몇 실시예에서 제1 컬러 패턴(CF1)은 파장이 약 620nm 내지 750nm인 적색 광을 선택적으로 투과 시키고, 제2 컬러 패턴(CF2)은 파장이 약 495nm 내지 570nm인 녹색 광을 선택적으로 투과 시키며, 제3 컬러 패턴(CF3)은 파장이 약 450nm 내지 495nm인 청색 광을 선택적으로 투과 시킬 수 있다.
제1 컬러 패턴(CF1), 제2 컬러 패턴(CF2) 및 제3 컬러 패턴(CF3)은 투광 영역(TA)에 각각 대응하여 배치될 수 있다. 예를 들어, 적색이 출력되는 투광 영역(TA)에 대응하여 제1 컬러 패턴(CF1)이 배치되고, 녹색이 출력되는 투광 영역(TA)에 대응하여 제2 컬러 패턴(CF2)이 배치되고, 청색이 출력되는 투광 영역(TA)에 대응하여 제3 컬러 패턴(CF3)이 배치될 수 있다.
컬러 필터층(CFL) 상부에는 오버 코팅층(OC)이 배치될 수 있다. 오버 코팅층(OC)은 컬러 필터층(CFL)에 의해 형성된 단차를 평탄화함과 동시에 컬러 필터층을 보호하는 역할을 할 수 있다. 오버 코팅층(OC)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있으나, 이에 한정되는 것은 아니다.
이와 같이, 컬러 필터층(CFL)은 발광 영역(LA)에서 출력되는 광의 혼색을 방지하고 색재현성을 증가시킬 수 있다. 또한, 컬러 필터층(CFL)은 외광을 상당한 수준으로 흡수하므로, 편광부재 등을 추가로 배치하지 않더라도 외광 반사를 감소시킬 수 있으므로, 고가의 편광부재를 생략할 수 있는 이점이 있다.
도 15은 도 8의 Ⅲ-Ⅲ' 를 따라 자른 다른 실시예의 단면도이며, 도 16은 도 8의 Ⅳ-Ⅳ' 를 따라 자른 다른 실시예의 단면도이고, 도 17은 도 15의 표시 유닛에서 출력되는 광의 경로를 개략적으로 나타낸 도면이고, 도 18은 도 16의 표시 유닛에서 출력되는 광의 경로를 개략적으로 나타낸 도면이다. 도 15 및 도 16의 실시예는 컬러 필터층 상부에 광 경로 변경층이 배치되는 점에서 도 13 및 도 14의 실시예와 차이점이 있다. 도 13 및 도 14의 실시예와 중복되는 설명은 생략하고 차이점 위주로 설명한다.
도 15 및 도16을 참조하면, 광 경로 변경층(TRL)은 컬러 필터층(CFL)상에 배치된다. 광 경로 변경층(TRL)은 표시 유닛(DU)의 발광 소자층(EML)에서 출력되는 광 중에서 상부 방향(Z축 방향)이 아닌 측면 방향으로 진행하는 광을 상부 방향(Z축 방향)으로 진행하도록 광의 경로를 변경시키는 층이다. 광 경로 변경층(TRL)은 제1 광 경로 변경층(TRL1) 및 제2 광 경로 변경층(TRL2)을 포함할 수 있다.
제1 광 경로 변경층(TRL1)은 오버 코팅층(OC) 상에 배치될 수 있다. 제1 광 경로 변경층(TRL1)은 차광 부재(BM)와 두께 방향인 제3 방향(Z축 방향)으로 중첩하며, 발광 영역(LA) 및 패턴 영역(PA)과 두께 방향인 제3 방향(Z축 방향)으로 중첩하지 않는다. 다만, 이에 한정되는 것은 아니며, 제1 광 경로 변경층(TRL1)은 패턴 영역(PA)과 두께 방향인 제3 방향(Z축 방향)으로 일부 중첩할 수도 있고, 제1 광 경로 변경층(TRL1)은 발광 영역(LA) 및 패턴 영역(PA)과 두께 방향인 제3 방향(Z축 방향)으로 일부 중첩할 수도 있다,
제1 광 경로 변경층(TRL1)은 오버 코팅층(OC)과 접촉하는 하면과 하면에 반대면인 상면과 하면과 상면을 연결하는 경사면을 포함할 수 있다. 제1 광 경로 변경층(TRL1)의 상면의 면적은 제1 광 경로 변경층(TRL1)의 하면의 면적보다 작게 이루어질 수 있다.
제1 광 경로 변경층(TRL1)은 유기막으로 형성되거나 무기 입자를 포함하는 유기막으로 형성될 수 있다. 유기막은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin)일 수 있으나, 이에 한정되지 않는다. 무기 입자는 금속 파티클(particle)일 수 있으나, 이에 한정되지 않는다.
제2 광 경로 변경층(TRL2)은 오버 코팅층(OC)과 제1 광 경로 변경층(TRL1) 상에 형성될 수 있다. 제2 광 경로 변경층(TRL2)은 제1 광 경로 변경층(TRL1)에 의한 단차를 평탄화하는 역할을 한다. 이를 위해, 제2 광 경로 변경층(TRL2)의 두께는 제1 광 경로 변경층(TRL1)의 두께보다 두껍게 형성되는 것이 바람직하다.
제2 광 경로 변경층(TRL2)은 유기막으로 형성되거나 무기 입자를 포함하는 유기막으로 형성될 수 있다. 유기막은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin)일 수 있으나, 이에 한정되지 않는다. 무기 입자는 금속 파티클(particle)일 수 있으나, 이에 한정되지 않는다.
표시 유닛(DU)의 발광 소자층(EML)에서 출력되는 광이 제1 광 경로 변경층(TRL1)의 경사면(SS2)에서 반사되어 상부 방향(Z축 방향)으로 진행하기 위해서 제2 광 경로 변경층(TRL2)의 굴절률은 제1 광 경로 변경층(TRL1)의 굴절률보다 큰 것이 바람직하다.
도 17 및 도 18을 함께 참조하면, 표시 유닛(DU)의 발광 소자층(EML)에서 각각 수직하게 출력되는 제1 광(L11, L21)은 터치 센서층(TSL), 컬러 필터층(CFL) 및 제2 광 경로 변경층(TRL2)을 그대로 투과하여 제2 광 경로 변경층(TRL2)에 수직하게 출력되고, 표시 유닛(DU)의 발광 소자층(EML)에서 각각 측면 방향으로 일정한 각도를 가지고 출력되는 제2 광(L12, L22)은 제1 광 경로 변경층(TRL1)과 제2 광 경로 변경층(TRL2)의 계면에서 광의 경로가 변경되어 투광 영역(TA)으로 출력될 수 있게 되고, 표시 유닛(DU)의 발광 소자층(EML)에서 각각 측면 방향으로 일정한 각도를 가지고 출력되는 제3 광(L13, L33)은 제1 광 경로 변경층(TRL1)과 제2 광 경로 변경층(TRL2)의 계면에서 광의 경로가 변경되어 투광 영역(TA)으로 출력될 수 있게 된다. 이와 같이, 광 경로 변경층(TRL)은 표시 유닛(DU)의 발광 소자층(EML)에서 출력되는 광 중에서 상부 방향(Z축 방향)이 아닌 측면 방향으로 진행하는 광을 상부 방향(Z축 방향)으로 진행하도록 광의 경로를 변경시켜 출광 효율을 높일 수 있으며, 이로 인해 발광 소자(170)의 수명을 늘릴 수 있을 뿐만 아니라 표시 장치(10)의 소비전력을 낮출 수 있다.
도 19는 도 8의 Ⅲ-Ⅲ' 를 따라 자른 다른 실시예의 단면도이며, 도 20은 도 8의 Ⅳ-Ⅳ' 를 따라 자른 다른 실시예의 단면도이다. 도 19 및 도 20의 실시예는 터치 센서층의 평탄화층이 생략되는 점에서 도 15 및 도 16의 실시예와 차이점이 있다. 도 15 및 도 16의 실시예와 중복되는 설명은 생략하고 차이점 위주로 설명한다.
도 19 및 도 20을 참조하면, 고굴절층(PL) 상부에는 차광 부재(BM) 및 컬러 필터층(CFL_1)이 배치될 수 있다. 컬러 필터층(CFL_1)은 고굴절층(PL)의 패턴 영역(PA)에서 고굴절층(PL)과 접촉하고, 차광 부재(BM)는 고굴절층(PL)의 비패턴 영역(NPA)에서 고굴절층(PL)과 접촉할 수 있다. 다만, 이에 한정되는 것은 아니며, 컬러 필터층(CFL_1)은 고굴절층(PL)의 패턴 영역(PA) 및 고굴절층(PL)의 비패턴 영역(NPA) 일부에서 고굴절층(PL)과 접촉할 수도 있고, 차광 부재(BM)는 고굴절층(PL)의 비패턴 영역(NPA) 및 고굴절층(PL)의 패턴 영역(PA) 일부에서 고굴절층(PL)과 접촉할 수도 있다.
컬러 필터층(CFL_1)은 고굴절층(PL)의 패턴부(PT1, PT2)와 접촉할 수 있다. 예를 들어, 컬러 필터층(CFL_1)의 제2 컬러 패턴(CF2_1)은 고굴절층(PL)의 제2 함몰부(DP2) 및 제2 돌출부(PP2)의 상면과 접촉하며 배치될 수 있다. 또한, 제2 컬러 패턴(CF2_1)의 하면은 제2 함몰부(DP2) 및 제2 돌출부(PP2)의 모폴로지(morphology)를 따라 형성될 수 있다. 도 19 및 도 20에는 제1 컬러 패턴(CF1_1)과 제3 컬러 패턴(CF3_1)은 차광 부재(BM)와 접촉하는 것만 도시되었으나, 제1 컬러 패턴(CF1_1)과 제3 컬러 패턴(CF3_1) 각각의 경우에도 고굴절층(PL)의 패턴부(PT1, PT2)와 중첩하는 영역에서 제2 함몰부(DP2) 및 제2 돌출부(PP2) 상면과 접촉하며, 제1 컬러 패턴(CF1_1) 및 제3 컬러 패턴(CF3_1)의 하면은 제2 함몰부(DP2) 및 제2 돌출부(PP2)의 모폴로지(morphology)를 따라 형성될 수 있다. 이와 같이, 평탄화층(도 15 및 도 16의 'FP')을 생략하고, 고굴절층(PL) 상부에 차광 부재(BM) 및 컬러 필터층(CFL_1)을 배치하는 경우, 평탄화층(도 15 및 도 16의 'FP')을 형성하기 위한 공정을 생략할 수 있게 되어 공정이 간소화 됨과 동시에 박형의 표시 장치(10)를 구현할 수 있는 이점이 있다.
도 21는 도 5의 B 영역에 대응하는 표시 장치의 다른 실시예의 확대도이고, 도 22는 도 5의 B 영역에 대응하는 표시 장치의 다른 실시예의 확대도이다. 도 21 및 도 22의 실시예는 고굴절층의 제1 패턴부 및 제2 패턴부의 형상에 있어서 도 8의 실시예와 차이점이 있다. 도 8의 실시예와 중복되는 설명은 생략하고, 차이점 위주로 설명한다.
도 21을 참조하면, 터치 센서층(TSL)의 고굴절층(PL)은 패턴 영역(PA)과 비패턴 영역(NPA)을 포함하며, 패턴 영역(PA)에는 제1 패턴부(PT1_1)와 제2 패턴부(PT2_1)가 배치될 수 있다. 예를 들어, 평면부인 제1 영역(DR1)에 배치된 고굴절층(PL)의 패턴 영역(PA)에는 제1 패턴부(PT1_1)가 배치되고, 곡면부인 제2 영역(DR2)에 배치된 고굴절층(PL)의 패턴 영역(PA)에는 제2 패턴부(PT2_1)가 배치될 수 있다.
제1 패턴부(PT1_1) 및 제2 패턴부(PT2_1) 각각은 폐곡선으로 이루어진 복수의 함몰부(DP_1) 및 폐곡선으로 이루어진 복수의 돌출부(PP_1)를 포함할 수 있다. 다만, 이에 한정되는 것은 아니고, 몇몇 실시예에서 제1 패턴부(PT1_1) 및 제2 패턴부(PT2_1) 각각은 폐곡선으로 이루어진 복수의 함몰부(DP_1) 및 폐곡선으로 이루어진 복수의 함몰부(DP_1) 사이에 각각 배치된 평탄면을 포함할 수 있다.
제1 패턴부(PT1_1) 및 제2 패턴부(PT2_1) 각각의 함몰부(DP_1)는 평면상 사각 폐곡선 형상으로 이루어질 수 있다. 다만, 이에 한정되는 것은 아니고, 제1 패턴부(PT1_1) 및 제2 패턴부(PT2_1) 각각의 함몰부(DP_1)는 삼각 폐곡선 형상 또는 오각 폐곡선 형상 등 다각 폐곡선 형상으로 이루어질 수도 있다.
제1 영역(DR1)에 배치된 패턴 영역(PA)의 제1 패턴부(PT1_1)와 제2 영역(DR2)에 배치된 패턴 영역(PA)의 제2 패턴부(PT2_1)는 서로 다른 배치 구조를 가질 수 있다. 예를 들어, 평면부인 제1 영역(DR1)에 배치된 패턴 영역(PA)의 제1 패턴부(PT1_1)보다 곡면부인 제2 영역(DR2)에 배치된 패턴 영역(PA)의 제2 패턴부(PT2_1)가 더 조밀한 배치 구조를 가질 수 있다.
제1 패턴부(PT1_1)의 돌출부(PP_1) 및 함몰부(DP_1)의 수보다 제2 패턴부(PT2_1)의 돌출부(PP_1) 및 함몰부(DP_1)의 수가 더 적을 수 있다. 다만, 이에 한정되는 것은 아니고, 몇몇 실시예에서는 제1 패턴부(PT1_1)의 돌출부(PP_1) 및 함몰부(DP_1)의 수와 제2 패턴부(PT2_1)의 돌출부(PP_1) 및 함몰부(DP_1)의 수는 동일할 수도 있고, 몇몇 실시예에서 제1 패턴부(PT1_1)의 돌출부(PP_1) 및 함몰부(DP_1)의 수보다 제2 패턴부(PT2_1)의 돌출부(PP_1) 및 함몰부(DP_1)의 수가 더 많을 수도 있다.
평면상 제1 패턴부(PT1_1)의 복수의 함몰부(DP_1) 각각의 폭과 제2 패턴부(PT2_1)의 복수의 함몰부(DP_1) 각각의 폭은 서로 다를 수 있다. 예를 들어, 제1 패턴부(PT1_1)의 복수의 함몰부(DP_1) 각각의 폭이 제2 패턴부(PT2_1)의 복수의 함몰부(DP_1) 각각의 폭보다 클 수 있다.
도 22를 참조하면, 제1 패턴부(PT1_2)는 원형의 폐곡선으로 이루어진 복수의 함몰부(DP_2) 및 원형의 폐곡선으로 이루어진 복수의 돌출부(PP_2)를 포함할 수 있고, 제2 패턴부(PT2_2)는 원형의 폐곡선으로 이루어진 복수의 함몰부(DP_2) 및 원형 폐곡선으로 이루어진 돌출부(PP_2)를 포함한다는 점에서 21의 실시예와 차이점이 있으며, 그 외의 구성은 동일한 바 중복되는 설명은 생략한다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 표시 장치 100: 표시 패널
110: 스캔 구동부 120: 박막 트랜지스터
121: 액티브층 122: 게이트 전극
123: 소스 전극 124: 드레인 전극
130: 게이트 절연막 140: 층간 절연막
150: 보호막 160: 평탄화막
170: 발광 소자 171: 제1 전극
172: 유기 발광층 173: 제2 전극
180: 뱅크층 190: 봉지막
200: 표시 구동 회로 300: 회로 보드
400: 터치 구동 회로 PL: 고굴절층
PL1: 제1 고굴절층 PL2: 제2 고굴절층
FL: 평탄화층 PT1: 제1 패턴부
PT2: 제2 패턴부 DP1:제1 함몰부
PP1: 제1 돌출부 DP2: 제2 함몰부
PP2: 제2 돌출부 FT1: 제1 평탄부
FT2: 제2 평탄부 PPA: 제1 요철부
PPB: 제2 요철부 DR1: 제1 영역
DR2: 제2 영역 PA: 패턴 영역
NPA: 비패턴 영역 LA: 발광 영역
NLA: 비발광 영역

Claims (20)

  1. 평면부인 제1 영역과 곡면부인 제2 영역을 포함하는 표시 유닛; 및
    상기 표시 유닛 상에 배치된 터치 센서층을 포함하고,
    상기 터치 센서층은, 제1 굴절률을 갖는 고굴절층 및 상기 고굴절층 상부에 배치되되 상기 제1 굴절률보다 작은 제2 굴절률을 갖는 평탄화층을 포함하고, 상기 고굴절층은 패턴부를 포함하고,
    상기 패턴부는, 상기 제1 영역에 배치되는 제1 패턴부와, 상기 제2 영역에 배치되는 제2 패턴부를 포함하고, 상기 제1 패턴부 및 상기 제2 패턴부 각각은 복수의 돌출부 및 복수의 함몰부를 포함하고,
    상기 제1 패턴부의 복수의 함몰부는 제1 피치를 가지고, 상기 제2 패턴부의 복수의 함몰부는 상기 제1 피치보다 작은 제2 피치를 가지는 표시 장치.
  2. 삭제
  3. 삭제
  4. 제1 항에 있어서,
    상기 제1 영역 및 상기 제2 영역 각각은 발광 영역과 비발광 영역을 포함하고, 상기 제1 패턴부는 상기 제1 영역의 발광 영역과 두께 방향으로 중첩하고, 상기 제2 패턴부는 상기 제2 영역의 발광 영역과 상기 두께 방향으로 중첩하는 표시 장치.
  5. 제4 항에 있어서,
    상기 발광 영역은 제1 전극, 발광층 및 제2 전극을 포함하는 표시 장치.
  6. 제4 항에 있어서,
    상기 터치 센서층과 상기 표시 유닛 사이에 배치된 버퍼층을 더 포함하고, 상기 버퍼층은 상기 제1 굴절률보다 큰 제3 굴절률을 갖는 표시 장치.
  7. 제6 항에 있어서,
    상기 고굴절층은 상기 버퍼층 상에 배치되는 제1 고굴절층과, 상기 제1 고굴절층 상에 배치되는 제2 고굴절층을 포함하는 표시 장치.
  8. 제 7 항에 있어서,
    상기 터치 센서층은 구동 전극 및 감지 전극을 포함하고,
    상기 구동 전극 및 상기 감지 전극은 상기 제1 고굴절층과 상기 제2 고굴절층 사이에 배치되는 표시 장치.
  9. 제8 항에 있어서,
    상기 구동 전극 및 상기 감지 전극은 상기 패턴부와 상기 두께 방향으로 비중첩하는 표시 장치.
  10. 제9 항에 있어서,
    상기 제1 고굴절층은 제1 함몰부와 제1 돌출부를 포함하고, 상기 제2 고굴절층은 제2 함몰부와 제2 돌출부를 포함하며, 상기 제1 함몰부와 상기 제2 함몰부는 상기 두께 방향으로 중첩하는 표시 장치.
  11. 제6 항에 있어서,
    상기 평탄화층 상부에 배치된 차광 부재;
    상기 평탄화층 및 상기 차광 부재 상에 배치된 컬러 필터층; 및
    상기 컬러 필터층 상에 배치된 오버 코팅층을 더 포함하고,
    상기 차광 부재는 상기 패턴부와 두께 방향으로 비중첩하는 표시 장치.
  12. 제11 항에 있어서,
    상기 오버 코팅층 상에 배치된 광 경로 변경층을 더 포함하고,
    상기 광 경로 변경층은, 상기오버 코팅층 상에 배치된 제1 광 경로 변경층과, 상기 제1 광 경로 변경층 및 상기 오버 코팅층 상에 배치된 제2 광 경로 변경층을 포함하고,
    상기 제1 광 경로 변경층은 상기 패턴부와 상기 두께 방향으로 비중첩하는 표시 장치.
  13. 제12 항에 있어서,
    상기 제1 광 경로 변경층은 제4 굴절률을 가지고, 상기 제2 광 경로 변경층은 상기 제4 굴절률보다 큰 제5 굴절률을 가지는 표시 장치.
  14. 제 13 항에 있어서,
    상기 제2 광 경로 변경층의 최대 두께는 상기 제1 광 경로 변경층의 최대 두께보다 두꺼운 표시 장치.
  15. 제 1 항에 있어서,
    상기 복수의 함몰부 각각은 평면상 원형인 표시 장치.
  16. 제 1 항에 있어서,
    상기 복수의 함몰부 각각은 평면상 폐곡선인 표시 장치.
  17. 발광 영역 및 비발광 영역을 포함하는 표시 유닛; 및
    상기 표시 유닛 상에 배치된 터치 센서층을 포함하고,
    상기 터치 센서층은, 상기 발광 영역과 두께 방향으로 중첩하는 패턴부를 포함하는 고굴절층과, 상기 비발광 영역과 상기 두께 방향으로 중첩하는 터치 전극을 포함하고, 상기 패턴부는 복수의 돌출부 및 복수의 함몰부를 포함하고,
    상기 표시 유닛은 평면부인 제1 영역과 곡면부인 제2 영역을 포함하고,
    상기 복수의 함몰부는 상기 제1 영역에서 제1 피치를 가지고, 상기 제2 영역에서 상기 제1 피치보다 작은 제2 피치를 갖는 표시 장치.
  18. 제17 항에 있어서,
    상기 터치 센서층은 상기 고굴절층 상에 배치되되, 상기 고굴절층의 굴절률보다 작은 굴절률을 갖는 평탄화층을 더 포함하는 표시 장치.
  19. 제18 항에 있어서,
    상기 표시 유닛과 상기 고굴절층 사이에 배치되되, 상기 고굴절층의 굴절률보다 큰 굴절률을 갖는 버퍼층을 더 포함하는 표시 장치.
  20. 삭제
KR1020190009491A 2019-01-24 2019-01-24 표시 장치 Active KR102748010B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190009491A KR102748010B1 (ko) 2019-01-24 2019-01-24 표시 장치
US16/689,744 US11038151B2 (en) 2019-01-24 2019-11-20 Display device
CN202010045558.7A CN111475042B (zh) 2019-01-24 2020-01-16 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190009491A KR102748010B1 (ko) 2019-01-24 2019-01-24 표시 장치

Publications (2)

Publication Number Publication Date
KR20200092533A KR20200092533A (ko) 2020-08-04
KR102748010B1 true KR102748010B1 (ko) 2024-12-30

Family

ID=71731645

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190009491A Active KR102748010B1 (ko) 2019-01-24 2019-01-24 표시 장치

Country Status (3)

Country Link
US (1) US11038151B2 (ko)
KR (1) KR102748010B1 (ko)
CN (1) CN111475042B (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102743094B1 (ko) * 2019-03-22 2024-12-16 삼성디스플레이 주식회사 표시 장치 및 그 표시 장치의 제조 방법.
KR102785603B1 (ko) * 2019-12-03 2025-03-27 삼성디스플레이 주식회사 표시 장치
CN113285041B (zh) * 2020-02-20 2023-12-08 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
KR102870804B1 (ko) * 2020-07-08 2025-10-14 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조방법
CN115997488A (zh) * 2020-08-20 2023-04-21 应用材料公司 Oled光场架构
KR102916287B1 (ko) * 2020-08-28 2026-01-22 삼성디스플레이 주식회사 표시 장치
KR102866748B1 (ko) 2020-10-28 2025-09-30 삼성디스플레이 주식회사 표시 장치
CN112612373B (zh) * 2020-12-22 2023-04-28 湖北长江新型显示产业创新中心有限公司 一种显示面板和显示装置
KR102802448B1 (ko) 2020-12-23 2025-05-07 삼성디스플레이 주식회사 표시 장치
US11520448B2 (en) * 2021-03-03 2022-12-06 Tpk Advanced Solutions Inc. Three-dimensional sensing device and method of manufacturing the same
CN113241358B (zh) * 2021-04-30 2024-07-12 合肥维信诺科技有限公司 显示面板及显示装置
KR102875689B1 (ko) 2021-04-30 2025-10-23 삼성디스플레이 주식회사 표시 장치
KR102911015B1 (ko) 2021-06-09 2026-01-13 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN115497127B (zh) * 2021-06-17 2025-04-18 奕力科技股份有限公司 指纹辨识传感器
US12218115B2 (en) 2021-06-23 2025-02-04 Samsung Display Co., Ltd. Display device
KR102871592B1 (ko) * 2021-08-04 2025-10-16 삼성디스플레이 주식회사 표시 장치
KR20230022347A (ko) * 2021-08-06 2023-02-15 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102946900B1 (ko) * 2021-09-17 2026-04-01 삼성디스플레이 주식회사 표시 장치
KR20230054534A (ko) * 2021-10-15 2023-04-25 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20230083374A (ko) * 2021-12-02 2023-06-12 삼성디스플레이 주식회사 표시 장치
CN116965173B (zh) 2022-02-25 2025-12-16 京东方科技集团股份有限公司 显示面板及显示装置
CN114597324B (zh) * 2022-03-01 2023-05-12 武汉华星光电半导体显示技术有限公司 一种显示装置
KR102946113B1 (ko) 2022-06-29 2026-04-02 삼성디스플레이 주식회사 표시장치
KR20240030796A (ko) * 2022-08-31 2024-03-07 엘지디스플레이 주식회사 표시 장치
KR20240123894A (ko) * 2023-02-07 2024-08-16 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040253413A1 (en) * 2003-02-28 2004-12-16 Yasuko Baba Optical filter and organic EL display using the same
US20140175399A1 (en) * 2012-12-26 2014-06-26 Samsung Display Co., Ltd. Organic light emitting diode (oled) display and method of manufacturing the same
US20150169110A1 (en) * 2013-12-18 2015-06-18 Lg Innotek Co., Ltd. Touch window
US20160011689A1 (en) * 2014-07-14 2016-01-14 Samsung Display Co., Ltd. Flexible display device with touch panel

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100703158B1 (ko) * 2005-10-24 2007-04-06 삼성전자주식회사 표시장치와 그 제조방법
KR20100024710A (ko) 2008-08-26 2010-03-08 삼성모바일디스플레이주식회사 유기 발광 표시 장치
KR101821255B1 (ko) * 2010-11-03 2018-01-24 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20130048611A (ko) 2011-11-02 2013-05-10 삼성전기주식회사 터치패널
KR101934787B1 (ko) * 2012-07-25 2019-03-19 삼성디스플레이 주식회사 유기 발광 디스플레이 소자 및 그 제조 방법
US9209230B2 (en) * 2012-12-21 2015-12-08 Samsung Electronics Co., Ltd Optical films for reducing color shift and organic light-emitting display apparatuses employing the same
KR102070410B1 (ko) * 2013-06-04 2020-01-28 삼성전자주식회사 색 변화 저감용 광학 필름 및 이를 채용한 유기 발광 표시 장치
US9236421B2 (en) 2013-08-16 2016-01-12 Superc-Touch Corporation In-cell active matrix OLED touch display panel structure of narrow border
JP2015069700A (ja) * 2013-09-26 2015-04-13 株式会社ジャパンディスプレイ 表示装置
KR102338940B1 (ko) 2014-12-04 2021-12-14 엘지디스플레이 주식회사 유기발광다이오드 표시장치
KR102433505B1 (ko) * 2015-09-30 2022-08-19 삼성디스플레이 주식회사 표시 장치
KR102477818B1 (ko) * 2016-01-05 2022-12-19 삼성디스플레이 주식회사 표시 장치
KR102625286B1 (ko) * 2016-04-22 2024-01-17 삼성디스플레이 주식회사 플렉서블 표시장치
US10572080B2 (en) * 2016-06-13 2020-02-25 Samsung Display Co., Ltd. Optical touch film, display device including the same, and manufacturing method thereof
US10486554B2 (en) 2016-09-08 2019-11-26 Fisher & Company, Inc. Power seat length adjuster assembly and method of manufacture
KR20180054232A (ko) * 2016-11-15 2018-05-24 동우 화인켐 주식회사 터치 센서 및 이의 제조 방법
KR102679539B1 (ko) * 2016-12-06 2024-06-28 삼성디스플레이 주식회사 표시 장치
CN107704135A (zh) * 2017-10-12 2018-02-16 京东方科技集团股份有限公司 一种触控面板及其制作方法、触控显示装置
KR102419066B1 (ko) * 2017-11-20 2022-07-08 엘지디스플레이 주식회사 터치 디스플레이 패널 및 터치 디스플레이 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040253413A1 (en) * 2003-02-28 2004-12-16 Yasuko Baba Optical filter and organic EL display using the same
US20140175399A1 (en) * 2012-12-26 2014-06-26 Samsung Display Co., Ltd. Organic light emitting diode (oled) display and method of manufacturing the same
US20150169110A1 (en) * 2013-12-18 2015-06-18 Lg Innotek Co., Ltd. Touch window
US20160011689A1 (en) * 2014-07-14 2016-01-14 Samsung Display Co., Ltd. Flexible display device with touch panel

Also Published As

Publication number Publication date
US20200243802A1 (en) 2020-07-30
CN111475042A (zh) 2020-07-31
US11038151B2 (en) 2021-06-15
KR20200092533A (ko) 2020-08-04
CN111475042B (zh) 2024-07-16

Similar Documents

Publication Publication Date Title
KR102748010B1 (ko) 표시 장치
KR102749938B1 (ko) 표시 장치
KR102611382B1 (ko) 터치 감지 유닛과 그를 포함하는 표시 장치
KR102763486B1 (ko) 터치 감지 유닛과 이를 포함하는 표시 장치
KR102811541B1 (ko) 표시 장치
CN112289178B (zh) 显示装置
KR102814719B1 (ko) 표시 장치
KR102801563B1 (ko) 표시 장치
KR20230130192A (ko) 표시 장치 및 이를 포함하는 위치 입력 시스템
KR102871592B1 (ko) 표시 장치
CN221429487U (zh) 显示装置
CN222928767U (zh) 显示装置
CN223600280U (zh) 显示装置
KR20250110993A (ko) 표시 장치
KR20250165452A (ko) 표시 장치
KR20250061031A (ko) 표시 장치 및 표시 장치의 제조 방법
KR20240025084A (ko) 표시 장치 및 이를 포함하는 터치 입력 시스템
KR20240120817A (ko) 표시 장치 및 이를 포함하는 위치 입력 시스템
KR20230110408A (ko) 표시 장치 및 이를 포함하는 터치 입력 시스템
CN116400821A (zh) 显示装置以及包括其的触摸输入系统
KR20230130186A (ko) 표시 장치 및 이를 포함하는 위치 입력 시스템
CN117729811A (zh) 显示装置

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000