KR102755201B1 - 돌멘 구조를 갖는 반도체 장치 및 그 제조 방법, 및, 지지편 형성용 적층 필름 및 그 제조 방법 - Google Patents
돌멘 구조를 갖는 반도체 장치 및 그 제조 방법, 및, 지지편 형성용 적층 필름 및 그 제조 방법 Download PDFInfo
- Publication number
- KR102755201B1 KR102755201B1 KR1020217028917A KR20217028917A KR102755201B1 KR 102755201 B1 KR102755201 B1 KR 102755201B1 KR 1020217028917 A KR1020217028917 A KR 1020217028917A KR 20217028917 A KR20217028917 A KR 20217028917A KR 102755201 B1 KR102755201 B1 KR 102755201B1
- Authority
- KR
- South Korea
- Prior art keywords
- chip
- support
- forming
- adhesive
- piece
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H01L25/0652—
-
- H01L25/0657—
-
- H01L25/07—
-
- H01L25/18—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/732—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between stacked chips
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Die Bonding (AREA)
- Dicing (AREA)
- Adhesive Tapes (AREA)
- Adhesives Or Adhesive Processes (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
Description
도 2의 (a) 및 도 2의 (b)는 제1 칩과 복수의 지지편의 위치 관계의 예를 모식적으로 나타내는 평면도이다.
도 3의 (a)는 지지편 형성용 적층 필름의 일 실시형태를 모식적으로 나타내는 평면도이며, 도 3의 (b)는 도 3의 (a)의 b-b선에 있어서의 단면도이다.
도 4는 점착층과 지지편 형성용 필름을 첩합하는 공정을 모식적으로 나타내는 단면도이다.
도 5의 (a)~도 5의 (d)는 지지편의 제작 과정을 모식적으로 나타내는 단면도이다.
도 6은 기판 상이며 제1 칩의 주위에 복수의 지지편을 배치한 상태를 모식적으로 나타내는 단면도이다.
도 7은 접착제편 부착 칩의 일례를 모식적으로 나타내는 단면도이다.
도 8은 기판 상에 형성된 돌멘 구조를 모식적으로 나타내는 단면도이다.
도 9는 본 개시에 관한 반도체 장치의 제2 실시형태를 모식적으로 나타내는 단면도이다.
도 10은 지지편 형성용 적층 필름의 다른 실시형태를 모식적으로 나타내는 단면도이다.
2…점착층
5…열경화성 수지층
5c…접착제편(경화물)
5p…접착제편
6…수지층
6p…수지편
10…기판
20, 20A…지지편 형성용 적층 필름
50…밀봉재
100, 200…반도체 장치
D…지지편 형성용 필름
D2…2층 필름(지지편 형성용 필름)
Da, Dc…지지편
R…영역
T1…제1 칩
T2…제2 칩
T2a…접착제편 부착 칩
Ta, Tc…접착제편
Claims (20)
- 기판과, 상기 기판 상에 배치된 제1 칩과, 상기 기판 상이며 상기 제1 칩의 주위에 배치된 복수의 지지편과, 상기 복수의 지지편에 의하여 지지되고 또한 상기 제1 칩을 덮도록 배치된 제2 칩을 포함하는 돌멘 구조를 갖는 반도체 장치의 제조 방법으로서,
(A) 기재 필름과, 점착층과, 지지편 형성용 필름을 이 순서로 구비하는 적층 필름을 준비하는 공정과,
(B) 상기 지지편 형성용 필름을 개편화함으로써, 상기 점착층의 표면 상에 복수의 지지편을 형성하는 공정과,
(C) 상기 점착층으로부터 상기 지지편을 픽업하는 공정과,
(D) 기판 상에 제1 칩을 배치하는 공정과,
(E) 상기 기판 상이며 상기 제1 칩의 주위 또는 상기 제1 칩이 배치되어야 할 영역의 주위에 복수의 상기 지지편을 배치하는 공정과,
(F) 제2 칩과, 상기 제2 칩의 일방의 면 상에 마련된 접착제편을 구비하는 접착제편 부착 칩을 준비하는 공정과,
(G) 복수의 상기 지지편의 표면 상에 상기 접착제편 부착 칩을 배치함으로써 돌멘 구조를 구축하는 공정을 포함하고,
상기 지지편 형성용 필름은 수지층과, 상기 수지층의 상기 점착층 쪽의 면 상에 마련된 접착제층을 적어도 포함하는 다층 구조를 갖고,
상기 수지층은, 상기 접착제층과 다른 재질로 구성되어 있고, 인장 탄성률이 8.0MPa 이상인, 반도체 장치의 제조 방법. - 청구항 1에 있어서,
상기 점착층이 자외선 경화형이며,
(B) 공정과 (C) 공정의 사이에, 상기 점착층에 자외선을 조사하는 공정을 포함하는, 반도체 장치의 제조 방법. - 청구항 1 또는 청구항 2에 있어서,
상기 접착제층이 열경화성 수지층이고,
(G) 공정보다 전에, 상기 지지편 형성용 필름 또는 상기 지지편을 가열하는 공정을 포함하는, 반도체 장치의 제조 방법. - 기판과,
상기 기판 상에 배치된 제1 칩과,
상기 기판 상이며 상기 제1 칩의 주위에 배치된 복수의 지지편과,
상기 복수의 지지편에 의하여 지지되고 또한 상기 제1 칩을 덮도록 배치된 제2 칩을 포함하는 돌멘 구조를 가지며,
상기 지지편이 수지편과, 상기 수지편의 상기 기판 쪽의 면 상에 마련된 접착제편을 적어도 포함하는 다층 구조를 갖고,
상기 수지편은, 상기 접착제편과 다른 재질로 구성되어 있고, 인장 탄성률이 8.0MPa 이상인, 반도체 장치. - 삭제
- 청구항 4에 있어서,
상기 지지편이, 상기 수지편과, 상기 수지편을 협지하는 한 쌍의 접착제편의 3층 구조를 포함하고,
상기 수지편이 상기 한 쌍의 접착제편과 다른 재질로 구성되어 있는, 반도체 장치. - 청구항 6에 있어서,
상기 3층 구조의 두께에 대한 상기 접착제편의 두께의 합계의 비율이 0.1~0.9인, 반도체 장치. - 청구항 4, 청구항 6 및 청구항 7 중 어느 한 항에 있어서,
상기 제2 칩에 있어서의 상기 제1 칩과 대면하는 영역을 적어도 덮도록 마련된 접착제편을 더 구비하고,
상기 제1 칩이 당해 접착제편과 이간되어 있는, 반도체 장치. - 청구항 8에 있어서,
당해 접착제편이, 상기 제2 칩의 상기 영역부터 상기 제2 칩의 둘레 가장자리 측에까지 연속적으로 뻗어 있으며 상기 제2 칩과 상기 복수의 지지편에 의하여 협지되어 있는, 반도체 장치. - 청구항 4, 청구항 6 및 청구항 7 중 어느 한 항에 있어서,
상기 제2 칩에 있어서의 상기 제1 칩과 대면하는 영역을 적어도 덮도록 마련된 접착제편을 더 구비하고,
상기 제1 칩이 당해 접착제편과 접하고 있는, 반도체 장치. - 청구항 10에 있어서,
당해 접착제편이, 상기 제2 칩의 상기 영역부터 상기 제2 칩의 둘레 가장자리 측에까지 연속적으로 뻗어 있으며 상기 제2 칩과 상기 복수의 지지편에 의하여 협지되어 있는, 반도체 장치. - 기판과, 상기 기판 상에 배치된 제1 칩과, 상기 기판 상이며 상기 제1 칩의 주위에 배치된 복수의 지지편과, 상기 복수의 지지편에 의하여 지지되고 또한 상기 제1 칩을 덮도록 배치된 제2 칩을 포함하는 돌멘 구조를 갖는 반도체 장치의 제조 프로세스에 있어서 사용되는 지지편 형성용 적층 필름으로서,
기재 필름과,
점착층과,
지지편 형성용 필름을 이 순서로 구비하며,
상기 지지편 형성용 필름은, 수지층과, 상기 수지층의 상기 점착층 쪽의 면 상에 마련된 접착제층을 적어도 포함하는 다층 구조를 갖고,
상기 수지층은, 상기 접착제층과 다른 재질로 구성되어 있고, 인장 탄성률이 8.0MPa 이상인, 지지편 형성용 적층 필름. - 청구항 12에 있어서,
상기 수지층이 폴리이미드층인, 지지편 형성용 적층 필름. - 청구항 12 또는 청구항 13에 있어서,
상기 지지편 형성용 필름의 두께가 5~180μm인, 지지편 형성용 적층 필름. - 청구항 12 또는 청구항 13에 있어서,
상기 점착층이 감압형 또는 자외선 경화형인, 지지편 형성용 적층 필름. - 청구항 12 또는 청구항 13에 있어서,
상기 접착제층이 열경화성 수지층인, 지지편 형성용 적층 필름. - 청구항 16에 있어서,
상기 열경화성 수지층이 에폭시 수지를 포함하는, 지지편 형성용 적층 필름. - 청구항 16에 있어서,
상기 열경화성 수지층이 엘라스토머를 포함하는, 지지편 형성용 적층 필름. - 기판과, 상기 기판 상에 배치된 제1 칩과, 상기 기판 상이며 상기 제1 칩의 주위에 배치된 복수의 지지편과, 상기 복수의 지지편에 의하여 지지되고 또한 상기 제1 칩을 덮도록 배치된 제2 칩을 포함하는 돌멘 구조를 갖는 반도체 장치의 제조 프로세스에 있어서 사용되는 지지편 형성용 적층 필름의 제조 방법으로서,
기재 필름과, 그 일방의 면 상에 형성된 점착층을 갖는 점착 필름을 준비하는 공정과,
상기 점착층의 표면 상에 지지편 형성용 필름을 적층하는 공정을 포함하며,
상기 지지편 형성용 필름은 수지층과, 상기 수지층의 상기 점착층 쪽의 면 상에 마련된 접착제층을 적어도 포함하는 다층 구조를 갖고,
상기 수지층은, 상기 접착제층과 다른 재질로 구성되어 있고, 인장 탄성률이 8.0MPa 이상인, 지지편 형성용 적층 필름의 제조 방법. - 기판과, 상기 기판 상에 배치된 제1 칩과, 상기 기판 상이며 상기 제1 칩의 주위에 배치된 복수의 지지편과, 상기 복수의 지지편에 의하여 지지되고 또한 상기 제1 칩을 덮도록 배치된 제2 칩을 포함하는 돌멘 구조를 갖는 반도체 장치의 제조 프로세스에 있어서 사용되는 지지편 형성용 적층 필름의 제조 방법으로서,
기재 필름과, 점착층과, 열경화성 수지층을 이 순서로 구비하는 적층 필름을 준비하는 공정과,
상기 열경화성 수지층의 표면에, 인장 탄성률이 8.0MPa 이상이고, 상기 열경화성 수지층과 다른 재질로 구성되어 있는 수지층을 첩합하는 공정을 포함하는, 지지편 형성용 적층 필름의 제조 방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPPCT/JP2019/017733 | 2019-04-25 | ||
| PCT/JP2019/017733 WO2020217411A1 (ja) | 2019-04-25 | 2019-04-25 | ドルメン構造を有する半導体装置及びその製造方法、並びに、支持片形成用積層フィルム及びその製造方法 |
| PCT/JP2020/017729 WO2020218524A1 (ja) | 2019-04-25 | 2020-04-24 | ドルメン構造を有する半導体装置及びその製造方法、並びに、支持片形成用積層フィルム及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20220002258A KR20220002258A (ko) | 2022-01-06 |
| KR102755201B1 true KR102755201B1 (ko) | 2025-01-14 |
Family
ID=72941598
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020217028917A Active KR102755201B1 (ko) | 2019-04-25 | 2020-04-24 | 돌멘 구조를 갖는 반도체 장치 및 그 제조 방법, 및, 지지편 형성용 적층 필름 및 그 제조 방법 |
Country Status (6)
| Country | Link |
|---|---|
| JP (1) | JP7494842B2 (ko) |
| KR (1) | KR102755201B1 (ko) |
| CN (1) | CN113574664B (ko) |
| SG (1) | SG11202110094XA (ko) |
| TW (1) | TWI830905B (ko) |
| WO (2) | WO2020217411A1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7707607B2 (ja) * | 2021-03-30 | 2025-07-15 | 株式会社レゾナック | 支持部材の製造方法、及び、半導体装置の製造方法 |
| KR102698797B1 (ko) * | 2021-12-14 | 2024-08-26 | (주)이녹스첨단소재 | 스페이서용 필름 및 이를 이용한 스페이서 형성 방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007220913A (ja) * | 2006-02-16 | 2007-08-30 | Nitto Denko Corp | 半導体装置の製造方法 |
| US20080029885A1 (en) * | 2006-08-07 | 2008-02-07 | Sandisk Il Ltd. | Inverted Pyramid Multi-Die Package Reducing Wire Sweep And Weakening Torques |
| US20110256666A1 (en) * | 2010-04-16 | 2011-10-20 | Yuki Sugo | Thermosetting die bond film, dicing die bond film and semiconductor device |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002222889A (ja) * | 2001-01-24 | 2002-08-09 | Nec Kyushu Ltd | 半導体装置及びその製造方法 |
| KR20030018204A (ko) * | 2001-08-27 | 2003-03-06 | 삼성전자주식회사 | 스페이서를 갖는 멀티 칩 패키지 |
| US6930378B1 (en) * | 2003-11-10 | 2005-08-16 | Amkor Technology, Inc. | Stacked semiconductor die assembly having at least one support |
| JP4188337B2 (ja) * | 2004-05-20 | 2008-11-26 | 株式会社東芝 | 積層型電子部品の製造方法 |
| TWI292617B (en) * | 2006-02-03 | 2008-01-11 | Siliconware Precision Industries Co Ltd | Stacked semiconductor structure and fabrication method thereof |
| JP5840479B2 (ja) * | 2011-12-20 | 2016-01-06 | 株式会社東芝 | 半導体装置およびその製造方法 |
| KR101906269B1 (ko) * | 2012-04-17 | 2018-10-10 | 삼성전자 주식회사 | 반도체 패키지 및 그 제조 방법 |
| JP2014082498A (ja) * | 2013-11-11 | 2014-05-08 | Nitto Denko Corp | ダイシング・ダイボンドフィルムの製造方法 |
| JP2015176906A (ja) * | 2014-03-13 | 2015-10-05 | 株式会社東芝 | 半導体装置および半導体装置の製造方法 |
| US9418974B2 (en) * | 2014-04-29 | 2016-08-16 | Micron Technology, Inc. | Stacked semiconductor die assemblies with support members and associated systems and methods |
-
2019
- 2019-04-25 WO PCT/JP2019/017733 patent/WO2020217411A1/ja not_active Ceased
-
2020
- 2020-04-24 SG SG11202110094XA patent/SG11202110094XA/en unknown
- 2020-04-24 TW TW109113926A patent/TWI830905B/zh active
- 2020-04-24 WO PCT/JP2020/017729 patent/WO2020218524A1/ja not_active Ceased
- 2020-04-24 CN CN202080020993.2A patent/CN113574664B/zh active Active
- 2020-04-24 JP JP2021516269A patent/JP7494842B2/ja active Active
- 2020-04-24 KR KR1020217028917A patent/KR102755201B1/ko active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007220913A (ja) * | 2006-02-16 | 2007-08-30 | Nitto Denko Corp | 半導体装置の製造方法 |
| US20080029885A1 (en) * | 2006-08-07 | 2008-02-07 | Sandisk Il Ltd. | Inverted Pyramid Multi-Die Package Reducing Wire Sweep And Weakening Torques |
| US20110256666A1 (en) * | 2010-04-16 | 2011-10-20 | Yuki Sugo | Thermosetting die bond film, dicing die bond film and semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI830905B (zh) | 2024-02-01 |
| SG11202110094XA (en) | 2021-11-29 |
| KR20220002258A (ko) | 2022-01-06 |
| WO2020217411A1 (ja) | 2020-10-29 |
| CN113574664A (zh) | 2021-10-29 |
| TW202107669A (zh) | 2021-02-16 |
| JPWO2020218524A1 (ko) | 2020-10-29 |
| JP7494842B2 (ja) | 2024-06-04 |
| CN113574664B (zh) | 2025-12-12 |
| WO2020218524A1 (ja) | 2020-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2025109861A (ja) | 個片化体形成用フィルム | |
| JP7494841B2 (ja) | ドルメン構造を有する半導体装置及びその製造方法、並びに、支持片形成用積層フィルム及びその製造方法 | |
| KR102741809B1 (ko) | 돌멘 구조를 갖는 반도체 장치의 제조 방법, 지지편의 제조 방법 및 적층 필름 | |
| KR102755201B1 (ko) | 돌멘 구조를 갖는 반도체 장치 및 그 제조 방법, 및, 지지편 형성용 적층 필름 및 그 제조 방법 | |
| KR102764810B1 (ko) | 돌멘 구조를 갖는 반도체 장치 및 그 제조 방법, 및, 지지편 형성용 적층 필름 및 그 제조 방법 | |
| KR102780310B1 (ko) | 지지편의 제조 방법, 반도체 장치의 제조 방법, 및 지지편 형성용 적층 필름 | |
| TWI884147B (zh) | 具有支石墓結構的半導體裝置及其製造方法、支撐片的製造方法、以及支撐片形成用積層膜 | |
| KR102741215B1 (ko) | 돌멘 구조를 갖는 반도체 장치 및 그 제조 방법, 및, 지지편 형성용 적층 필름 및 그 제조 방법 | |
| TW202107668A (zh) | 具有支石墓結構的半導體裝置的製造方法及支持片的製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0105 | International application |
St.27 status event code: A-0-1-A10-A15-nap-PA0105 |
|
| PG1501 | Laying open of application |
St.27 status event code: A-1-1-Q10-Q12-nap-PG1501 |
|
| A201 | Request for examination | ||
| PA0201 | Request for examination |
St.27 status event code: A-1-2-D10-D11-exm-PA0201 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-3-3-R10-R18-oth-X000 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-3-3-R10-R13-asn-PN2301 St.27 status event code: A-3-3-R10-R11-asn-PN2301 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-3-3-R10-R18-oth-X000 |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
St.27 status event code: A-1-2-D10-D21-exm-PE0902 |
|
| E13-X000 | Pre-grant limitation requested |
St.27 status event code: A-2-3-E10-E13-lim-X000 |
|
| P11-X000 | Amendment of application requested |
St.27 status event code: A-2-2-P10-P11-nap-X000 |
|
| P13-X000 | Application amended |
St.27 status event code: A-2-2-P10-P13-nap-X000 |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
St.27 status event code: A-1-2-D10-D22-exm-PE0701 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
St.27 status event code: A-2-4-F10-F11-exm-PR0701 |
|
| PR1002 | Payment of registration fee |
St.27 status event code: A-2-2-U10-U12-oth-PR1002 Fee payment year number: 1 |
|
| PG1601 | Publication of registration |
St.27 status event code: A-4-4-Q10-Q13-nap-PG1601 |
|
| P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |
|
| P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |
|
| P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |